CN106503590B - 一种芯片防功耗攻击电路及防止功耗攻击的方法 - Google Patents

一种芯片防功耗攻击电路及防止功耗攻击的方法 Download PDF

Info

Publication number
CN106503590B
CN106503590B CN201610903525.5A CN201610903525A CN106503590B CN 106503590 B CN106503590 B CN 106503590B CN 201610903525 A CN201610903525 A CN 201610903525A CN 106503590 B CN106503590 B CN 106503590B
Authority
CN
China
Prior art keywords
chip
voltage
charging
capacitor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610903525.5A
Other languages
English (en)
Other versions
CN106503590A (zh
Inventor
梁骏
黄凤娇
王洪海
王波
赵灵芝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou National Chip Science & Technology Co Ltd
Original Assignee
Hangzhou National Chip Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou National Chip Science & Technology Co Ltd filed Critical Hangzhou National Chip Science & Technology Co Ltd
Priority to CN201610903525.5A priority Critical patent/CN106503590B/zh
Publication of CN106503590A publication Critical patent/CN106503590A/zh
Application granted granted Critical
Publication of CN106503590B publication Critical patent/CN106503590B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及一种芯片防功耗攻击电路及防止功耗攻击的方法。现有方法没有根本上解决功耗攻击问题。本发明包括一个NMOS开关、充电电容、滤波电阻、滤波电容、充电电压比较器、开关电压比较器、二输入与门、四个分压电阻。当芯片上电后，开关关闭，外部电源给电容充电。当芯片开始加解密工作时，开关打开，芯片内部与外部电源断开连接，芯片内部电路依赖充电电容供电。当电容的电量降低到阈值后，芯片暂时停止工作，开关关闭，外部电源给电容充电。当电容充满电量后，开关打开，芯片内部与外部电源断开，芯片内部电路依赖充电电容供电继续工作。本发明破坏了功耗信息中蕴含的有用信息，提高了芯片的保护能力，而且具备自我主动防护功能。

Description

一种芯片防功耗攻击电路及防止功耗攻击的方法
所属领域
本发明属于集成电路技术领域，涉及一种芯片的保护电路，特别是可以防止功耗攻击的安全保护电路，以及芯片防止功耗攻击的方法。
背景技术
电子产品包含大量安全相关的信息，如账号，密码，机密信息等。这些信息需要芯片来保护。芯片采用复杂的认证算法，密钥来对于需要保护的信息进行保护，使之免于未授权的使用。如使用AES等加解密算法来保护数据。但是随着攻击技术的升级，一类功耗攻击方法使用单纯的算法保护容易被攻破。采用适当仪器对加解密设备在运行加解密算法时所泄漏出的能量信息进行测量，得到功率曲线，然后对所得到的大量功率曲线进行统计分析，推测出密钥，实现了密钥的破解。这种功耗攻击方法比传统数字攻击方法有更大的威胁性。芯片需要增加各种保护措施对黑客攻击进行防御。
当芯片对不同密码值进行计算时，由于值不同会导致计算时消耗的功耗也不同。因此通过分析芯片的功耗信息可以反推出密码值。
现有的保护措施有在时钟上增加扰动，在芯片增加冗余模块，在算法上增加复杂性。但是这些技术只是增加功耗信息中的冗余度，减少了有用信息的信噪比，增加了功耗攻击的难度，没有根本上解决功耗攻击问题。
发明内容
本发明的目的是针对现有技术的不足，特别是对抗功耗攻击，提出了一种防功耗攻击的电路，同时提供该芯片防止功耗攻击的方法。利用该电路和方法破坏了功耗信息中蕴含的有用信息，提高了芯片的保护能力，而且具备自我主动防护功能。
本发明的电路包括一个NMOS开关K、一个充电电容C1、一个滤波电阻R、四个分压电阻、一个滤波电容C2、一个充电电压比较器CMP1、一个开关电压比较器CMP2、一个二输入与门AND。
NMOS开关K的源端、充电电压比较器CMP1的电源端、开关电压比较器CMP2的电源端接芯片的外部电源，NMOS开关K的栅端以及充电电压比较器CMP1的输出端与滤波电阻R的一端连接，NMOS开关K的漏端、充电电容C1的正极和充电电压比较器CMP1的比较输入端接芯片的内部电源，充电电容C1的负极接地；第一分压电阻R1的一端和第二分压电阻R2的一端连接后接充电电压比较器CMP1的阈值输入端，第一分压电阻R1的另一端接充电电压比较器CMP1的电源端，第二分压电阻R2的另一端接地。
滤波电阻R的另一端、滤波电容C2的正极与开关电压比较器CMP2的比较输入端连接，滤波电容C2的负极接地；开关电压比较器CMP2的电源端接芯片的外部电源，第三分压电阻R3的一端和第四分压电阻R4的一端连接后接开关电压比较器CMP2的阈值输入端，第三分压电阻R3的另一端接开关电压比较器CMP2的电源端，第四分压电阻R4的另一端接地。
开关电压比较器CMP2的输出端接二输入与门AND的一个输入端，二输入与门AND的另一个输入端接芯片的外部复位管脚，二输入与门AND的输出端作为芯片的内部复位信号。
当充电电压比较器CMP1比较输入端的输入电压大于阈值输入端的输入电压时，输出端输出低电压；当比较输入端的输入电压小于阈值输入端的输入电压时，输出端输出高电平；阈值输入端的输入电压由芯片的外部电源通过第一分压电阻R1和第二分压电阻R2分压得到。
当开关电压比较器CMP2比较输入端的输入电压大于阈值输入端的输入电压时，输出端输出低电压；当比较输入端的输入电压小于阈值输入端的输入电压时，输出端输出高电平；阈值输入端的输入电压由芯片的外部电源通过第三分压电阻R3和第四分压电阻R4分压得到。
当NMOS开关K栅端的电压为高电平时，NMOS开关的源端与漏端低阻连通；当栅端的电压为低电平时，NMOS开关的源端与漏端高阻断开。
利用该电路进行芯片防止功耗攻击的方法具体是：
在芯片的外部电源与内部电源之间设置NMOS开关或PMOS开关，充电电容的一端接入NMOS开关或PMOS与内部电源之间；当芯片上电后，NMOS开关或PMOS开关关闭，外部电源给充电电容充电；当芯片开始加解密工作时，NMOS开关或PMOS开关打开，芯片内部与外部电源断开连接，芯片内部电路依赖充电电容供电；当充电电容的电量降低到阈值后，芯片暂时停止工作，NMOS开关或PMOS开关关闭，外部电源给充电电容充电；当电容充满电量后，NMOS开关或PMOS开关打开，芯片内部与外部电源断开连接，芯片内部电路依赖充电电容供电继续工作。
芯片工作期间，芯片内部与外部电源断开，芯片外部测量到的功耗信息与芯片的加解密操作无关，即令功耗攻击手段失效。
当芯片上电后，充电电容C1的正极为低电压，充电电压比较器CMP1输出高电平，NMOS开关K开启，外部电源通过NMOS的漏端与源端向充电电容C1充电；当充电电容C1的正极电压超过充电电压比较器CMP1的阈值输入端的电压后，充电电压比较器CMP1的输出端输出低电压，NMOS开关K断开，充电电容C1向芯片内部的保护电路供电，充电电容的C1正极电压缓慢降低；当充电电容C1的正极电压低于充电电压比较器CMP1的阈值输入端的电压，充电电压比较器CMP1的输出端输出高电平，NMOS开关K开启，外部电源通过NMOS开关K的漏端与源端向充电电容C1充电；从此往复，直到芯片断电。
滤波电阻R与滤波电容C2的连接方式组成一个低通滤波器；当正常工作时，外部复位为高电平，NMOS开关K的栅端电平为高电平与低电平交替，滤波电容C2的正极电压为介于高电平与低电平之间的电平，滤波电容C2的正极的电压低于开关电压比较器CMP2的阈值输入端的电压，开关电压比较器CMP2的输出端输出为高电平，二输入与门AND的输出为高电平，内部复位为高电平，此时芯片处于正常工作状态。
如果黑客先NMOS攻击开关，令NMOS开关处于常闭合状态，则此机制将会失效。为了增加安全性，开关电压比较器CMP2对NMOS开关的栅端电平进行监控，防止NMOS开关处于常闭合状态。如果黑客攻击NMOS开关，令NMOS开关处于常闭合状态，则NMOS开关的栅端恒为高电平，滤滤电容C2的正极为高电平，此时开关电压比较器CMP2的比较输入端的电压高于阈值输入端的电压，开关电压比较器CMP2的输出端输出为低电平，二输入与门AND的输出为低电平，内部复位为低电平，则对芯片进行复位，实现自我主动防护功能。由于在NMOS开关断开时，芯片的内部电路的操作不会在芯片外部电源上产生扰动，因此破坏了功耗攻击的功耗传播路径，从而使用功耗相关的攻击方法失效，因而提高芯片的抗攻击能力。
由于在芯片加解密操作期间，芯片内部与外部电源断开，所以在芯片外部测量到的功耗信息就与芯片的加解密操作无关。所以现使用的功耗攻击手段就失效了。本发明将功耗信息的传播路径破坏，在芯片外部收集的功耗信息已与芯片内部的工作状态无关，因此使得传统功耗攻击的手段失效，是一种提高芯片防攻击能力的有效方法。同时对NMOS开关的控制信号进行保护，防止出现NMOS开关被攻击，进一步提高了芯片的安全性。
附图说明
图1为本发明的电路图。
具体实施方式
如图1所示，一种芯片防功耗攻击的电路包含一个NMOS开关K、一个充电电容C1、一个滤波电阻R、四个分压电阻、一个滤波电容C2、一个充电电压比较器CMP1、一个开关电压比较器CMP2、一个二输入与门AND。
NMOS开关K的源端、充电电压比较器CMP1的电源端、开关电压比较器CMP2的电源端接芯片的外部电源，NMOS开关K的栅端以及充电电压比较器CMP1的输出端与滤波电阻R的一端连接，NMOS开关K的漏端、充电电容C1的正极和充电电压比较器CMP1的比较输入端接芯片的内部电源，充电电容C1的负极接地；第一分压电阻R1的一端和第二分压电阻R2的一端连接后接充电电压比较器CMP1的阈值输入端，第一分压电阻R1的另一端接充电电压比较器CMP1的电源端，第二分压电阻R2的另一端接地。
滤波电阻R的另一端、滤波电容C2的正极与开关电压比较器CMP2的比较输入端连接，滤波电容C2的负极接地；开关电压比较器CMP2的电源端接芯片的外部电源，第三分压电阻R3的一端和第四分压电阻R4的一端连接后接开关电压比较器CMP2的阈值输入端，第三分压电阻R3的另一端接开关电压比较器CMP2的电源端，第四分压电阻R4的另一端接地。
开关电压比较器CMP2的输出端接二输入与门AND的一个输入端，二输入与门AND的另一个输入端接芯片的外部复位管脚，二输入与门AND的输出端作为芯片的内部复位信号。
充电电压比较器CMP1有两个输入端(阈值输入端和比较输入端)和一个输出端，当比较输入端的输入电压大于阈值输入端的输入电压时，输出端输出低电压；当比较输入端的输入电压小于阈值输入端的输入电压时，输出端输出高电平。阈值输入端的输入电压由芯片的外部电源通过第一分压电阻R1和第二分压电阻R2分压得到。
开关电压比较器CMP2有两个输入端(阈值输入端和比较输入端)和一个输出端，当比较输入端的输入电压大于阈值输入端的输入电压时，输出端输出低电压；当比较输入端的输入电压小于阈值输入端的输入电压时，输出端输出高电平。阈值输入端的输入电压由芯片的外部电源通过第三分压电阻R3和第四分压电阻R4分压得到。
NMOS开关K有一个源端，一个漏端和一个栅端。当栅端的电压为高电平时，NMOS开关的源端与漏端低阻连通；当栅端的电压为低电平时，NMOS开关的源端与漏端高阻断开。
当芯片上电后，充电电容C1的正极为低电压，充电电压比较器CMP1输出高电平，NMOS开关K开启，外部电源通过NMOS开关K的漏端与源端向充电电容C1充电。当充电电容C1的正极电压(即充电电压比较器CMP1的比较输入端的电压)超过充电电压比较器CMP1的阈值输入端的电压后，充电电压比较器CMP1的输出端输出低电压，NMOS开关K断开，充电电容C1向芯片内部的保护电路供电，充电电容的C1正极电压缓慢降低。当充电电容C1的正极电压(即充电电压比较器CMP1的比较输入端的电压)低于充电电压比较器CMP1的阈值输入端的电压，充电电压比较器CMP1的输出端输出高电平，NMOS开关K开启，外部电源通过NMOS开关K的漏端与源端向充电电容C1充电。从此往复，直到芯片断电。
滤波电阻R与滤波电容C2的连接方式组成一个低通滤波器。当正常工作时，外部复位为高电平，NMOS开关K的栅端电平为高电平与低电平交替，滤波电容C2的正极电压为介于高电平与低电平之间的电平，滤波电容C2的正极的电压(即开关电压比较器CMP2的比较输入端的电压)低于开关电压比较器CMP2的阈值输入端的电压，开关电压比较器CMP2的输出端输出为高电平，二输入与门AND的输出为高电平，内部复位为高电平，此时芯片处于正常工作状态。
当异常工作时，NMOS开关被攻击，NMOS开关的栅端恒为高电平，滤滤电容C2的正极(即开关电压比较器CMP2的比较输入端)为高电平，此时开关电压比较器CMP2的比较输入端的电压高于阈值输入端的电压，开关电压比较器CMP2的输出端输出为低电平，二输入与门AND的输出为低电平，内部复位为低电平，并令芯片处于复位状态不进行加解密，从而避免泄露功耗信息。
由于在NMOS开关断开时，芯片的内部电路的操作不会在芯片外部电源上产生扰动，因此破坏了功耗攻击的功耗传播路径，从而使用功耗相关的攻击方法失效，因而提高芯片的抗攻击能力。
上述实例使用NMOS开关实现开关功能，也可以使用PMOS开关实现相同功能。使用PMOS开关时，PMOS开关的栅极的控制电压的极性与NMOS开关相反。外部复位与内部复位以低电平表示复位有效；若电路需要用高电平表示复位有效时，外部复位和内部复位可以串接反门进行电平转换。
应该理解的是上述实例只是对本发明的说明，而不是对本发明的限制，任何不超出本发明实质精神范围内的发明创造，均落入本发明的保护范围之内。

Claims (3)

1.一种芯片防功耗攻击的电路，其特征在于：包括一个NMOS开关K、一个充电电容C1、一个滤波电阻R、四个分压电阻、一个滤波电容C2、一个充电电压比较器CMP1、一个开关电压比较器CMP2、一个二输入与门AND；
所述的NMOS开关K的源端、充电电压比较器CMP1的电源端、开关电压比较器CMP2的电源端接芯片的外部电源，NMOS开关K的栅端以及充电电压比较器CMP1的输出端与滤波电阻R的一端连接，NMOS开关K的漏端、充电电容C1的正极和充电电压比较器CMP1的比较输入端接芯片的内部电源，充电电容C1的负极接地；第一分压电阻R1的一端和第二分压电阻R2的一端连接后接充电电压比较器CMP1的阈值输入端，第一分压电阻R1的另一端接充电电压比较器CMP1的电源端，第二分压电阻R2的另一端接地；
滤波电阻R的另一端、滤波电容C2的正极与开关电压比较器CMP2的比较输入端连接，滤波电容C2的负极接地；开关电压比较器CMP2的电源端接芯片的外部电源，第三分压电阻R3的一端和第四分压电阻R4的一端连接后接开关电压比较器CMP2的阈值输入端，第三分压电阻R3的另一端接开关电压比较器CMP2的电源端，第四分压电阻R4的另一端接地；
开关电压比较器CMP2的输出端接二输入与门AND的一个输入端，二输入与门AND的另一个输入端接芯片的外部复位管脚，二输入与门AND的输出端作为芯片的内部复位信号；
当充电电压比较器CMP1比较输入端的输入电压大于阈值输入端的输入电压时，输出端输出低电压；当比较输入端的输入电压小于阈值输入端的输入电压时，输出端输出高电平；阈值输入端的输入电压由芯片的外部电源通过第一分压电阻R1和第二分压电阻R2分压得到；
当开关电压比较器CMP2比较输入端的输入电压大于阈值输入端的输入电压时，输出端输出低电压；当比较输入端的输入电压小于阈值输入端的输入电压时，输出端输出高电平；阈值输入端的输入电压由芯片的外部电源通过第三分压电阻R3和第四分压电阻R4分压得到；
当NMOS开关K栅端的电压为高电平时，NMOS开关的源端与漏端低阻连通；当栅端的电压为低电平时，NMOS开关的源端与漏端高阻断开。
2.一种利用权利 要求1所述的电路防止功耗攻击的方法，其特征在于：
该方法是在芯片的外部电源与内部电源之间设置NMOS开关或PMOS开关，充电电容的一端接入NMOS开关或PMOS与内部电源之间；当芯片上电后，NMOS开关或PMOS开关开启，外部电源给充电电容充电；当芯片开始加解密工作时，NMOS开关或PMOS开关断开，芯片内部与外部电源断开连接，芯片内部电路依赖充电电容供电；当充电电容的电量降低到阈值后，芯片暂时停止工作，NMOS开关或PMOS开关开启，外部电源给充电电容充电；当电容充满电量后，NMOS开关或PMOS开关断开，芯片内部与外部电源断开连接，芯片内部电路依赖充电电容供电继续工作；
芯片工作期间，芯片内部与外部电源断开，芯片外部测量到的功耗信息与芯片的加解密操作无关，即令功耗攻击手段失效。
3.如权利要求2所述的防止功耗攻击的方法，其特征在于：
当芯片上电后，充电电容C1的正极为低电压，充电电压比较器CMP1输出高电平，NMOS开关开启，外部电源通过NMOS的漏端与源端向充电电容C1充电；当充电电容C1的正极电压超过充电电压比较器CMP1的阈值输入端的电压后，充电电压比较器CMP1的输出端输出低电压，NMOS开关断开，充电电容C1向芯片内部的保护电路供电，充电电容的C1正极电压缓慢降低；当充电电容C1的正极电压低于充电电压比较器CMP1的阈值输入端的电压，充电电压比较器CMP1的输出端输出高电平，NMOS开关开启，外部电源通过NMOS的漏端与源端向充电电容C1充电；从此往复，直到芯片断电；
滤波电阻R与滤波电容C2的连接方式组成一个低通滤波器；当正常工作时，外部复位为高电平，NMOS开关的的栅端电平为高电平与低电平交替，滤波电容C2的正极电压为介于高电平与低电平之间的电平，滤波电容C2的正极的电压低于开关电压比较器CMP2的阈值输入端的电压，开关电压比较器CMP2的输出端输出为高电平，二输入与门AND的输出为高电平，内部复位为高电平，此时芯片处于正常工作状态；
当异常工作时，NMOS开关被攻击，NMOS开关的栅端恒为高电平，滤波 电容C2的正极为高电平，此时开关电压比较器CMP2的比较输入端的电压高于阈值输入端的电压，开关电压比较器CMP2的输出端输出为低电平，二输入与门AND的输出为低电平，内部复位为低电平，并令芯片处于复位状态不进行加解密，从而避免泄露功耗信息。
CN201610903525.5A 2016-10-17 2016-10-17 一种芯片防功耗攻击电路及防止功耗攻击的方法 Active CN106503590B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610903525.5A CN106503590B (zh) 2016-10-17 2016-10-17 一种芯片防功耗攻击电路及防止功耗攻击的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610903525.5A CN106503590B (zh) 2016-10-17 2016-10-17 一种芯片防功耗攻击电路及防止功耗攻击的方法

Publications (2)

Publication Number Publication Date
CN106503590A CN106503590A (zh) 2017-03-15
CN106503590B true CN106503590B (zh) 2019-02-01

Family

ID=58295405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610903525.5A Active CN106503590B (zh) 2016-10-17 2016-10-17 一种芯片防功耗攻击电路及防止功耗攻击的方法

Country Status (1)

Country Link
CN (1) CN106503590B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1427345A (zh) * 2001-12-19 2003-07-02 皇家菲利浦电子有限公司 用于提高电路安全性防止未经授权的访问的方法和装置
CN1614533A (zh) * 2003-11-04 2005-05-11 上海华虹集成电路有限责任公司 一种防简单功耗分析攻击的方法
CN101009554A (zh) * 2007-01-17 2007-08-01 华中科技大学 一种抗功耗攻击的字节替换电路
CN101025771A (zh) * 2006-02-17 2007-08-29 联想(北京)有限公司 一种安全芯片
CN101197660A (zh) * 2006-12-07 2008-06-11 上海安创信息科技有限公司 防攻击标准加密标准的加密方法及其加密芯片
JP2010056730A (ja) * 2008-08-27 2010-03-11 Sony Corp 暗号処理装置および集積回路
CN101695021A (zh) * 2009-10-22 2010-04-14 杭州晟元芯片技术有限公司 一种抗spa/dpa攻击的系统和方法
CN202189369U (zh) * 2011-07-18 2012-04-11 中国电力科学研究院 一种防御功耗攻击的集成电路
CN103886360A (zh) * 2012-12-24 2014-06-25 北京中电华大电子设计有限责任公司 一种智能卡芯片中防功耗分析的方法和电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1427345A (zh) * 2001-12-19 2003-07-02 皇家菲利浦电子有限公司 用于提高电路安全性防止未经授权的访问的方法和装置
CN1614533A (zh) * 2003-11-04 2005-05-11 上海华虹集成电路有限责任公司 一种防简单功耗分析攻击的方法
CN101025771A (zh) * 2006-02-17 2007-08-29 联想(北京)有限公司 一种安全芯片
CN101197660A (zh) * 2006-12-07 2008-06-11 上海安创信息科技有限公司 防攻击标准加密标准的加密方法及其加密芯片
CN101009554A (zh) * 2007-01-17 2007-08-01 华中科技大学 一种抗功耗攻击的字节替换电路
JP2010056730A (ja) * 2008-08-27 2010-03-11 Sony Corp 暗号処理装置および集積回路
CN101695021A (zh) * 2009-10-22 2010-04-14 杭州晟元芯片技术有限公司 一种抗spa/dpa攻击的系统和方法
CN202189369U (zh) * 2011-07-18 2012-04-11 中国电力科学研究院 一种防御功耗攻击的集成电路
CN103886360A (zh) * 2012-12-24 2014-06-25 北京中电华大电子设计有限责任公司 一种智能卡芯片中防功耗分析的方法和电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
芯片密码引擎抗能量攻击的几种设计措施;王慧等;《信息安全与通信保密》;20140910;全文

Also Published As

Publication number Publication date
CN106503590A (zh) 2017-03-15

Similar Documents

Publication Publication Date Title
Nguyen et al. Electric power grid resilience to cyber adversaries: State of the art
CN105305565B (zh) 一种充电保护及识别电路及待充电设备
CN103034804B (zh) 安全芯片及其攻击检测电路
JP2006208365A (ja) 入力充電電圧の測定によるスマートバッテリの故障を確認する方法と関係するシステム
KR102007619B1 (ko) 인공지능 통합방재 배전반 및 인공지능 통합방재 배전반 시스템
CN103208784B (zh) 电池保护电路及其方法
JP5890891B2 (ja) 電力分析攻撃に安全な暗号化装置及びその動作方法
CN104242286B (zh) 一种低漏电型电源钳位esd保护电路
CN107958153A (zh) 主动asic侵犯屏障
CN103886254A (zh) 用于提供加密处理的设备及其方法
CN110462415A (zh) 毛刺信号检测电路、安全芯片和电子设备
CN103730161A (zh) 一种安全芯片抗攻击的安全电路及采用该安全电路的安全芯片
JP6284630B2 (ja) セキュアシステムおよび保護方法
CN108388810A (zh) 一种带电子围栏功能的移动加密硬盘及加密方法
CN204103553U (zh) 具有场效应管击穿检测的电池管理系统
CN105991119A (zh) 上电复位电路
CN103490390B (zh) 具有双重保护功能的电池管理系统及方法
CN106503590B (zh) 一种芯片防功耗攻击电路及防止功耗攻击的方法
CN101025771B (zh) 一种安全芯片
CN110501555A (zh) 一种基于饱和压降检测的并联igbt延时过流保护电路
CN102904219B (zh) 锂电池充放电保护回路
Bayati et al. Blockchain-based protection schemes of DC microgrids
kamal Kaur et al. Security analysis of smart grids: Successes and challenges
CN204651318U (zh) 一种新型esd保护电路
CN206178835U (zh) 一种芯片防功耗攻击的电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant