JP6284630B2 - セキュアシステムおよび保護方法 - Google Patents
セキュアシステムおよび保護方法 Download PDFInfo
- Publication number
- JP6284630B2 JP6284630B2 JP2016516636A JP2016516636A JP6284630B2 JP 6284630 B2 JP6284630 B2 JP 6284630B2 JP 2016516636 A JP2016516636 A JP 2016516636A JP 2016516636 A JP2016516636 A JP 2016516636A JP 6284630 B2 JP6284630 B2 JP 6284630B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- power
- storage element
- charge distribution
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 44
- 238000003860 storage Methods 0.000 claims description 115
- 238000009826 distribution Methods 0.000 claims description 71
- 230000007704 transition Effects 0.000 claims description 51
- 238000004458 analytical method Methods 0.000 claims description 34
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 238000002076 thermal analysis method Methods 0.000 claims description 5
- 230000005672 electromagnetic field Effects 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 145
- 210000004027 cell Anatomy 0.000 description 142
- 238000010586 diagram Methods 0.000 description 35
- 238000007599 discharging Methods 0.000 description 14
- 239000000758 substrate Substances 0.000 description 13
- 230000007246 mechanism Effects 0.000 description 12
- 230000003068 static effect Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 230000008713 feedback mechanism Effects 0.000 description 1
- 210000003168 insulating cell Anatomy 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
- H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
- G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
- G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/17768—Structural details of configuration resources for security
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
- Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Computing Systems (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
キャパシタが放電された後、電源をキャパシタに接続してキャパシタを充電し、
キャパシタが電源によって充電された後、キャパシタを電源から切断し、
キャパシタが電源によって充電された後、キャパシタを論理ブロックに接続し、論理ブロックに給電する。いくつかの実施態様では、追加の構成要素を、論理ブロック内のその絶縁レール間に設け、キャパシタが論理ブロックに接続されていない間(またはキャパシタが十分な電荷を保持していない場合)にその動作をサポートしてもよい。
(a)蓄電素子を、論理ブロックと、電源の電力接続部および接地接続部とから切断し、
(b)蓄電素子を電源に接続し、
(c)蓄電素子を電源から切断し、
(d)蓄電素子を論理ブロックに接続して論理ブロックに給電する
論理ブロック給電方法が提供される。ステップ(c)は、蓄電素子を電源の接地接続部から切断することを含む。蓄電素子は、離散キャパシタ、MOSキャパシタ、MOSトランジスタ、または電荷結合素子等とすることができる。
(e)蓄電素子が論理ブロックに接続されている間、論理ブロックの入力を遷移可能とする。
(f)論理ブロックの入力を遷移可能とした後、蓄電素子を論理ブロックから切断する。蓄電素子は、切断される前に、所定数の遷移のために論理ブロックに接続されることができる。
論理ブロックが給電されている限り、ステップ(ステップ(a)〜(f)等)をすべて繰り返す。
図4は、本発明の一実施形態に係るCCDL回路の一実施態様の概略図である。図4を参照すると、MOSFETM1、M2、M11、M12、およびM13は、図1および図3A〜図3Dで示したスイッチを実装するのに用いられる。MOSFETM5は、キャパシタC1を実装するのに用いることができる。MOSFETM3、M4、M6、M7、M8、およびM10は、スタティックロジック「ANDゲート」を実装する。
図5は、CCDL論理セルのクロック方式を示す図である。信号SL_CLKは、ロジック遷移を引き起こすであろうCCDLセルに対する入力を示す。信号CLK1およびCLK1Bの遷移によって、論理ブロックが供給キャパシタおよび電源から切断される。CCDLセルまたはCCDLベースの回路ブロックの最大動作速度を決定する制限要因は、CLK1およびCLK1B信号に応じて、CCDLセルの論理ブロックが、論理ブロックに給電する供給キャパシタから切断される前に、CCDLブロック内の全ての遷移が完了するために必要なものである。
図6に示したようなCCDLセルをテストした。本実施例におけるセル用の放電スイッチが、NMOSトランジスタM13およびPMOSトランジスタM14の伝送ゲートを利用する。より大きな回路内のCCDLセルのテストによって、CCDLロジックのイベントをスイッチングする際に、低いが有意なレベルの電流、すなわち、数十μアンペアが回路の基板を流れて電源に流入することが分かった。低いが、或る程度のレベルの情報は、CCDL回路の論理動作に関するこれらの電流から抽出できる可能性があった。2つの手法を実施してこれを低減した。まず、CCDL論理セル(右側の円部分)における各デバイスのボディタイは、CCDLセルの内部供給レール、すなわち、CP_RLおよびCP_GNDに接続した。これによって、論理演算中に生成される基板電流の可能な限り多くの電流を電力キャパシタに流入または流出させることを試みる。
2ビット暗号化ブロックを、より大きな回路内においてCCDLセルの機能性をテストするCCDLセルと共に形成した。図9A〜図9Dは、2ビット暗号化ブロックのCCDL実施態様の概略図である。図10は、暗号化ブロックの動作に関係付けられた信号の集合である。
電荷分配制御は、任意の数の制御部によって実行してもよい。これらの制御部には、デジタル、アナログ、および混合信号ベースの制御部が含まれる。いくつかの制御部は、クロックベースとしてもよい。そのうちのいくつかは、セルフタイミング回路を有してもよい。他の制御部は、セキュアな回路またはシステムのロジック状態または特定の動作に基づくフィードバック機構を有することができる。いくつかの非限定的な例を図13〜図16に示す。
Claims (18)
- 集積回路(IC)チップ上の複数の回路ブロックと、
前記ICチップ中に分散され、前記複数の回路ブロックの各々に対応する複数の蓄電素子と、
前記複数の蓄電素子の各蓄電素子を、電力レールと、電源に接続された接地レールとに対して接続および切断し、前記複数の回路ブロックの各回路ブロックを、内部High供給レールと、前記複数の蓄電素子の対応の蓄電素子に接続された内部Low供給レールとに対して接続および切断する電荷分配制御部と
を具備するセキュアシステム。 - 請求項1に記載のセキュアシステムであって、
前記複数の回路ブロックは、アナログ回路ブロックおよびデジタル論理ブロックの少なくとも一方である
セキュアシステム。 - 請求項1に記載のセキュアシステムであって、
前記電荷分配制御部は、遅延回路、同期電荷分配クロック生成器、無相関電荷分配クロック生成器、決定性電荷分配クロック生成器、または非同期電荷分配クロック生成器である
セキュアシステム。 - 請求項1に記載のセキュアシステムであって、
前記電荷分配制御部は、前記回路ブロックのロジックを実行するための動作速度とは異なる動作速度で前記対応の蓄電素子を前記電源および前記回路ブロックに対して接続および切断する
セキュアシステム。 - 請求項1に記載のセキュアシステムであって、
クロックとして、或る一定の速度で動作して前記回路ブロックのロジックを実行させるものと、前記回路ブロックの論理演算間に前記蓄電素子を充放電させるものとの、2つのクロックが供給される
セキュアシステム。 - 請求項1に記載のセキュアシステムであって、
前記電荷分配制御部は、前記対応の蓄電素子が、前記回路ブロックおよび前記電源に同時に接続されるようなランダム電荷分配制御を行う
セキュアシステム。 - 差分電力解析、単純電力解析、漏れ電流解析、差分電磁界解析、タイミング解析、熱解析、音響解析、故障注入解析および故障差分解析から成る群のうちの少なくとも1つのサイドチャネル攻撃に対する保護を提供する、保護方法であって、
請求項1〜6のいずれか一項に記載の前記セキュアシステムを動作させる
保護方法。 - 差分電力解析、単純電力解析、漏れ電流解析、差分電磁界解析、タイミング解析、熱解析、音響解析、故障注入解析および故障差分解析から成る群のうちの少なくとも1つのサイドチャネル攻撃に対する保護を提供する、保護方法であって、
外部電源からの電力を供給するための電力レールと、回路ブロックとの間に直列の第1のスイッチ群を設け、
接地レールおよび前記回路ブロック間に直列の第2のスイッチ群を設け、
前記回路ブロックが前記電源に接続されない場合に前記回路ブロックに給電するための蓄電素子であって、前記第1のスイッチ群を介して前記電力レールに接続され、かつ前記第2のスイッチ群を介して前記接地レールに接続される蓄電素子を設け、
少なくとも前記第1のスイッチ群および前記第2のスイッチ群を用いて、前記電力レールおよび前記接地レールを前記回路ブロックに対して接続および切断する
保護方法。 - 請求項8に記載の保護方法であって、
少なくとも前記第1のスイッチ群および前記第2のスイッチ群を用いて、前記電力レールおよび前記接地レールを前記回路ブロックに対して接続および切断するステップは、
前記第1のスイッチ群のスイッチのそれぞれに第1の制御信号を供給することで、当該第1のスイッチ群を制御可能に開閉させ、
前記第2のスイッチ群のスイッチのそれぞれに第2の制御信号を供給することで、当該第2のスイッチ群を制御可能に開閉させること
を含む
保護方法。 - 請求項8に記載の保護方法であって、
前記第1のスイッチ群および前記第2のスイッチ群はそれぞれ、2つのトランジスタから成る
保護方法。 - 少なくとも、第2のトランジスタに直列接続された第1のトランジスタによって、電源の電力接続部に制御可能に接続され、かつ、少なくとも、第4のトランジスタに直列接続された第3のトランジスタによって、前記電源の接地接続部に制御可能に接続される蓄電素子
を具備する
セキュアシステム。 - 請求項11に記載のセキュアシステムであって、
第5のトランジスタによって前記蓄電素子から上部レールに制御可能に接続され、かつ第6のトランジスタによって前記蓄電素子から下部レールに制御可能に接続される論理セル
をさらに具備する
セキュアシステム。 - 請求項12に記載のセキュアシステムであって、
前記第1のトランジスタおよび前記第2のトランジスタへ送信され、前記蓄電素子を前記電力接続部に対して接続および切断する第1の信号と、
前記第3のトランジスタおよび前記第4のトランジスタへ送信され、前記蓄電素子を前記接地接続部に対して接続および切断する第2の信号と、
前記第4のトランジスタへ送信され、前記論理セルを前記上部レールに対して接続および切断する第3の信号と、
前記第5のトランジスタへ送信され、前記論理セルを前記下部レールに対して接続および切断する第4の信号と
を含む信号を供給する電荷分配制御部
をさらに具備する
セキュアシステム。 - 請求項13に記載のセキュアシステムであって、
前記電荷分配制御部が前記接続および切断を行うクロック期間は、前記論理セルのロジック遷移とは別のランダムクロックに基づく
セキュアシステム。 - 請求項13に記載のセキュアシステムであって、
前記電荷分配制御部は、遅延回路、同期電荷分配クロック生成器、無相関電荷分配クロック生成器、決定性電荷分配クロック生成器、または非同期電荷分配クロック生成器を含む
セキュアシステム。 - 請求項13に記載のセキュアシステムであって、
前記電荷分配制御部は、前記蓄電素子が、前記論理セルおよび前記電源に同時に接続されるような前記信号のランダム電荷分配制御を行う
セキュアシステム。 - 請求項13に記載のセキュアシステムであって、
クロックとして、或る一定の速度で動作して前記回路ブロックのロジックを実行させるものと、前記信号を供給させるものとの、少なくとも2つのクロックが供給される
セキュアシステム。 - 請求項13に記載のセキュアシステムであって、
前記蓄電素子は、端子を共に短絡させることによって、ランダムに、或る一定の電位まで放電される
セキュアシステム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/906,542 | 2013-05-31 | ||
US13/906,542 US8912814B2 (en) | 2012-11-12 | 2013-05-31 | Clocked charge domain logic |
US14/184,088 US8912816B2 (en) | 2012-11-12 | 2014-02-19 | Charge distribution control for secure systems |
US14/184,088 | 2014-02-19 | ||
PCT/US2014/017369 WO2014193496A1 (en) | 2013-05-31 | 2014-02-20 | Charge distribution control for secure systems |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016526344A JP2016526344A (ja) | 2016-09-01 |
JP6284630B2 true JP6284630B2 (ja) | 2018-02-28 |
Family
ID=51989287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016516636A Active JP6284630B2 (ja) | 2013-05-31 | 2014-02-20 | セキュアシステムおよび保護方法 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP3005219B1 (ja) |
JP (1) | JP6284630B2 (ja) |
KR (1) | KR101799663B1 (ja) |
CN (2) | CN105431861A (ja) |
WO (1) | WO2014193496A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11044108B1 (en) | 2019-12-24 | 2021-06-22 | CERA Licensing Limited | Temperature sensing physical unclonable function (PUF) authentication system |
US11516028B2 (en) | 2019-12-24 | 2022-11-29 | CERA Licensing Limited | Temperature sensing physical unclonable function (PUF) authentication system |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109831191B (zh) * | 2016-09-13 | 2021-10-26 | 华为技术有限公司 | 一种多路时钟分发电路及电子设备 |
JP2019121884A (ja) | 2017-12-28 | 2019-07-22 | 三菱重工業株式会社 | 集積回路、制御装置、情報配信方法及び情報配信システム |
KR102238621B1 (ko) * | 2019-05-30 | 2021-04-09 | 한양대학교 산학협력단 | 보안 전력 공급 회로 |
CN116382635B (zh) * | 2023-06-05 | 2023-08-08 | 灿芯半导体(成都)有限公司 | 一种全数字、真随机数熵源系统 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0399528A (ja) * | 1989-09-12 | 1991-04-24 | Toyota Autom Loom Works Ltd | 移動体通信装置 |
US6594760B1 (en) * | 1998-12-21 | 2003-07-15 | Pitney Bowes Inc. | System and method for suppressing conducted emissions by a cryptographic device |
DE60035331T2 (de) * | 1999-12-09 | 2008-02-28 | Pitney Bowes, Inc., Stamford | System und Verfahren zum Unterdrücken von elektromagnetischer Strahlung einer kryptographischen Vorrichtung mit einer integrierten Schaltung |
US6507913B1 (en) * | 1999-12-30 | 2003-01-14 | Yeda Research And Development Co. Ltd. | Protecting smart cards from power analysis with detachable power supplies |
JP4371769B2 (ja) * | 2003-10-27 | 2009-11-25 | 株式会社ルネサステクノロジ | 半導体回路デバイス及びデータ処理システム |
JP2007234001A (ja) * | 2006-01-31 | 2007-09-13 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP5242560B2 (ja) * | 2007-05-30 | 2013-07-24 | パナソニック株式会社 | 暗号化装置、復号化装置、暗号化方法及び集積回路 |
JP2010056730A (ja) * | 2008-08-27 | 2010-03-11 | Sony Corp | 暗号処理装置および集積回路 |
US7880339B2 (en) * | 2009-02-03 | 2011-02-01 | The Regents Of The University Of Michigan | Isolation circuitry and method for hiding a power consumption characteristic of an associated processing circuit |
US9250671B2 (en) * | 2011-02-16 | 2016-02-02 | Honeywell International Inc. | Cryptographic logic circuit with resistance to differential power analysis |
JP5890891B2 (ja) * | 2011-03-31 | 2016-03-22 | アイユーシーエフ エイチワイユー (インダストリー ユニヴァーシティー コオペレイション ファウンデイション ハンヤン ユニヴァーシティー) | 電力分析攻撃に安全な暗号化装置及びその動作方法 |
US8912814B2 (en) * | 2012-11-12 | 2014-12-16 | Chaologix, Inc. | Clocked charge domain logic |
-
2014
- 2014-02-20 KR KR1020157036929A patent/KR101799663B1/ko active IP Right Grant
- 2014-02-20 CN CN201480029850.2A patent/CN105431861A/zh active Pending
- 2014-02-20 JP JP2016516636A patent/JP6284630B2/ja active Active
- 2014-02-20 CN CN202011140986.4A patent/CN112165251A/zh active Pending
- 2014-02-20 EP EP14710108.3A patent/EP3005219B1/en active Active
- 2014-02-20 WO PCT/US2014/017369 patent/WO2014193496A1/en active Application Filing
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11044108B1 (en) | 2019-12-24 | 2021-06-22 | CERA Licensing Limited | Temperature sensing physical unclonable function (PUF) authentication system |
US11516028B2 (en) | 2019-12-24 | 2022-11-29 | CERA Licensing Limited | Temperature sensing physical unclonable function (PUF) authentication system |
US11652649B2 (en) | 2019-12-24 | 2023-05-16 | CERA Licensing Limited | Sensor secured by physical unclonable function (PUF) |
Also Published As
Publication number | Publication date |
---|---|
EP3005219A1 (en) | 2016-04-13 |
JP2016526344A (ja) | 2016-09-01 |
KR20160014045A (ko) | 2016-02-05 |
EP3005219B1 (en) | 2019-09-11 |
KR101799663B1 (ko) | 2017-11-20 |
CN112165251A (zh) | 2021-01-01 |
WO2014193496A1 (en) | 2014-12-04 |
CN105431861A (zh) | 2016-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9430678B2 (en) | Charge distribution control for secure systems | |
JP6882856B2 (ja) | セキュアデジタル論理セル | |
JP6284630B2 (ja) | セキュアシステムおよび保護方法 | |
Tokunaga et al. | Securing encryption systems with a switched capacitor current equalizer | |
Gornik et al. | A hardware-based countermeasure to reduce side-channel leakage: Design, implementation, and evaluation | |
US9250671B2 (en) | Cryptographic logic circuit with resistance to differential power analysis | |
US10263620B2 (en) | Continuously charged isolated supply network | |
TWI620094B (zh) | 電荷分布控制系統、加密系統和藉由操作其防止以旁通道攻擊之方法 | |
US20070176670A1 (en) | Charge pump based subsystem for secure smart-card design | |
Mayhew et al. | Integrated capacitor switchbox for security protection | |
KR101080529B1 (ko) | 전력 분석 공격에 안전한 암호화 장치 및 그 동작 방법 | |
FAREEDA et al. | A Methodology for Optimized Design of Secure Differential Logic Gates for DPA Resistance Circuits | |
Avital et al. | Secured Dual Mode Logic (DML) as a countermeasure against differential power analysis | |
苓re苔sGorAn et al. | A Hardware-based Countermeasure to Reduce Side-Channel Leakage-Design, Implementation, and Evaluation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170308 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171201 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20171212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6284630 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |