JP2014512753A

JP2014512753A - 電力分析攻撃に安全な暗号化装置及びその動作方法

Info

Publication number: JP2014512753A
Application number: JP2014502431A
Authority: JP
Inventors: ドンケキム; ビョンデクチョイ; テウォクキム
Original assignee: アイユーシーエフエイチワイユー（インダストリーユニヴァーシティーコオペレイションファウンデイションハンヤンユニヴァーシティー）
Priority date: 2011-03-31
Filing date: 2011-03-31
Publication date: 2014-05-22
Anticipated expiration: 2031-03-31
Also published as: CN103460638B; EP2693680A4; EP2693680A1; ES2564505T3; WO2012133966A1; CN103460638A; EP2693680B1; JP5890891B2

Abstract

【課題】暗号化装置及び暗号化装置の動作方法を提供する。
【解決手段】暗号化装置は、暗号化アルゴリズムを行う暗号化モジュールを含む。暗号化アルゴリズムが行われる前の時間区間に対応する第１状態で、暗号化装置に含まれた第１電荷伝達部は、外部の電源から電源が供給されて暗号化装置に含まれた電荷格納部に格納する。そして、暗号化アルゴリズムが行われる時間区間に対応する第２状態で、暗号化装置に含まれた第２電荷伝達部は、電荷格納部に格納された電荷を暗号化モジュールに伝達する。そして、暗号化アルゴリズムが実行された後の時間区間に対応する第３状態で、電荷格納部は、電荷格納部内部に含まれて電荷を格納した電荷格納素子を放電する。一方、第２状態で、第１電荷伝達部は、暗号化モジュールのグラウンド端子を外部電源のグラウンド端子と接続されないように接続を遮断する。
【選択図】図１

Description

デジタルセキュリティ分野に関し、より詳細には電力分析攻撃に安全な暗号化装置及びその動作方法に関する。

過去には暗号システムのセキュリティにおいて、暗証キーを用いる暗号化アルゴリズムを中心に研究された。したがって、暗号化システムのセキュリティのための研究は、暗証キー及び暗号化アルゴリズムに対する直接的な攻撃を防御するためにフォーカスされていた。

しかし、実際の暗号化システムは、暗証キーまたは暗号化アルゴリズムに対する直接的な攻撃の他にも、数個の入力／出力信号（例えば、電圧あるいは電流の大きさなど）及びの様々な漏れ情報（例えば、電磁波放射、電力変化など）のような物理的な値の測定による間接的な攻撃に弱い面があった。

チップを破壊することなく、このような物理的な値を測定することによって暗号化システムを無力にする行為を非侵入攻撃（Ｎｏｎ−ｉｎｖａｓｉｖｅａｔｔａｃｋ）という。そして、この非侵入攻撃のうち入力値、出力値、その他の付加的な（物理的）情報を用いて暗号化システムを無力にする行為を副チャネル攻撃（Ｓｉｄｅ−ｃｈａｎｎｅｌａｔｔａｃｋ）という。

暗号化システムに対する攻撃は、システム内の各モジュールの演算に対する分析でも理解されるが、副チャネル攻撃には分析方法に応じて数個のタイプがある。タイミング攻撃（Ｔｉｍｉｎｇａｔｔａｃｋ）は演算により演算時間の違いがあることを用いて暗号の内容を把握するものであり、電力消耗分析攻撃（Ｐｏｗｅｒｃｏｎｓｕｍｐｔｉｏｎａｎａｌｙｓｉｓａｔｔａｃｋ）は暗号化／復号化するときの消耗電力を測定して暗号の内容を把握するものであり、電磁気分析攻撃（Ｄｉｆｆｅｒｅｎｔｉａｌｅｌｅｃｔｒｏｍａｇｎｅｔｉｃａｔｔａｃｋ）は演算するときの電磁波漏れを測定して暗号の内容を把握するものである。

副チャネル攻撃方法のうち、電力消耗分析攻撃は単に電力分析攻撃ともいい、演算するときの電源の電流値を測定して単純分析するＳＰＡ（ＳｉｍｐｌｅＰｏｗｅｒＡｎａｌｙｓｉｓ）、電流を統計的に分析するＤＰＡ（ＤｉｆｆｅｒｅｎｔｉａｌＰｏｗｅｒＡｎａｌｙｓｉｓ）、及び様々なＤＰＡの組合で高次元分析するＨＯ−ＤＰＡ（Ｈｉｇｈ−ＯｒｄｅｒＤｉｆｆｅｒｅｎｔｉａｌＰｏｗｅｒＡｎａｌｙｓｉｓ）に分類される。

このような副チャネル攻撃に対応するための防御方式として、電力消耗とデータ（主に暗証キー）の関連性を除去するために電力消費量を同一またはランダムにする隠れ（ｈｉｄｉｎｇ）方式と、演算の中間過程のデータをランダムにして電力消耗とデータ（主に暗証キー）の相関関係をなくすマスキング（ｍａｓｋｉｎｇ）方式がある。

そのうち、隠れ方式の実現において、ソフトウェア的な接近方式とハードウェア的な接近方式があり、後者によると、演算の種類と電源電流値との間の関連関係を隠して入出力値パターンによる電流値の差をなくすことができるため、それに対する関心が高まっている。

一方、電力分析による攻撃を防止するための隠れ方式を実現するための方法として、暗号化モジュールに入力されたり、または、これから出力される電圧及び／または電流の値を同一にするプリチャージロジック（ＰｒｅｃｈａｒｇｅＬｏｇｉｃ）がある。

ところが、プリチャージロジックの場合、理論的には暗号化モジュールに入力されたり、または、これから出力される電圧及び／または電流の値が同一であるが、実際に暗号化モジュールの実現においては同一性が完全に保障されない。

本発明の目的は、電力分析攻撃に安全なプリチャージロジックにおいて、暗号化モジュールに入力されたり、または、これから出力される電圧及び／または電流の値が同一性を既存よりもさらに高いレベルで保障できる暗号化装置及びその動作方法を提供することにある。

本発明の一側面によると、暗号化アルゴリズムを行う暗号化モジュールと、外部電源から電荷が供給されて前記暗号化モジュールに電荷を伝達するが、前記暗号化モジュールと前記電源モジュールとの間の電流経路を遮断して前記暗号化モジュールに電荷を伝達する制御モジュールとを含む暗号化装置が提供される。

ここで、前記制御モジュールは、前記暗号化アルゴリズムが行われる間に前記外部電源と前記暗号化モジュールとの間を電気的に遮断してもよい。

本発明の一実施形態によると、前記制御モジュールは、電荷を格納して前記暗号化モジュールに供給する電荷格納部を含んでもよい。

一方、前記暗号化モジュールは、前記外部電源のグラウンドノードと異なる別途のグラウンドノードに接続されてもよい。

また、前記電荷格納部は、電荷を格納することのできるキャパシタを含んでもよく、この場合に、前記制御モジュールは、前記暗号化アルゴリズムが行われる前の時間区間に対応する第１状態で、前記外部電源から電源が供給されて前記電荷格納部に伝達し、前記キャパシタを充電する第１電荷伝達部をさらに含んでもよい。

ここで、第１電荷伝達部は、前記外部電源の陽極ノードであるＶＤＤノードと前記キャパシタの第１端子との間を短絡したり開放する第１スイッチと、前記第１スイッチと同時にトリガーされて前記外部電源のグラウンドノードであるＧＮＤと前記キャパシタの第２端子との間を短絡したり開放する第２スイッチとを含んでもよい。

一方、本発明によると、前記制御モジュールは、前記暗号化アルゴリズムが行われる時間区間に対応する第２状態で、前記電荷格納部から電荷が供給されて前記暗号化モジュールに伝達する第２電荷伝達部をさらに含んでもよい。

そして、前記第２電荷伝達部は、前記キャパシタの第１端子と前記暗号化モジュールの第１端子との間を短絡したり開放する第３スイッチと、前記第３スイッチと同時にトリガーされて前記キャパシタの第２端子と前記暗号化モジュールの第２端子との間を短絡したり開放する第４スイッチとを含んでもよい。

本発明の一実施形態によると、前記電荷格納部は、前記暗号化アルゴリズムが実行された後の時間区間に対応する第３状態で閉じられ、前記電荷格納部に含まれる前記キャパシタを放電する第５スイッチをさらに含んでもよい。

本発明の他の実施形態によると、暗号化アルゴリズムを行う暗号化モジュールと、前記暗号化アルゴリズムが行われる前の時間区間に対応する第１状態で外部の電源から電源が供給される第１電荷伝達部と、前記第１状態で前記第１電荷伝達部が供給されて伝達した電荷を格納する電荷格納部と、前記暗号化アルゴリズムが行われる時間区間に対応する第２状態で前記電荷格納部に格納された電荷を前記暗号化モジュールに伝達する第２電荷伝達部とを含み、前記第２状態で前記第１電荷伝達部は、前記暗号化モジュールのグラウンド端子を前記外部電源のグラウンド端子と接続されないように接続を遮断する暗号化装置が提供される。

本発明の更なる一実施形態によると、暗号化アルゴリズムを行う暗号化モジュールを含む暗号化装置の動作方法において、前記暗号化アルゴリズムが行われる前の時間区間に対応する第１状態で、前記暗号化装置に含まれた第１電荷伝達部が外部の電源から電源を供給されて前記暗号化装置に含まれた電荷格納部に格納するステップと、前記暗号化アルゴリズムが行われる時間区間に対応する第２状態で、前記暗号化装置に含まれた第２電荷伝達部が前記電荷格納部に格納された電荷を前記暗号化モジュールに伝達し、前記暗号化モジュールが前記暗号化アルゴリズムを行うステップと、前記暗号化アルゴリズムが実行された後の時間区間に対応する第３状態で、前記電荷格納部が前記電荷格納部内部に含まれて電荷を格納した電荷格納素子を放電するステップとを含む暗号化装置の動作方法が提供される。

本発明によると、外部電源から暗号化モジュールに供給される電流を暗号化モジュールのアルゴリズム実行と完全に関係がないようにすることで暗号化モジュールで入力されたり、または、これから出力される電圧及び／または電流の値が同一性を既存よりもさらに高いレベルで保障し、暗号化モジュールに対する電力分析攻撃を防止することができる。

本発明の一実施形態に係る暗号化装置を示す図である。本発明の一実施形態に係る暗号化装置をより詳細に示す図である。本発明の一実施形態に係る暗号化装置が供給された電荷としてキャパシタＣ２２を充電する第１状態Ｓ１を示す図である。本発明の一実施形態に係る暗号化装置がキャパシタＣ２２に充電した電荷を用いて暗号化アルゴリズムを行う第２状態Ｓ２を示す図である。本発明の一実施形態に係る暗号化装置が暗号化アルゴリズムの実行後にキャパシタＣ２２を一定レベルまで放電する第３状態Ｓ３を示す図である。

以下、本発明の一部実施形態を添付する図面を参照しながら詳細に説明する。しかし、本発明が実施形態によって制限されたり限定されることはない。各図面に提示された同一の参照符号は同一の部材を示す。

図１は、本発明の一実施形態に係る暗号化装置１００を示す。

暗号化装置１００は、暗号化モジュール１１０及び制御モジュール２００を含む。暗号化モジュール１１０は、制御モジュール２００から電荷が供給されて暗号化アルゴリズムを行う。制御モジュール２００は、ＶＤＤノード及びＧＮＤノードと接続されて外部電源部から電荷が供給され、これを後述する駆動方法によって暗号化モジュール１１０に供給する。

本発明の実施形態に係る暗号化モジュール１１０は、特定の一部暗号化回路構成やアルゴリズムに限定されて解釈されない。したがって、以下は特別な記載がなくても暗号化モジュール１１０は暗号化キー（ＥｎｃｒｙｐｔｉｏｎＫｅｙ）を用いて暗号化アルゴリズムを行う様々な知られた構成を含んでもよい。

同図に示すように、本発明の実施形態によると、電流を供給するＶＤＤノードから暗号化装置１００に入力される電流ｉ_ＶＤＤは暗号化モジュールで演算される暗号化キーに関係なく常に一定値であり、暗号化装置１００からＧＮＤ（Ｇｒｏｕｎｄ）ノードに出力される電流ｉ_ＧＮＤも暗号化モジュールで演算される暗号化キーに関係なく常に一定の値であるため、非侵入攻撃方法による電力分析攻撃が効果的に防止される。

従来の技術によると、暗号化装置１００の部分は意図的な設計の如何にかかわらず、実際にはＶＤＤノード及びＧＮＤノードの他にも外部システムと他の物理的な接続を有する。

特に、ＧＮＤノードは、暗号化装置１００の部分だけではなく、外部の他の回路間の共通ノードであってもよい。したがって、暗号化装置１００とＶＤＤノードとの間が開放されてｉ_ＶＤＤ＝０である場合にもｉ_ＧＮＤは完全な０ではなくてもよい。

したがって、従来の技術によると、精密なレベルのｉ_ＧＮＤ測定またはＧＮＤノードの電圧プロービング（ｐｒｏｂｉｎｇ）による電力分析攻撃の可能性を完全に排除することはできない。

しかし、本発明の実施形態によると、暗号化装置１００とＶＤＤノードとの間が開放される場合には暗号化装置１００とＧＮＤノードとの間も開放されるため、暗号化アルゴリズムが行われているときにＧＮＤノードにおける電圧プロービングによって電力分析攻撃を行う可能性が遮断される。

このような本発明の実施形態に係る暗号化装置１００の構成及びその動作方法は、図２以下を参照してより詳細に後述する。

図２は、本発明の一実施形態に係る暗号化装置１００をより詳細に示す図である。

本発明の一実施形態によると、制御モジュール２００は、第１電荷伝達部２１０、電荷格納部２２０及び第２電荷伝達部２３０を備える。

本発明の一実施形態によると、第１電荷伝達部２１０は、上記のようにＶＤＤノードとの短絡（ｓｈｏｒｔ）／開放（ｏｐｅｎ）の有無を決定するスイッチＳ１１及びＧＮＤノードとの短絡／開放の有無を決定するスイッチＳ１２を含む。

ここで、スイッチＳ１１とスイッチＳ１２は同時にトリガーされ、暗号化装置１００とＶＤＤノードとの間が開放されるときは暗号化装置１００とＧＮＤノードも完全に開放される。

そして、電荷格納部２２０は、第１電荷伝達部から伝達された電荷を充電するキャパシタＣ２２及び必要に応じてキャパシタＣ２２を放電するための短絡スイッチＳ２１を含む。

一方、第２電荷伝達部２３０は、暗号化モジュール１１０が動作するために必要な電流を電荷格納部２２０から暗号化モジュール１１０に伝達する部分として、スイッチＳ３１及びＳ３２を含んでもよい。

本発明の一実施形態によると、前記スイッチＳ３１とスイッチＳ３２も同時にトリガーされ、スイッチＳ３１とスイッチＳ３２が開放されると、暗号化装置１００内の暗号化モジュール１１０と第２伝達部２３０との間のノードは完全に開放される。

そして、回路図形態で示された各構成は実際に実現可能な様々な回路モジュールまたは素子によって実現され得る。例えば、本発明の一実施形態に係るスイッチは、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）スイッチなど、知られている様々な素子によって実現される。

一方、本発明の実施形態に係る暗号化装置１００が外部電源からＶＤＤノード及びＧＮＤノードを介して電荷が供給され、供給された電荷を用いて暗号化アルゴリズムを行う一連の動作ステップ、順次に行われて必要に応じて繰り返される３つの状態に区分される。

この状態は、第１電荷伝達部２１０が電源から供給された電荷を電荷格納部２２０に伝達してキャパシタＣ２２を充電する第１状態Ｓ１、キャパシタＣ２２に格納された電荷を第２電荷伝達部２３０が暗号化モジュール１１０に伝達して暗号化アルゴリズムが行われる第２状態Ｓ２、及びキャパシタＣ２２を放電する第３状態Ｓ３を含む。

そして、このような状態Ｓ１ないし状態Ｓ３の状態が暗号化アルゴリズム実行を行う１周期を構成し、必要に応じて２周期に対応してＳ１ないしＳ３が繰り返されてもよい。例えば、Ｓ１−Ｓ２−Ｓ３−Ｓ１−...の順である。

状態Ｓ１ないしＳ３それぞれで第１電荷伝達部２１０、電荷格納部２２０及び第２電荷伝達部２３０の動作は図３〜図５を参照して詳細に後述する。

図３は、本発明の一実施形態に係る暗号化装置が供給された電荷としてキャパシタＣ２２を充電する第１状態Ｓ１を示す図である。

第１状態Ｓ１において、第１電荷伝達部２１０は、外部電源から供給される電荷を電荷格納部２２０のキャパシタＣ２２に伝達し、キャパシタＣ２２を充電する。

第１状態Ｓ１において、スイッチＳ１１とスイッチＳ１２は閉じられてキャパシタＣ２２を充電するが、スイッチＳ３１とスイッチＳ３２は開放されて暗号化装置１００の外部と暗号化モジュール１１０の接続は完全に遮断される。すなわち、この第１状態Ｓ１では、第２電荷伝達部２３０が電荷格納部２２０と暗号化モジュール１１０との間の接続を遮断する。

ここで、キャパシタＣ２２は常に完全放電の状態であるため、電源から供給される電流ｉ_ＶＤＤは全てキャパシタＣ２２の大きさに応じてのみ決定される。言い換えれば、電源から供給される電流ｉ_ＶＤＤは、以前状態で実行された暗号化モジュール１１０の暗号化キー値とは完全に関係がない。

図４は、本発明の一実施形態に係る暗号化装置がキャパシタＣ２２に充電した電荷を用いて暗号化アルゴリズムを行う第２状態Ｓ２を示す。

第２状態Ｓ２において、第１電荷伝達部２１０は、電荷格納部２２０と外部の接続を完全に遮断する。同図に示すように、スイッチＳ１１及びスイッチＳ１２は同時に開放され、暗号化装置１００内の電荷格納部２２０は外部電源の両側ノードであるＶＤＤノードとＧＮＤノードの両方から完全に分離される。

第２状態Ｓ２において、電荷格納部２２０が第２電荷伝達部２３０を介して暗号化モジュール１１０に電荷を供給し、暗号化モジュール１１０は供給された電荷を用いて暗号化アルゴリズムを行う。

このような暗号化過程の間に、暗号化モジュール１１０で消費される電荷量、すなわち、電流は暗号化キー値に依存するものの、暗号化装置１００の外部、例えば、図２に示すＶＤＤノード及びＧＮＤノードでは暗号化モジュール１１０と接続されていないため電力分析の攻撃が不可能になる。

暗号化モジュール１１０が使用して残った電荷はキャパシタＣ２２に依然として存在し、この残留電荷は暗号化モジュール１１０で消費して残った量であるため、暗号化キー値に依存する。したがって、この電流電荷がそのままＧＮＤノードに放電すれば、ＧＮＤノードに流れる電流ｉ_ＶＤＤを測定することによって電力分析攻撃が可能になる。したがって、本発明では、このように残った電荷をＧＮＤノードに放電する代わり、キャパシタＣ２２の両端を短絡させることによって残留電荷を熱散逸（ｔｈｅｒｍａｌｄｉｓｓｉｐａｔｉｏｎ）及び放射（ｒａｄｉａｔｉｏｎ）により放電させた後、再び充填のための第１状態Ｓ１が行わなければならない。これは電力分析攻撃を確かに防止するためである。

図５は、本発明の一実施形態に係る暗号化装置が暗号化アルゴリズムを実行した後キャパシタＣ２２を一定レベルまで放電する第３状態Ｓ３を示す図である。

第３状態Ｓ３では、上述したように、暗号化アルゴリズムが実行された後キャパシタＣ２２に残った電荷を一定レベルまで放電させる。

第３状態Ｓ３で短絡スイッチＳ２１が閉鎖されてキャパシタＣ２２を放電する。放電は、スイッチＳ２１とキャパシタＣ２２との間の抵抗成分（図示せず）とキャパシタＣ２２の容量によって決定されるが、極めて短い瞬間に放電が発生するため、次の周期の第１状態Ｓ１が開始される前には電力分析ができないほどの放電が完了される。一定レベルは電力分析攻撃ができないレベルであると理解されてもよい。

このような第３状態でも第１電荷伝達部２１０は外部電源と電荷格納部２２０の接続を完全に遮断し、また、第２電荷伝達部２３０は電荷格納部２２０と暗号化モジュール１１０との間の接続を完全に遮断する。

一方、実施形態によって、第１状態Ｓ１ないし第３状態Ｓ３間で各状態の遷移時に、各状態がオーバラップされないようすべてのスイッチが開放されるステップが追加されてもよい。このような様々な実施形態は、電力分析攻撃を防止するための他の動作にも拡張され得る。

以上で説明したように本発明の実施形態によると、電流を供給するＶＤＤノードから暗号化装置１００から入力される電流ｉ_ＶＤＤは暗号化モジュール１１０で演算される暗号化キーに関係がなく常に一定の値であり、暗号化装置１００からＧＮＤノードから出力される電流ｉ_ＧＮＤも暗号化モジュール１１０で演算される暗号化キーに関係がなく常に一定の値である。

したがって、暗号化アルゴリズムが行われる間及び／または電荷格納部２２０が外部電源から電荷を供給されるなどの様々な状態で電力分析攻撃が効果的に防止される。

本発明の一実施形態に係る方法は、多様なコンピュータ手段を介して様々な処理を実行することができるプログラム命令の形態で実現され、コンピュータ読取可能な記録媒体に記録されてもよい。コンピュータ読取可能な媒体は、プログラム命令、データファイル、データ構造などのうち１つまたはその組合せを含んでもよい。媒体に記録されるプログラム命令は、本発明の目的のために特別に設計されて構成されたものでもよく、コンピュータソフトウェア分野の技術を有する当業者にとって公知のものであり、使用可能なものであってもよい。コンピュータ読取可能な記録媒体の例としては、ハードディスク、フロッピー（登録商標）ディスク及び磁気テープのような磁気媒体、ＣＤ−ＲＯＭ、ＤＶＤのような光記録媒体、光ディスクのような光磁気媒体、及びＲＯＭ、ＲＡＭ、フラッシュメモリなどのようなプログラム命令を保存して実行するように特別に構成されたハードウェア装置が含まれてもよい。

上述したように、本発明を限定された実施形態と図面によって説明したが、本発明は、上記の実施形態に限定されることなく、本発明が属する分野における通常の知識を有する者であれば、このような実施形態から多様な修正及び変形が可能である。

したがって、本発明の範囲は、開示された実施形態に限定されるものではなく、特許請求の範囲のみならず特許請求の範囲と均等なものなどによって定められるものである。

１００：暗号化装置
１１０：暗号化モジュール
２１０：第１電荷伝達部
２２０：電荷格納部
２３０：第２電荷伝達部

Claims

暗号化アルゴリズムを行う暗号化モジュールと、
外部電源から電荷が供給されて前記暗号化モジュールに電荷を伝達するが、前記暗号化モジュールと前記電源モジュールとの間の電流経路を遮断して前記暗号化モジュールに電荷を伝達する制御モジュールと、
を含むことを特徴とする暗号化装置。
前記制御モジュールは、前記暗号化アルゴリズムが行われる間に前記外部電源と前記暗号化モジュールとの間を電気的に遮断することを特徴とする請求項１に記載の暗号化装置。
前記制御モジュールは、電荷を格納して前記暗号化モジュールに供給する電荷格納部を含むことを特徴とする請求項１に記載の暗号化装置。
前記暗号化モジュールは、前記外部電源のグラウンドノードと異なる別途のグラウンドノードに接続されることを特徴とする請求項１に記載の暗号化装置。
前記電荷格納部は、電荷を格納することのできるキャパシタを含むことを特徴とする請求項３に記載の暗号化装置。
前記制御モジュールは、前記暗号化アルゴリズムが行われる前の時間区間に対応する第１状態で、前記外部電源から電源が供給されて前記電荷格納部に伝達し、前記キャパシタを充電する第１電荷伝達部をさらに含むことを特徴とする請求項５に記載の暗号化装置。
第１電荷伝達部は、
前記外部電源の陽極ノードであるＶＤＤノードと前記キャパシタの第１端子との間を短絡したり開放する第１スイッチと、
前記第１スイッチと同時にトリガーされて前記外部電源のグラウンドノードであるＧＮＤと前記キャパシタの第２端子との間を短絡したり開放する第２スイッチと、
を含むことを特徴とする請求項６に記載の暗号化装置。
前記制御モジュールは、前記暗号化アルゴリズムが行われる時間区間に対応する第２状態で、前記電荷格納部から電荷が供給されて前記暗号化モジュールに伝達する第２電荷伝達部をさらに含むことを特徴とする請求項５に記載の暗号化装置。
前記第２電荷伝達部は、
前記キャパシタの第１端子と前記暗号化モジュールの第１端子との間を短絡したり開放する第３スイッチと、
前記第３スイッチと同時にトリガーされて前記キャパシタの第２端子と前記暗号化モジュールの第２端子との間を短絡したり開放する第４スイッチと、
を含むことを特徴とする請求項８に記載の暗号化装置。
前記電荷格納部は、前記暗号化アルゴリズムが実行された後の時間区間に対応する第３状態で閉じられ、前記電荷格納部に含まれる前記キャパシタを放電する第５スイッチをさらに含むことを特徴とする請求項５に記載の暗号化装置。
暗号化アルゴリズムを行う暗号化モジュールと、
前記暗号化アルゴリズムが行われる前の時間区間に対応する第１状態で外部の電源から電源が供給される第１電荷伝達部と、
前記第１状態で前記第１電荷伝達部が供給されて伝達した電荷を格納する電荷格納部と、
前記暗号化アルゴリズムが行われる時間区間に対応する第２状態で前記電荷格納部に格納された電荷を前記暗号化モジュールに伝達する第２電荷伝達部と、
を含み、
前記第２状態で前記第１電荷伝達部は、前記暗号化モジュールのグラウンド端子を前記外部電源のグラウンド端子と接続されないように接続を遮断することを特徴とする暗号化装置。
前記電荷格納部は、
前記第１電荷伝達部が伝達した電荷を格納するキャパシタと、
前記暗号化アルゴリズムが実行された後の時間区間に対応して、前記暗号化アルゴリズムに後行する別途の暗号化アルゴリズムが行われる前の時間区間に対応する第３状態で、前記キャパシタの両端子を短絡して前記キャパシタを放電させるスイッチと、
を含むことを特徴とする請求項１１に記載の暗号化装置。
暗号化アルゴリズムを行う暗号化モジュールを含む暗号化装置の動作方法において、
前記暗号化アルゴリズムが行われる前の時間区間に対応する第１状態で、前記暗号化装置に含まれた第１電荷伝達部が外部の電源から電源を供給されて前記暗号化装置に含まれた電荷格納部に格納するステップと、
前記暗号化アルゴリズムが行われる時間区間に対応する第２状態で、前記暗号化装置に含まれた第２電荷伝達部が前記電荷格納部に格納された電荷を前記暗号化モジュールに伝達し、前記暗号化モジュールが前記暗号化アルゴリズムを行うステップと、
前記暗号化アルゴリズムが実行された後の時間区間に対応する第３状態で、前記電荷格納部が前記電荷格納部内部に含まれて電荷を格納した電荷格納素子を放電するステップと、
を含むことを特徴とする暗号化装置の動作方法。