CN111241780A - 用于集成电路的防止故障注入控制信号的方法及集成电路 - Google Patents

用于集成电路的防止故障注入控制信号的方法及集成电路 Download PDF

Info

Publication number
CN111241780A
CN111241780A CN201811442540.XA CN201811442540A CN111241780A CN 111241780 A CN111241780 A CN 111241780A CN 201811442540 A CN201811442540 A CN 201811442540A CN 111241780 A CN111241780 A CN 111241780A
Authority
CN
China
Prior art keywords
flip
integrated circuit
digital comparators
digital
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811442540.XA
Other languages
English (en)
Inventor
张英辉
张行健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuxin Microelectronics Xiamen Co Ltd
Original Assignee
Yuxin Microelectronics Xiamen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuxin Microelectronics Xiamen Co Ltd filed Critical Yuxin Microelectronics Xiamen Co Ltd
Priority to CN201811442540.XA priority Critical patent/CN111241780A/zh
Publication of CN111241780A publication Critical patent/CN111241780A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明将包括N个正反器和M+1个数字比较器的电路置于集成电路中；M+1个数字比较器的第一输入端均与由所述N个正反器输出组成的N比特二进制数相连；M+1个数字比较器的第二输入端分别与一个互不相等的N比特二进制常数相连；其中，M+1个数字比较器中的一个数字比较器的第二输入端连接的N比特二进制常数为所述N个正反器重置后的输出组成的二进制常数，除该数字比较器外的其它M个数字比较器的输出作为控制信号；对M+1个数字比较器的输出进行或非运算，判断出故障注入控制信号的侦测结果。本发明能够防止控制信号受故障注入影响从非使能状态变成使能状态，同时侦测出控制信号的故障注入。

Description

用于集成电路的防止故障注入控制信号的方法及集成电路
技术领域
本发明涉及集成电路，特别是一种用于集成电路的防止故障注入控制信号的方法及对应的集成电路，一种用于集成电路的故障注入控制信号的侦测方法及对应的集成电路，及包括所述集成电路的系统。
背景技术
集成电路具有体积小、功能集成度高且低功耗等优点，但是容易遭受恶意故障注入，使芯片内正反器的逻辑值产生改变，进而引发误动作。
传统集成电路中的数字电路通常是以单一正反器(Flip-Flop)的输出作为控制信号。
单一正反器容易受到故障注入攻击，一旦单一正反器受到攻击，其逻辑值会由0变1，或者由1变0，从而导致该正反器对应的控制信号会被故障注入完全操控，进而引发误动作。
发明内容
本发明的主要目的在于克服现有技术中的上述缺陷，提出一种用于集成电路的防止故障注入控制信号的方法、一种用于集成电路的故障注入控制信号的侦测方法及对应的集成电路，能够防止控制信号受故障注入影响从非使能状态变成使能状态，同时侦测出控制信号的故障注入。
本发明采用如下技术方案：
根据本发明的一方面，提供一种用于集成电路的防止故障注入控制信号的方法，将包括N(N>＝2)个正反器和M(M>＝1)个数字比较器的电路置于所述集成电路中；所述M个数字比较器的第一输入端均与由所述N个正反器输出组成的N比特二进制数相连；所述M个数字比较器的第二输入端分别与一个互不相等的N比特二进制常数相连；所述M个数字比较器的输出作为控制信号。
根据本发明的一个实施方式，所述正反器为D型正反器；所述D型正反器的输入端受所述集成电路的其他电路控制。
根据本发明的第二方面，提供一种用于集成电路的故障注入控制信号的侦测方法，将包括N(N>＝2)个正反器和M+1(M>＝1)个数字比较器的电路置于所述集成电路中；所述M+1个数字比较器的第一输入端均与由所述N个正反器输出组成的N比特二进制数相连；所述M+1个数字比较器的第二输入端分别与一个互不相等的N比特二进制常数相连；其中，所述M+1个数字比较器中的一个数字比较器的第二输入端连接的N比特二进制常数为所述N个正反器重置后的输出组成的二进制常数，除该数字比较器外的其它M个数字比较器的输出作为控制信号；对所述M+1个数字比较器的输出进行或非运算，基于所述或非运算结果，判断出故障注入控制信号的侦测结果。
根据本发明的一个实施方式，所述正反器为D型正反器；所述D型正反器的输入端受所述集成电路的其他电路控制。
根据本发明的第三方面，提供一种集成电路，所述集成电路包括N(N>＝2)个正反器和M(M>＝1)个数字比较器；所述M个数字比较器的第一输入端均与由所述N个正反器输出组成的N比特二进制数相连；所述M个数字比较器的第二输入端分别与一个互不相等的N比特二进制常数相连；所述M个数字比较器的输出作为控制信号。
根据本发明的一个实施方式，所述正反器为D型正反器；所述D型正反器的输入端受所述集成电路的其他电路控制。
根据本发明的第四方面，提供一种集成电路，所述集成电路包括N(N>＝2)个正反器和M+1(M>＝1)个数字比较器；所述M+1个数字比较器的第一输入端均与由所述N个正反器输出组成的N比特二进制数相连；所述M+1个数字比较器的第二输入端分别与一个互不相等的N比特二进制常数相连；其中，所述M+1个数字比较器中的一个数字比较器的第二输入端连接的N比特二进制常数为所述N个正反器重置后的输出组成的二进制常数，除该数字比较器外的其它M个数字比较器的输出作为控制信号；对所述M+1个数字比较器的输出进行或非运算，基于所述或非运算结果，判断出故障注入控制信号的侦测结果。
根据本发明的一个实施方式，所述正反器为D型正反器；所述D型正反器的输入端受所述集成电路的其他电路控制。
根据本发明的一个实施方式，所述集成电路还包括一或非门；对所述M+1个数字比较器的输出进行或非运算通过所述或非门实现；所述或非门的输入端与所述M+1个数字比较器的输出端分别相连；基于所述或非门的输出，判断出故障注入控制信号的侦测结果。
根据本发明的第五方面，提供一种系统，所述系统包括如以上所描述的用于防止故障注入控制信号的集成电路，所述系统包括芯片卡或计算系统。
根据本发明的第六方面，提供一种系统，所述系统包括如以上所描述的用于侦测故障注入控制信号的集成电路，所述系统包括芯片卡或计算系统。
由上述对本发明的描述可知，与现有技术相比，本发明具有如下有益效果：
(1)本发明一种用于集成电路的防止故障注入控制信号的方法及对应的集成电路，通过若干正反器与若干比较器的组合实现对数字电路控制信号的保护，防止控制信号受故障注入影响从非使能状态变成使能状态，且所述正反器的个数越多，故障注入控制信号的难度越大，即保护效果越好；同时具有简单易实现的优点，可容易整合于芯片内；
(2)本发明一种用于集成电路的故障注入控制信号的侦测方法及对应的集成电路，通过若干正反器、若干比较器及或非门的组合，既能防止控制信号受故障注入影响从非使能状态变成使能状态，又能实现对故障注入控制信号的侦测；同时具有简单易实现的优点，可容易整合于芯片内，芯片可依据侦测结果来进行故障注入发生后的必要处理，实现对芯片的保护。
上述说明仅是本发明技术方案的概述，为了能够更清楚地了解本发明的技术手段，从而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下列举本发明的具体实施方式。
根据下文结合附图对本发明具体实施例的详细描述，本领域技术人员将会更加明了本发明的上述及其他目的、优点和特征。
附图说明
图1为本发明实施例一的电路示意图；
图2为本发明实施例二的电路示意图一；
图3为本发明实施例二的电路示意图二；
图4为本发明实施例二的4位数字比较器的具体实现。
具体实施方式
以下通过具体实施方式对本发明作进一步的描述。
实施例一
一方面，提供一种用于集成电路的防止故障注入控制信号的方法，用于防止控制信号受故障注入影响从非使能状态变成使能状态；将包括N(N>＝2)个正反器和M(M>＝1)个数字比较器的电路置于所述集成电路中；所述M个数字比较器的第一输入端均与由所述N个正反器输出组成的N比特二进制数相连；所述M个数字比较器的第二输入端分别与一个互不相等的N比特二进制常数相连；所述M个数字比较器的输出作为控制信号。
需要说明的是，本发明实施方式中，将以逻辑0表示非使能，逻辑1表示使能进行说明。
具体的，参见图1所示，本实施方式包括N个D型正反器FF0～FFN-1和M个比较器Comparator。
所述N个正反器的输入为D[N-1:0]，输出为Q[N-1:0]，所述N个正反器重置后其输出Q[N-1:0]等于常数R_VAL[N-1:0]。
所述数字比较器(digital comparator)其输出逻辑关系以IEEE Verilog语法表示为Z＝(A＝＝B)？1:0；即如果输入端A的输入等于输入端B的输入，则输出1，否则输出0。
本实施方式中，M个比较器的输入端A的输入均为N个正反器输出的组合Q[N-1:0]；M个比较器的输入端B的输入分别为C_VAL1[N-1:0]、C_VAL2[N-1:0]、…、C_VALM[N-1:0]。
所述C_VAL1[N-1:0]、C_VAL2[N-1:0]、…、C_VALM[N-1:0]是M个N比特常数。
需要说明的是，常数C_VAL1[N-1:0]、C_VAL2[N-1:0]、…、C_VALM[N-1:0]互不相等且不等于常数R_VAL[N-1:0]，且任两数的汉明距离(hamming distance)愈大愈好；N愈大，愈容易将任两数的汉明距离加大。
所述M个数字比较器用于比较Q[N-1:0]是否分别等于C_VAL1[N-1:0]、C_VAL2[N-1:0]、…、C_VALM[N-1:0]，分别产生控制信号OUT1、OUT2、...，OUTM，如果相等则对应的控制信号为1表示使能，如果不相等控制信号为0表示非使能。
本实施方式中，正常工作未注入故障时，Q[N-1:0]必等于R_VAL或C_VAL1[N-1:0]、C_VAL2[N-1:0]、…、C_VALM[N-1:0]。
本实施方式中，重置后Q[N-1:0]等于R_VAL[N-1:0]不等于C_VAL1[N-1:0]、C_VAL2、[N-1:0]、…、C_VALM[N-1:0]，则控制信号OUT1、OUT2、...、OUTM等于0是非使能状态。
正常工作时，集成电路其它电路可透过控制D[N-1:0]改变Q[N-1:0]，配置成R_VAL或C_VAL1[N-1:0]、C_VAL2、[N-1:0]、…、C_VALM[N-1:0]。
当控制信号OUT1、OUT2、...、OUTM输出0即工作在非使能状态时，如果故障注入要能改变任意一个的状态，必须使Q[N-1:0]从R_VAL变成C_VAL1[N-1:0]、C_VAL2、[N-1:0]、…、C_VALM[N-1:0]中的一个，当R_VAL与C_VAL1[N-1:0]、C_VAL2、[N-1:0]、…或C_VALM[N-1:0]两者的汉明距离愈大，Q[N-1:0]要靠故障注入变成C_VAL1[N-1:0]、C_VAL2、[N-1:0]、…或C_VALM[N-1:0]的机率愈低。
在集成电路中以大N数实现本发明实施方式是非常容易的，因此本发明的实施方式可以以大N数于集成电路实现获得确保，以有效防止控制信号受故障注入影响从非使能状态变成使能状态。
需要说明的是，尽管前面所述的正反器为D型正反器，但可以理解的是，只要能够与比较器组合实现防止控制信号受故障注入影响从非使能状态变成使能状态，采用其他的正反器也是可以的。
另一方面，提供一种集成电路，用于生成控制信号，所述控制信号在非使能状态不容易受故障注入影响成为使能状态。具体的，所述集成电路包括N(N>＝2)个正反器和M(M>＝1)个数字比较器；所述M个数字比较器的第一输入端均与由所述N个正反器输出组成的N比特二进制数相连；所述M个数字比较器的第二输入端分别与一个互不相等的N比特二进制常数相连；所述M个数字比较器的输出作为控制信号。
具体的，本实施方式中的集成电路的正反器和数字比较器组合的工作原理与一种用于集成电路的防止故障注入控制信号的方法相同，此处不再重复说明。
第三方面，提供一种系统，所述系统包括如以上所描述的用于防止故障注入控制信号的集成电路，所述系统包括但不限于芯片卡或计算系统。
以上描述的集成电路常规地可以被集成为包括处理单元的系统，常规地时在计算机(CMP)的或者在移动电话机的芯片卡(CC)的处理单元中，以实现安全操作。
实施例二
一方面，提供一种用于集成电路的故障注入控制信号的侦测方法，用于实现对故障注入控制信号的侦测，将包括N(N>＝2)个D型正反器和M+1(M>＝1)个数字比较器的电路置于所述集成电路中；所述M+1个数字比较器的第一输入端均与由所述N个正反器输出组成的N比特二进制数相连；所述M+1个数字比较器的第二输入端分别与一个互不相等的N比特二进制常数相连；其中，所述M+1个数字比较器中的一个数字比较器的第二输入端连接的N比特二进制常数为所述N个正反器重置后的输出组成的二进制常数，除该数字比较器外的其它M-1个数字比较器的输出作为控制信号；对所述M+1个数字比较器的输出进行或非运算，基于所述或非运算结果，判断出故障注入控制信号的侦测结果。
需要说明的是，本发明实施方式中，将以逻辑0表示非使能，逻辑1表示使能进行说明。
具体的，参见图2所示，本实施方式包括N个D型正反器FF0～FFN-1和M个比较器Comparator。
所述N个正反器的输入为D[N-1:0]，输出为Q[N-1:0]，所述N个正反器重置后其输出Q[N-1:0]等于常数R_VAL[N-1:0]。
所述数字比较器(digital comparator)其输出逻辑关系以IEEE Verilog语法表示为Z＝(A＝＝B)？1:0；即如果输入端A的输入等于输入端B的输入，则输出1，否则输出0。
本实施方式中，所述M+1个比较器的输入端A的输入均为N个正反器输出的组合Q[N-1:0]；所述M+1个比较器的输入端B的输入分别为C_VAL1[N-1:0]、C_VAL2[N-1:0]、…、C_VALM[N-1:0]及常数R_VAL[N-1:0]。
所述C_VAL1[N-1:0]、C_VAL2[N-1:0]、…、C_VALM[N-1:0]是M个N比特常数。
需要说明的是，常数R_VAL[N-1:0]、C_VAL1[N-1:0]、C_VAL2[N-1:0]、…、C_VALM[N-1:0]互不相等，且任两数的汉明距离(hamming distance)愈大愈好；N愈大，愈容易将任两数的汉明距离加大。
所述M+1个数字比较器中的M个数字比较器用于比较Q[N-1:0]是否分别等于C_VAL1[N-1:0]、C_VAL2[N-1:0]、…、C_VALM[N-1:0]，分别产生控制信号OUT1、OUT2、...、OUTM，如果相等则对应的控制信号为1表示使能，如果不相等控制信号为0表示非使能。
所述M个数字比较器中的一数字比较器，用于比较Q[N-1:0]是否等于R_VAL[N-1:0]，以产生信号IS_R。
一或非门将OUT1、OUT2、...、OUTM和IS_R作或非运算产生信号FAULT，如果FAULT等于1表示有故障注入发生，如果FAULT等于0，表示没有故障未发生。
本实施方式中，正常工作未注入故障时，Q[N-1:0]必等于R_VAL或R_VAL[N-1:0]、C_VAL1[N-1:0]、C_VAL2[N-1:0]、…、C_VALM[N-1:0]中的一个，且FAULT等于0.
当Q[N-1:0]不等于R_VAL或R_VAL[N-1:0]、C_VAL1[N-1:0]、C_VAL2[N-1:0]、…、C_VALM[N-1:0]中的一个，表示有故障发生，FAULT等于1。
本实施方式中，重置后Q[N-1:0]等于R_VAL[N-1:0]不等于C_VAL1[N-1:0]、
C_VAL2[N-1:0]、…、C_VALM[N-1:0]，则OUT1、OUT2、...、OUTM等于0为非使能状态。
正常工作时，集成电路其它电路可透过控制D[N-1:0]改变Q[N-1:0]，配置成R_VAL、或C_VAL1[N-1:0]、C_VAL2[N-1:0]、…、C_VALM[N-1:0]中的一个。
本实施方式中，当控制信号处于非使能状态，如果故障注入要能改变其状态，必须使Q[N-1:0]从R_VAL变成C_VAL1[N-1:0]、C_VAL2[N-1:0]、…、C_VALM[N-1:0]中的一个，当R_VAL与C_VAL1[N-1:0]、C_VAL2、[N-1:0]、…或C_VALM[N-1:0]两者的汉明距离愈大，Q[N-1:0]要靠故障注入变成C_VAL1[N-1:0]、C_VAL2、[N-1:0]、…或C_VALM[N-1:0]的机率愈低。
在集成电路中以大N数实现本发明实施方式是非常容易的，因此本发明的实施方式可以以大N数于集成电路实现获得确保，以有效防止控制信号受故障注入影响从非使能状态变成使能状态，同时能够实现对故障注入控制信号的侦测。
参见图3所示，为N＝4，M＝1的电路示意图，其中的RESTEN为低电平有效。参见图4所示4位数字比较器的具体实现。
需要说明的是，尽管前面所述的正反器为D型正反器，但可以理解的是，只要能够与比较器组合实现防止控制信号受故障注入影响从非使能状态变成使能状态，采用其他的正反器也是可以的。
此外，尽管前面通过一个或非门实现故障注入侦测，但可以理解的是，故障注入侦测还可以通过其他的门电路组合实现，如多个或非门、或非门与或门等的组合等等。
另一方面，提供一种集成电路，用于生成控制信号和故障注入侦测信号，所述控制信号在非使能状态不容易受故障注入影响成为使能状态，同时，一旦有故障注入，输出侦测信号。具体的，所述集成电路包括N(N>＝2)个正反器和M+1(M>＝1)个数字比较器；所述M+1个数字比较器的第一输入端均与由所述N个正反器输出组成的N比特二进制数相连；所述M+1个数字比较器的第二输入端分别与一个互不相等的N比特二进制常数相连；其中，所述M+1个数字比较器中的一个数字比较器的第二输入端连接的N比特二进制常数为所述N个正反器重置后的输出组成的二进制常数，除该数字比较器外的其它M个数字比较器的输出作为控制信号；对所述M+1个数字比较器的输出进行或非运算，基于所述或非运算结果，判断出故障注入控制信号的侦测结果。
具体的，本实施方式中的集成电路的正反器、数字比较器及或非门组合的工作原理与一种用于集成电路的故障注入控制信号的侦测方法相同，此处不再重复说明。
第三方面，提供一种系统，所述系统包括如以上所描述的用于侦测故障注入控制信号的集成电路，所述系统包括但不限于芯片卡或计算系统。
以上描述的集成电路常规地可以被集成为包括处理单元的系统，常规地时在计算机(CMP)的或者在移动电话机的芯片卡(CC)的处理单元中，以实现安全操作。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种用于集成电路的防止故障注入控制信号的方法，其特征在于，将包括N(N>＝2)个正反器和M(M>＝1)个数字比较器的电路置于所述集成电路中；所述M个数字比较器的第一输入端均与由所述N个正反器输出组成的N比特二进制数相连；所述M个数字比较器的第二输入端分别与一个互不相等的N比特二进制常数相连；所述M个数字比较器的输出作为控制信号。
2.根据权利要求1所述的用于集成电路的防止故障注入控制信号的方法，其特征在于，所述正反器为D型正反器。
3.一种用于集成电路的故障注入控制信号的侦测方法，其特征在于，将包括N(N>＝2)个正反器和M+1(M>＝1)个数字比较器的电路置于所述集成电路中；所述M+1个数字比较器的第一输入端均与由所述N个正反器输出组成的N比特二进制数相连；所述M+1个数字比较器的第二输入端分别与一个互不相等的N比特二进制常数相连；其中，所述M+1个数字比较器中的一个数字比较器的第二输入端连接的N比特二进制常数为所述N个正反器重置后的输出组成的二进制常数，除该数字比较器外的其它M个数字比较器的输出作为控制信号；对所述M+1个数字比较器的输出进行或非运算，基于所述或非运算结果，判断出故障注入控制信号的侦测结果。
4.根据权利要求1所述的用于集成电路的故障注入控制信号的侦测方法，其特征在于，所述正反器为D型正反器。
5.一种集成电路，其特征在于，所述集成电路包括N(N>＝2)个正反器和M(M>＝1)个数字比较器；所述M个数字比较器的第一输入端均与由所述N个正反器输出组成的N比特二进制数相连；所述M个数字比较器的第二输入端分别与一个互不相等的N比特二进制常数相连；所述M个数字比较器的输出作为控制信号。
6.根据权利要求5所述的集成电路，其特征在于，所述正反器为D型正反器。
7.一种集成电路，其特征在于，所述集成电路包括N(N>＝2)个正反器和M+1(M>＝1)个数字比较器；所述M+1个数字比较器的第一输入端均与由所述N个正反器输出组成的N比特二进制数相连；所述M+1个数字比较器的第二输入端分别与一个互不相等的N比特二进制常数相连；其中，所述M+1个数字比较器中的一个数字比较器的第二输入端连接的N比特二进制常数为所述N个正反器重置后的输出组成的二进制常数，除该数字比较器外的其它M个数字比较器的输出作为控制信号；对所述M+1个数字比较器的输出进行或非运算，基于所述或非运算结果，判断出故障注入控制信号的侦测结果。
8.根据权利要求7所述的集成电路，其特征在于，所述正反器为D型正反器。
9.根据权利要求7所述的集成电路，其特征在于，所述集成电路还包括一或非门；对所述M+1个数字比较器的输出进行或非运算通过所述或非门实现；所述或非门的输入端与所述M+1个数字比较器的输出端分别相连；基于所述或非门的输出，判断出故障注入控制信号的侦测结果。
10.一种系统，所述系统包括根据权利要求5至6中任意一项权利要求所述的集成电路。
11.根据权利要求10所述的系统，所述系统包括芯片卡或计算系统。
12.一种系统，所述系统包括根据权利要求7至9中任意一项权利要求所述的集成电路。
13.根据权利要求12所述的系统，所述系统包括芯片卡或计算系统。
CN201811442540.XA 2018-11-29 2018-11-29 用于集成电路的防止故障注入控制信号的方法及集成电路 Pending CN111241780A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811442540.XA CN111241780A (zh) 2018-11-29 2018-11-29 用于集成电路的防止故障注入控制信号的方法及集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811442540.XA CN111241780A (zh) 2018-11-29 2018-11-29 用于集成电路的防止故障注入控制信号的方法及集成电路

Publications (1)

Publication Number Publication Date
CN111241780A true CN111241780A (zh) 2020-06-05

Family

ID=70865311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811442540.XA Pending CN111241780A (zh) 2018-11-29 2018-11-29 用于集成电路的防止故障注入控制信号的方法及集成电路

Country Status (1)

Country Link
CN (1) CN111241780A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116112002A (zh) * 2023-04-12 2023-05-12 长鑫存储技术有限公司 一种比较电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116112002A (zh) * 2023-04-12 2023-05-12 长鑫存储技术有限公司 一种比较电路

Similar Documents

Publication Publication Date Title
US10089194B2 (en) System and method for false pass detection in lockstep dual core or triple modular redundancy (TMR) systems
US20140184271A1 (en) Low clock-power integrated clock gating cell
US8860468B1 (en) Clock multiplexer
US9323957B2 (en) Anti-tamper system based on dual random bits generators for integrated circuits
WO2021030958A1 (zh) 电磁故障注入的检测电路、安全芯片和电子设备
US8228099B2 (en) System for detecting a reset condition in an electronic circuit
CN108872828B (zh) 复位管理电路和用于复位管理电路的方法
CN111241780A (zh) 用于集成电路的防止故障注入控制信号的方法及集成电路
EP0482495B1 (en) Finite-state machine for reliable computing and adjustment systems
US8199547B2 (en) Error detection in a content addressable memory (CAM)
US11636227B2 (en) Protection against fault attacks by duplication
US10146964B1 (en) Security policy management for a plurality of dies in a system-on-chip
KR101938551B1 (ko) 방사선에 의한 신호 왜곡을 감지하는 장치 및 아날로그 디지털 컨버터
US10310584B2 (en) Interconnect serialization system and method
CN116893927A (zh) 用于对时钟选通寄存器信号执行错误检测的方法和电路
CN111239582A (zh) 用于集成电路的电磁故障注入探测方法及相应的集成电路
CN110763974B (zh) 突波量测装置与突波量测方法
CN111800272B (zh) 一种针对ro puf输出响应的可靠性自检电路及方法
CN210006049U (zh) 电磁故障注入的检测电路、安全芯片和电子设备
JP2008211708A (ja) 信号ライン監視回路、保護方法およびそれらを用いた電子機器
US9748968B1 (en) Extreme index finder and finding method thereof
US20150276870A1 (en) Method and apparatus for performing state retention for at least one functional block within an ic device
US20200033406A1 (en) Glitch measurement device and glitch measurement method
CN113946479A (zh) 一种基于RISC-V调试协议的Trigger链长度限制结构及其方法
CN116893926A (zh) 用于对时钟选通寄存器信号执行错误检测的方法和电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200605