KR101938551B1 - 방사선에 의한 신호 왜곡을 감지하는 장치 및 아날로그 디지털 컨버터 - Google Patents

방사선에 의한 신호 왜곡을 감지하는 장치 및 아날로그 디지털 컨버터 Download PDF

Info

Publication number
KR101938551B1
KR101938551B1 KR1020170075146A KR20170075146A KR101938551B1 KR 101938551 B1 KR101938551 B1 KR 101938551B1 KR 1020170075146 A KR1020170075146 A KR 1020170075146A KR 20170075146 A KR20170075146 A KR 20170075146A KR 101938551 B1 KR101938551 B1 KR 101938551B1
Authority
KR
South Korea
Prior art keywords
signal
unit
sensing
digital
transistor
Prior art date
Application number
KR1020170075146A
Other languages
English (en)
Other versions
KR20180136329A (ko
Inventor
권인용
이용석
염정열
김창회
Original Assignee
한국원자력연구원
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국원자력연구원, 고려대학교 산학협력단 filed Critical 한국원자력연구원
Priority to KR1020170075146A priority Critical patent/KR101938551B1/ko
Priority to DE102018112635.2A priority patent/DE102018112635A1/de
Priority to US16/000,599 priority patent/US10396812B2/en
Publication of KR20180136329A publication Critical patent/KR20180136329A/ko
Application granted granted Critical
Publication of KR101938551B1 publication Critical patent/KR101938551B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/0033—Radiation hardening
    • H03K19/00338—In field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0372—Bistable circuits of the master-slave type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356121—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H03M2201/657—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Measurement Of Radiation (AREA)

Abstract

본 발명은 방사선 환경에서 발생할 수 있는 신호의 왜곡을 감지할 수 있는 플립플롭 및 아날로그 디지털 컨버터에 대한 것이다. 본 발명에 따른 방사선에 의한 신호 왜곡을 감지하는 장치는, 디지털 신호를 입력받는 신호 입력단; 및 상기 신호 입력단으로부터 입력된 상기 디지털 신호 정보가 왜곡되었는지를 감지하는 DSET 감지부를 포함하되, 상기 DSET 감지부는 상기 디지털 신호의 상승 에지 타이밍 정보 또는 하강 에지 타이밍 정보 중 적어도 어느 하나가 왜곡되었는지 판단하는데 이용되는 제1 감지 신호를 출력하는 제1 출력단을 포함한다.

Description

방사선에 의한 신호 왜곡을 감지하는 장치 및 아날로그 디지털 컨버터{FLIP-FLOP AND ANALOG-DIGITAL CONVERTER DETECTING SIGNAL DISTORTION IN RADIATION ENVIRONMENTS}
본 발명은 플립플롭 및 아날로그 디지털 컨버터에 대한 것으로서, 보다 구체적으로는 방사선 환경에서 발생할 수 있는 신호의 왜곡을 감지할 수 있는 플립플롭 및 아날로그 디지털 컨버터에 대한 것이다.
원자력 발전소 노심 또는 가속기 주변, 우주, 원전 중대사고 등의 고방사선 환경 또는 국방 분야에서 사용되는 회로는 기본적으로 정확성 및 신뢰성 향상을 위해 내방사선 특성을 필요로 한다. 특히 아날로그-디지털 변환 회로는 실제 세계의 아날로그 신호를 디지털로 변환하여 추가적인 연산처리를 진행하기 위해 꼭 필요한 회로이므로 내방사선 특성이 가장 강조되는 부분이라고 할 수 있다. 오랫동안 기존의 아날로그-디지털 변환 회로에 내방사선 특성을 높이기 위한 회로상의 기법이 개발되어왔는데, 대표적으로, 중요한 기능을 하는 회로부를 중복(redundancy)으로 여러 쌍 설계하여 각 신호를 비교한 후, 방사선의 영향을 받지 않은 정확한 신호를 선별하는 방식이 있다. 그 예시로, B. Olson은 pipeline 방식의 아날로그-디지털 변환 회로 내부의 비교기에 TMR(triple modular redundancy)이라고 불리는 중복 기법을 적용하였다. 또한, 아날로그-디지털 변환 회로 내부의 디지털-아날로그 변환 회로에 신호 전달 경로를 이중으로 설계하여 내방사선 특성을 강화시켰다. 이외에도 메모리 부분을 중복으로 설계하여 시스템 수준에서 방사선에 의한 오류 검출 및 보정을 수행하도록 하는 알고리즘이 개발되었다.
그러나, 이와 같은 종래의 기술들은 기본적으로 중복 기법을 사용하기 때문에 트랜지스터, 커패시터, 저항 등 소자의 수가 증가하여 집적회로 상에서의 면적이 증가한다. 또한 기생 커패시턴스 및 저항이 증가하여 회로의 속도를 비롯한 전체적인 성능이 감소하게 된다. 이러한 면적 및 성능의 낭비는 설계 과정에서 높은 수준의 속도, 해상도, 소비전력 목표를 요구하게 되므로 바람직하지 못하다고 할 수 있다. 물론 점점 발전하는 미세공정에 의해 이러한 설계 목표가 충족될 수도 있지만, 미세 소자들은 더 적은 전하를 사용하여 동작하기 때문에 방사선에 의해 유도된 전하에 더 취약할 수밖에 없다. 따라서 이러한 기존의 내방사선 회로 기법의 문제점을 극복할 수 있는 새로운 방식의 내방사선 기법 개발을 위한 연구가 활발하게 진행되고 있다.
도 1은 디지털 회로부의 레지스터와 로직 스테이지의 개략도이다. Single event transients (SETs)와 single event upsets (SEUs)는 각각 외부 방사선이 신호 전달과 저장된 정보를 오염시키는 현상으로, 내방사선 회로 설계에서 가장 중요하게 고려된다. 특히 SETs는 회로상에서 방사선이 입사한 위치에 따라 디지털 SETs(DSET)와 아날로그 SETs(ASET)로 분류되며 일반적으로 단순히 디지털 비트가 바뀌는 SEUs 에 비해 보정하기가 까다롭다.
일본 특허번호 제5354669호
본 발명이 해결하고자 하는 과제는, 디지털 SET와 아날로그 SET, 그리고 SEU의 발생시, 그 오류를 각각 감지하고 해당 데이터를 수정할 수 있도록 하는 플립플롭 및 아날로그 디지털 컨버터를 제공하는 것이다.
보다 구체적으로는, Flip-Flip을 필요로 하는 디지털 회로(예, 아날로그-디지털 변환 회로의 일종인 Successive approximation ADC, SAR-ADC)에 적용되어 방사선에 의한 신호 및 정보 변화를 감지한 후, 롤백(Roll-back) 시스템을 통해 해당 디지털 코드가 재생산되도록 하는 플립플롭 및 아날로그 디지털 컨버터를 제공하는 것이다.
본 발명은 방사선에 의한 신호 왜곡을 감지하는 장치를 제공한다. 상기 방사선에 의한 신호 왜곡을 감지하는 장치는, 디지털 신호를 입력받는 신호 입력단; 및 상기 신호 입력단으로부터 입력된 상기 디지털 신호 정보가 왜곡되었는지를 감지하는 DSET 감지부를 포함하되, 상기 DSET 감지부는 상기 디지털 신호의 상승 에지 타이밍 정보 또는 하강 에지 타이밍 정보 중 적어도 어느 하나가 왜곡되었는지 판단하는데 이용되는 제1 감지 신호를 출력하는 제1 출력단을 포함할 수 있다.
일 실시예에서, 상기 DSET 감지부는 제2 감지 신호를 출력하는 제2 출력단을 더 포함하고, 상기 제1 감지 신호는 상기 디지털 신호의 하강 에지 타이밍 정보의 왜곡을 판단하는데 이용되고, 상기 제2 감지 신호는 상기 디지털 신호의 상승 에지 타이밍 정보의 왜곡을 판단하는데 이용될 수 있다.
다른 일 실시예에서, 상기 제1 감지 신호 또는 상기 제2 감지 신호의 변화를 토대로 상기 디지털 신호의 상승 에지 타이밍 정보 또는 하강 에지 타이밍 정보가 중 적어도 어느 하나가 왜곡되었는지 판단하는 신호 왜곡 판단부를 더 포함할 수 있다.
다른 일 실시예에서, 상기 신호 왜곡 판단부의 판단 결과에 따라 상기 디지털 신호의 재생산을 지시하는 롤백 지시부를 더 포함할 수 있다.
다른 일 실시예에서, 상기 DSET 감지부는, 제1 트랜지스터 및 제2 트랜지스터를 포함하는 제1 DSET 감지부 및 제3 트랜지스터 및 제4 트랜지스터를 포함하는 제2 DSET 감지부를 더 포함하되, 상기 제1 DSET 감지부는 상기 제1 출력단을 통해 상기 제1 감지 신호를 출력하고, 상기 제2 DSET 감지부는 상기 제2 출력단을 통해 상기 제2 감지 신호를 출력할 수 있다.
다른 일 실시예에서, 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 P형 전계효과트랜지스터이고, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 N형 전계효과트랜지스터이며, 상기 디지털 신호는 상기 제2 트랜지스터 및 상기 제3 트랜지스터의 게이트단으로 입력되고, 상기 제1 트랜지스터의 게이트단에는 클럭 신호가 입력되며, 상기 제4 트랜지스터의 게이트에는 상기 클럭 신호가 반전된 신호가 입력될 수 있다.
다른 일 실시예에서, 상기 제1 출력단은, 상기 제1 트랜지스터의 드레인단과 상기 제2 트랜지스터의 소스단에 연결되고, 상기 제1 감지 신호의 디폴트 값은 하이 레벨일 수 있다.
다른 일 실시예에서, 상기 제2 출력단은, 상기 제3 트랜지스터의 소스단과 상기 제4 트랜지스터의 드레인단에 연결되고, 상기 제2 감지 신호의 디폴트 값은 로우 레벨일 수 있다.
본 발명은 또 다른 방사선에 의한 신호 왜곡을 감지하는 장치를 제공한다. 상기 방사선에 의한 신호 왜곡을 감지하는 장치는, 디지털 신호를 입력받는 신호 입력단; 및 상기 신호 입력단으로부터 입력된 상기 디지털 신호 정보가 왜곡되었는지를 감지하는 SEU 감지부를 포함하되, 상기 SEU 감지부는 NAND 연산부를 포함할 수 있다.
일 실시예에서, 상기 SEU 감지부는 인버터 루프부를 더 포함하되, 상기 NAND 연산부는 상기 인버터 루프부의 양단 신호를 각각 제1 입력단과 제2 입력단을 통해 입력받을 수 있다.
다른 일 실시예에서, 상기 NAND 연산부가 출력하는 감지 신호를 토대로 방사선에 의한 신호 왜곡 발생 여부를 판단하는 신호 왜곡 판단부; 및 상기 신호 왜곡 판단부의 판단 결과에 따라 상기 디지털 신호의 재생산을 지시하는 롤백 지시부를 더 포함할 수 있다.
다른 일 실시예에서, 상기 인버터 루프부는 제1 인버터 및 제2 인버터를 포함하고, 상기 NAND 연산부의 상기 제1 입력단은 상기 제1 인버터의 입력단 및 상기 제2 인버터의 출력단에 연결되고, 상기 NAND 연산부의 상기 제2 입력단은 상기 제1 인버터의 출력단 및 상기 제2 인버터의 입력단에 연결될 수 있다.
본 발명은 방사선에 의한 신호 왜곡을 감지하는 아날로그 디지털 컨버터를 제공한다. 상기 방사선에 의한 신호 왜곡을 감지하는 아날로그 디지털 컨버터는, 제1 디지털 아날로그 컨버터부; 제2 디지털 아날로그 컨버터부; 및 상기 제1 디지털 아날로그 컨버터부와 상기 제2 디지털 아날로그 컨버터부의 출력 신호를 각각 제1 입력신호와 제2 입력신호로 입력받는 ASET 감지부를 포함하고, 상기 ASET 감지부는 사전 설정된 레퍼런스 신호를 상기 제1 입력신호 및 상기 제2 입력신호와 각각 비교할 수 있다.
일 실시예에서, 상기 ASET 감지부는, 상기 제1 입력신호를 상기 레퍼런스 신호와 비교하여 제1 출력신호를 출력하는 제1 비교부, 및 상기 제2 입력신호를 상기 레퍼런스 신호와 비교하여 제2 출력신호를 출력하는 제2 비교부를 포함할 수 있다.
다른 일 실시예에서, 상기 제1 출력신호와 상기 제2 출력신호를 비교하여 방사선에 의한 신호 왜곡 발생 여부를 판단하는 신호 왜곡 판단부; 및 상기 신호 왜곡 판단부의 판단 결과에 따라 상기 디지털 신호의 재생산을 지시하는 롤백 지시부를 더 포함할 수 있다.
다른 일 실시예에서, 상기 아날로그 디지털 컨버터는 SAR 로직부를 더 포함하되, 상기 SAR 로직부는, 상기 SAR 로직부에 입력된 디지털 신호 정보가 DSET 또는 SEU에 의해 왜곡되었는지 감지할 수 있다.
본 발명에 따른 방사선에 의한 신호 왜곡을 감지하는 장치 및 아날로그 디지털 컨버터는 디지털 SET와 아날로그 SET, 그리고 SEU의 발생시, 그 오류를 각각 감지하고 해당 데이터를 수정할 수 있다. 다시 말해서, SAR-ADC와 같이 Flip-Flip을 필요로 하는 디지털 회로에 적용되어 방사선에 의한 신호 및 정보 변화를 감지한 후, 롤백(Roll-back) 시스템을 통해 해당 디지털 코드가 재생산되도록 할 수 있다.
도 1은 디지털 회로부의 레지스터와 로직 스테이지의 개략도이다.
도 2는 본 발명의 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 장치를 도시하는 블록도이다.
도 3은 종래의 D 플립플롭을 도시하는 회로도이다.
도 4는 본 발명의 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 장치의 DSET 감지부가 포함된 회로도이다.
도 5는 본 발명의 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 장치를 적용하여 DSET을 검출하는 모습을 보여주는 시뮬레이션 그래프이다.
도 6은 본 발명의 다른 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 장치를 도시하는 블록도이다.
도 7은 본 발명의 다른 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 장치의 회로도이다.
도 8은 본 발명의 다른 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 장치를 적용하여 SEU를 검출하는 모습을 보여주는 시뮬레이션 그래프이다.
도 9는 본 발명의 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 아날로그 디지털 컨버터를 도시하는 블록도이다.
도 10은 본 발명의 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 아날로그 디지털 컨버터의 디지털 아날로그 컨버터부와 ASET 감지부를 나타내는 회로도이다.
도 11은 본 발명의 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 아날로그 디지털 컨버터를 적용하여 ASET을 검출하는 모습을 보여주는 시뮬레이션 그래프이다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 2는 본 발명의 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 장치를 도시하는 블록도이다. 본 발명의 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 장치(100)은 디지털 신호 입력단, DSET 감지부(110)를 포함한다. 또한, 신호 왜곡 판단부(120) 및 롤백 지시부(130)를 더 포함할 수 있다.
한편, 본 실시예에서 사용되는 '~부'라는 용어, 즉 '~모듈' 또는 '~테이블' 등은 소프트웨어, FPGA(Field Programmable Gate Array) 또는 주문형 반도체(Application Specific Integrated Circuit, ASIC)와 같은 하드웨어 구성요소를 의미하며, 모듈은 어떤 기능들을 수행한다. 그렇지만 모듈은 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. 모듈은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 모듈은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 모듈들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 모듈들로 결합되거나 추가적인 구성요소들과 모듈들로 더 분리될 수 있다. 뿐만 아니라, 구성요소들 및 모듈들은 디바이스 내의 하나 또는 그 이상의 CPU들을 재생시키도록 구현될 수도 있다.
DSET 감지부(110)는 신호 입력단으로부터 입력된 디지털 신호 정보가 왜곡되었는지를 감지한다. 신호 입력단으로부터 입력된 디지털 신호는 상승 에지 타이밍 정보와 하강 에지 타이밍 정보를 갖는데, 방사선에 의해 이 디지털 신호에 DSET이 발생하면 디지털 신호의 타이밍 정보 또는 크기 정보가 변경되어 다음 레지스터로 전달될 것이다. DSET 감지부(110)는 상기 디지털 신호의 상승 에지 타이밍 정보 또는 하강 에지 타이밍 정보 중 적어도 어느 하나가 왜곡되었는지를 감지하는데 이용된다.
구체적으로 DSET 감지부(110)는 제1 DSET 감지부(112)와 제2 DSET 감지부(114) 중 적어도 하나를 포함할 수 있다. 만약 DSET 감지부(110)가 제1 DSET 감지부(112)와 제2 DSET 감지부(114)를 모두 포함하는 경우라면, 제1 DSET 감지부(112)는 디지털 신호의 상승 에지 타이밍 정보의 왜곡을 감지하고, 제2 DSET 감지부(114)는 디지털 신호의 하강 에지 타이밍 정보의 왜곡을 감지한다.
제1 DSET 감지부(112)가 디지털 신호의 상승 에지 타이밍 정보의 왜곡을 감지한 경우, 제1 출력단을 통해 제1 감지 신호를 출력한다. 또한, 제2 DSET 감지부(114)가 디지털 신호의 상승 에지 타이밍 정보의 왜곡을 감지한 경우, 제2 출력단을 통해 제2 감지 신호를 출력한다. 제1 감지 신호와 제2 감지 신호는 신호 왜곡 판단부(120)로 전달되고, 신호 왜곡 판단부(120)는 제1 감지 신호 또는 제2 감지 신호의 변화를 토대로 디지털 신호의 상승 에지 타이밍 정보 또는 하강 에지 타이밍 정보가 중 적어도 어느 하나가 왜곡되었는지 판단한다. 신호 왜곡 판단부(120)는 이 판단 결과를 롤백 지시부(130)로 전달하고, 롤백 지시부(130)는 디지털 신호의 상승 에지 타이밍 정보 또는 하강 에지 타이밍 정보가 중 적어도 어느 하나가 왜곡되었다는 판단 결과를 받은 경우, 디지털 신호의 재생산을 지시하기 위한 롤백(Roll-back) 신호를 출력한다.
도 3은 종래의 D 플립플롭을 도시하는 회로도이다. 도 3의 플립플롭 내부의 Master latch 부분을 보면, 이전 단계로부터의 입력이 노드 D로 들어올 때, 첫 번째 인버터가 CMOS 스위치를 통해 인버터 루프로 전류를 흘려주는 구조를 취하고 있다. 도 4는 본 발명의 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 장치의 DSET 감지부의 회로도로서, 종래의 플립플롭의 첫 번째 인버터와 CMOS 스위치를 3상 버퍼로 대체하였다. 그리고 제1 출력단과 제2 출력단을 통해 각각 출력되는 제1 감지 신호와 제2 감지 신호를 이용하여 DSET에 의해 발생하는 디지털 신호의 왜곡을 감지할 수 있다.
본 발명의 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 장치의 DSET 감지부의 회로도를 보다 구체적으로 설명하면, 제1 DSET 감지부(112)는 제1 트랜지스터(1121) 및 제2 트랜지스터(1122)를 포함하고, 제2 DSET 감지부(114)는 제3 트랜지스터(1141) 및 제4 트랜지스터(1142)를 포함할 수 있다. 그리고 제1 DSET 감지부(112)는 제1 출력단(1125)을 통해 제1 감지 신호를 출력하고, 제2 DSET 감지부(114)는 상기 제2 출력단(1145)을 통해 제2 감지 신호를 출력한다.
도 4에서 도시하는 바와 같이, 본 발명의 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 플립플롭의 회로에 따르면, 제1 트랜지스터(1121) 및 제2 트랜지스터(1122)는 P형 전계효과트랜지스터이고, 제3 트랜지스터(1141) 및 제4 트랜지스터(1142)는 N형 전계효과트랜지스터일 수 있다. 이 때, 디지털 신호는 제2 트랜지스터(1122) 및 제3 트랜지스터(1141)의 게이트단으로 입력되고, 제1 트랜지스터(1121)의 게이트단에는 클럭 신호가 입력되며, 제4 트랜지스터(1142)의 게이트에는 제1 트랜지스터(1121)의 게이트단에 입력되는 클럭 신호의 반전된 신호가 입력될 수 있다. 또한, 제1 출력단(1125)은 제1 트랜지스터(1121)의 드레인단과 제2 트랜지스터(1122)의 소스단에 연결되고, 제2 출력단(1145)은 제3 트랜지스터(1141)의 소스단과 제4 트랜지스터(1142)의 드레인단에 연결될 수 있다.
도 5는 본 발명의 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 플립플롭을 적용하여 DSET을 검출하는 모습을 보여주는 시뮬레이션 그래프이다. 도 5에는 파형 (A)~(G)가 도시되어 있다. 이 중에서 파형 (A)는 DSET 감지부(110)에 입력되는 클럭 파형이고, 파형 (B)는 신호 입력단(1101, D)에 입력되는 디지털 신호이다.
작동 규칙상, 신호 입력단을 통해 입력된 디지털 신호의 상승 에지 또는 하강 에지가 일어나는 타이밍은 클럭 파형 (A)가 로우 레벨(Low Level)인 경우에 일어나는 것으로 되어 있다. 예를 들어, 파형 (B)에서 첫 번째 상승 에지(1)가 일어나는 타이밍은 파형 (A)가 로우 레벨인 상황에서 일어난 것으로서, 이 상승 에지 타이밍 정보는 방사선에 의한 DSET 오류가 존재하지 않는 적절한 타이밍 정보이다.
반면에, 하강 에지(2) 및 상승 에지(3)이 일어나는 타이밍은 모두 클럭 파형 (A)가 하이 레벨(High Level)인 경우에 일어났음을 확인할 수 있다. 이는 원래 클럭 파형 (A)가 로우 레벨인 시점에 입력하고자 의도한 것이나, 방사선에 의한 DSET 오류가 발생하여 디지털 신호의 상승 에지 타이밍 정보 또는 하강 에지 타이밍 정보에 왜곡이 발생한 것이다. 이와 같이 디지털 신호의 상승 에지 타이밍 정보 또는 하강 에지 타이밍 정보에 왜곡이 발생한 경우, 종래의 플립플롭에 따르면 이와 같은 DSET 로 인한 신호의 왜곡을 감지할 수 없다. 혹은 신호 왜곡 감지를 위한 다른 방식을 적용한 경우 본 출원 명세서의 배경기술에서 이미 언급한 바와 같은 기술적 문제점들이 발생한다.
본 발명에 따르면 제1 감지 신호(도 4의 VVDD)를 통해 디지털 신호의 하강 에지 타이밍 정보의 왜곡을 감지한다. 디지털 신호의 하강 에지 타이밍 정보의 왜곡(파형 B의 (2))이 발생하면, 본 발명의 일 실시예에 따른 DSET 감지부(110)는 제1 감지 신호를 출력하여 신호 왜곡 판단부(120)에 전달한다. 도 4에 도시된 DSET 감지부(110)의 회로에 따르면 제1 감지 신호(VVDD)는 디폴트 값으로 하이 레벨을 출력하고 있다가, DSET 로 인한 신호 왜곡(파형 B의 (2))이 발생하면 순간적으로 로우 레벨로 바뀐다. 이는 도 5의 파형 (E)를 통해 확인할 수 있다.
마찬가지로, 본 발명에 따르면 제2 감지 신호(도 4의 VVSS)를 통해 디지털 신호의 상승 에지 타이밍 정보의 왜곡을 감지한다. 디지털 신호의 상승 에지 타이밍 정보의 왜곡(파형 B의 (3))이 발생하면, 본 발명의 일 실시예에 따른 DSET 감지부(110)는 제2 감지 신호를 출력하여 신호 왜곡 판단부(120)에 전달한다. 도 4에 도시된 DSET 감지부(110)의 회로에 따르면 제2 감지 신호(VVSS)는 디폴트 값으로 로우 레벨을 출력하고 있다가, DSET 로 인한 신호 왜곡(파형 B의 (3))이 발생하면 순간적으로 하이 레벨로 바뀐다. 이는 도 5의 파형 (F)를 통해 확인할 수 있다.
신호 왜곡 판단부(120)는 전술한 바와 같은 제1 감지 신호 또는 제2 감지 신호의 변화를 토대로 상기 디지털 신호의 상승 에지 타이밍 정보 또는 하강 에지 타이밍 정보가 중 적어도 어느 하나가 왜곡되었는지 판단한다. 예를 들어 도 5에서 도시하는 시뮬레이션 그래프에 따르면, 신호 왜곡 판단부(120)는 도 5의 파형 (G)에 도시된 바와 같이 두 번의 ERROR가 존재함을 판단할 수 있다. 이 두 번의 에러는 전술한 파형 B의 (2)와 파형 B의 (3)에서 기인한 것이다.
롤백 지시부(130)는 신호 왜곡 판단부(120)의 판단 결과에 따라 상기 디지털 신호의 재생산을 지시하는 롤백 신호를 출력한다.
도 6은 본 발명의 다른 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 장치를 도시하는 블록도이다.
본 발명의 다른 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 장치(200)는 디지털 신호 입력단, SEU 감지부(210)를 포함한다. 또한, 신호 왜곡 판단부(220) 및 롤백 지시부(230)를 더 포함할 수 있다. SEU 감지부(210)는 NAND 연산부(214)와 인버터 루프부(212)를 포함하며, 신호 입력단으로부터 입력된 디지털 신호 정보가 왜곡되었는지를 감지한다. SEU는 디지털 회로에서 발생하는 정보 왜곡으로써, 레지스터로 사용된 플립플롭 내부의 인버터 루프에 방사선이 입사하여 저장된 디지털 값을 바꾸는 경우에 발생한다. SEU가 발생한 플립플롭의 위치가 MSB에 가까울수록 결과적으로 큰 오차를 만들 것이다.
도 7은 본 발명의 다른 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 장치의 SEU 감지부가 포함된 회로도이다. 본 발명의 다른 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 장치의 SEU 감지부(210)의 NAND 연산부(214)는 NAND 논리 게이트(2140)를 포함할 수 있고, 인버터 루프부(212)는 제1 인버터(2121) 및 제2 인버터(2122)를 포함할 수 있다.
NAND 연산부(214)는 상기 인버터 루프부의 양단 신호를 각각 제1 입력단과 제2 입력단을 통해 입력 받는다. NAND 연산부(214)의 제1 입력단은 제1 인버터(2121)의 입력단 및 제2 인버터(2122)의 출력단에 연결되고, NAND 연산부(214)의 제2 입력단은 제1 인버터(2121)의 출력단 및 제2 인버터(2122)의 입력단에 연결될 수 있다.
신호 왜곡 판단부(220)는 NAND 연산부(214)가 출력하는 감지 신호를 토대로 방사선에 의한 신호 왜곡 발생 여부를 판단한다. 롤백 지시부(230)는 신호 왜곡 판단부(220)의 판단 결과에 따라 디지털 신호의 재생산을 지시하는 롤백 신호를 출력한다.
도 8은 본 발명의 다른 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 장치를 적용하여 SEU를 검출하는 모습을 보여주는 시뮬레이션 그래프이다. 도 7에서 노드 A 또는 B는 항상 서로 반대되는 논리 값을 갖지만, 입사 방사선에 의해 전하가 유도될 경우, 순간적으로 (1, 1)의 논리 값을 갖게 되며, 결국 NAND 연산부(214)는 0을 출력하게 된다.
도 8의 파형 (C)와 파형 (D)는 각각 노드 B와 노드 A의 파형을 나타내는데, SEU에 의한 전하 유도 현상에 따라 시간 간격(t) 동안에 순간적으로 노드 A와 노드 B가 모두 하이 레벨을 띠게 된다. 이에 따라 도 8의 파형 (B)에서 볼 수 있는 바와 같이 NAND 연산부(214)가 출력하는 감지 신호는 순간적으로 로우 레벨을 나타낸다. 이와 같은 감지 신호의 변화는 신호 왜곡 판단부(220)에 전달되고, 신호 왜곡 판단부(220)는 SEU에 따른 신호 왜곡이 일어났음을 감지하며, 롤백 지시부(230)는 신호 왜곡 판단부(220)의 판단 결과에 따라 디지털 신호의 재생산을 지시하는 롤백 신호를 출력한다.
도 9는 본 발명의 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 아날로그 디지털 컨버터를 도시하는 블록도이고, 도 10은 본 발명의 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 아날로그 디지털 컨버터의 디지털 아날로그 컨버터부와 ASET 감지부를 나타내는 회로도이다.
본 발명의 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 아날로그 디지털 컨버터(300)는 디지털 아날로그 컨버터부(310), ASET 감지부(320)를 포함한다. 또한, 신호 왜곡 판단부(330), 롤백 지시부(340) 및 SAR 로직부(350)를 더 포함할 수 있다. 디지털 아날로그 컨버터부(310)는 제1 아날로그 컨버터부(312)와 제2 아날로그 컨버터부(314)를 포함할 수 있고, ASET 감지부(320)는 제1 비교부(322)와 제2 비교부(324)를 포함할 수 있다.
본 발명의 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 아날로그 디지털 컨버터(300)는 기본적으로 디지털 아날로그 컨버터부(310)와 두 개의 비교기로 구성된다. 구체적으로, 제1 디지털 아날로그 컨버터부(312)와 제2 디지털 아날로그 컨버터부(314)에서 각각 출력되는 두 신호는 ASET에 의한 영향으로 왜곡이 발생하지 않는 한 서로 완전히 반전된 아날로그 신호이다. 이 두 신호는 ASET 감지부(320)에 각각 제1 입력신호와 제2 입력신호로 입력된다.
ASET 감지부(320)는 사전 설정된 레퍼런스 신호를 상기 제1 입력신호 및 상기 제2 입력신호와 각각 비교한 결과를 출력한다. 구체적으로, 제1 비교부(322)는 제1 입력신호를 사전 설정된 레퍼런스 신호와 비교하여 제1 출력신호를 출력하고, 제2 비교부(324)는 제2 입력신호를 상기 레퍼런스 신호와 비교하여 제2 출력신호를 출력한다.
통상의 축차 비교형 아날로그-디지털 변환 회로 (Successive approximation register ADC, SAR-ADC)에서는 내부의 두 DAC의 출력값이 비교기의 두 입력값으로 입력 및 처리되는 방식이지만, 이렇게 되면 내부의 DAC에서 ASET에 의한 신호 왜곡이 발생하였다는 사실을 감지할 수가 없다. 반면에 본 발명에서는 ASET 감지부(320)에 별도의 레퍼런스 신호가 추가적으로 가해지고, 제1 비교부(322) 및 제2 비교부에서는 각각 제1 입력신호와 제2 입력신호를 사전 설정된 레퍼런스 신호와 비교한다. ASET 감지부(320)는 이와 같이 비교한 결과값을 제1 출력신호와 제2 출력신호로 출력하여 신호 왜곡 판단부(330)로 전송한다.
본 발명은 이와 같은 구성에 따르면, ASET 감지부(320)가 출력한 제1 출력신호와 제2 출력신호를 통해 ASET에 의한 신호 왜곡 현상이 발생했는지 감지할 수 있다. 즉, ASET에 의한 신호 왜곡 현상이 발생하지 않은 경우라면, 제1 출력신호와 제2 출력신호가 동일한 결과값을 나타내지만, 제1 디지털 아날로그 컨버터부(312)와 제2 디지털 아날로그 컨버터부(314) 중 어느 하나에 ASET에 의한 신호 왜곡 현상이 발생한 경우라면, 제1 출력신호와 제2 출력신호의 값에 차이가 생긴다.
도 11은 본 발명의 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 아날로그 디지털 컨버터를 적용하여 ASET을 검출하는 모습을 보여주는 시뮬레이션 그래프이다. 도 11에는 확대된 제1 출력신호(실선)와 제2 출력신호(점선)가 표시되어 있다. 약 1.0초 부근에서 ASET가 발생하였고, ASET 발생 이후, 제1 출력신호(실선)의 값과 제2 출력신호(점선)의 값이 서로 달라지는 것을 확인할 수 있다.
신호 왜곡 판단부(330)는 제1 출력신호와 제2 출력신호를 비교하여 방사선에 의한 신호 왜곡 발생 여부를 판단한다. 제1 출력신호와 제2 출력신호가 서로 다른 값을 갖는 경우, 신호 왜곡 판단부(330)는 롤백 지시부(340)에 이를 나타내는 신호를 전송하고, 롤백 지시부(340)는 디지털 신호의 재생산을 지시하는 롤백 신호를 출력한다.
디지털 회로부에서 방사선에 의해 발생하는 오류를 감지하는 경우와 비교하여, 아날로그 회로부에서 방사선에 의해 발생하는 오류는 감지가 까다롭다. 특히 Pipeline 방식의 아날로그-디지털 변환 회로의 경우, 증폭기와 비교기 등 비교적 많은 아날로그 회로들이 흩어져 있어 아날로그 회로부의 면적이 증가하여 오류 감지가 어려워진다. 전술한 설명에서 축차 비교형 아날로그-디지털 컨버터를 예로 들어 설명하였는데, 축차 비교형 아날로그-디지털 컨버터는 아날로그 회로부가 차지하는 면적이 적어서 ASET의 발생 가능성을 낮출 수 있다는 장점이 있다. 본 발명의 일 실시예에 따른 방사선에 의한 신호 왜곡을 감지하는 아날로그 디지털 컨버터가 축차 비교형 아날로그-디지털 변환 회로에만 한정하여 적용되는 것은 아니다. 하지만, 전술한 아날로그 디지털 컨버터가 축차 비교형 아날로그-디지털 컨버터라고 가정하면, 본 발명에 따른 방사선에 의한 신호 왜곡을 감지하는 아날로그 디지털 컨버터는 SAR 로직부(350)를 더 포함할 수 있고, 이 SAR 로직부(350)는 SAR 로직부(350)에 입력된 디지털 신호 정보가 DSET 또는 SEU에 의해 왜곡되었는지를 감지할 수 있다. 즉, SAR 로직부(350)는 도 2 또는 도 6에 도시된 DSET 감지부(110), SEU 감지부(210)를 포함할 수 있다. 또한, 이 때 입력된 디지털 신호 정보가 DSET 또는 SEU에 의해 왜곡되었는지를 감지하는 방식은 앞서 도 2 및 도 4 내지 도 8 및 그에 상응하는 설명 부분에서 상세히 설명한 바 있으므로 여기에서는 자세한 설명을 생략한다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: DSET 감지부
210: SEU 감지부
320: ASET 감지부
310: 디지털 아날로그 컨버터부
120, 220, 330: 신호 왜곡 판단부
130, 230, 340: 롤백 지시부
350: SAR 로직부

Claims (16)

  1. 디지털 신호를 입력받는 신호 입력단; 및
    상기 신호 입력단으로부터 입력된 상기 디지털 신호 정보가 왜곡되었는지를 감지하는 DSET 감지부를 포함하되,
    상기 DSET 감지부는 상기 디지털 신호의 절대적인 상승 에지 타이밍 정보 또는 절대적인 하강 에지 타이밍 정보 중 적어도 어느 하나가 왜곡되었는지 각각 독립적으로 판단하는데 이용되는 감지 신호를 출력하는 출력단을 포함하는, 방사선에 의한 신호 왜곡을 감지하는 장치.
  2. 제1항에 있어서,
    상기 출력단은 제1 감지 신호를 출력하는 제1 출력단 및 제2 감지 신호를 출력하는 제2 출력단을 포함하고,
    상기 제1 감지 신호는 상기 디지털 신호의 하강 에지 타이밍 정보의 왜곡을 판단하는데 이용되고, 상기 제2 감지 신호는 상기 디지털 신호의 상승 에지 타이밍 정보의 왜곡을 판단하는데 이용되는, 방사선에 의한 신호 왜곡을 감지하는 장치.
  3. 제2항에 있어서,
    상기 제1 감지 신호 또는 상기 제2 감지 신호의 변화를 토대로 상기 디지털 신호의 상승 에지 타이밍 정보 또는 하강 에지 타이밍 정보가 중 적어도 어느 하나가 왜곡되었는지 판단하는 신호 왜곡 판단부를 더 포함하는, 방사선에 의한 신호 왜곡을 감지하는 장치.
  4. 제3항에 있어서,
    상기 신호 왜곡 판단부의 판단 결과에 따라 상기 디지털 신호의 재생산을 지시하는 롤백 지시부를 더 포함하는, 방사선에 의한 신호 왜곡을 감지하는 장치.
  5. 제2항에 있어서,
    상기 DSET 감지부는,
    제1 트랜지스터 및 제2 트랜지스터를 포함하는 제1 DSET 감지부 및
    제3 트랜지스터 및 제4 트랜지스터를 포함하는 제2 DSET 감지부를 더 포함하되,
    상기 제1 DSET 감지부는 상기 제1 출력단을 통해 상기 제1 감지 신호를 출력하고,
    상기 제2 DSET 감지부는 상기 제2 출력단을 통해 상기 제2 감지 신호를 출력하는, 방사선에 의한 신호 왜곡을 감지하는 장치.
  6. 제5항에 있어서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터는 P형 전계효과트랜지스터이고,
    상기 제3 트랜지스터 및 상기 제4 트랜지스터는 N형 전계효과트랜지스터이며,
    상기 디지털 신호는 상기 제2 트랜지스터 및 상기 제3 트랜지스터의 게이트단으로 입력되고,
    상기 제1 트랜지스터의 게이트단에는 클럭 신호가 입력되며, 상기 제4 트랜지스터의 게이트에는 상기 클럭 신호가 반전된 신호가 입력되는, 방사선에 의한 신호 왜곡을 감지하는 장치.
  7. 제6항에 있어서,
    상기 제1 출력단은,
    상기 제1 트랜지스터의 드레인단과 상기 제2 트랜지스터의 소스단에 연결되고,
    상기 제1 감지 신호의 디폴트 값은 하이 레벨인, 방사선에 의한 신호 왜곡을 감지하는 장치.
  8. 제6항에 있어서,
    상기 제2 출력단은,
    상기 제3 트랜지스터의 소스단과 상기 제4 트랜지스터의 드레인단에 연결되고,
    상기 제2 감지 신호의 디폴트 값은 로우 레벨인, 방사선에 의한 신호 왜곡을 감지하는 장치.
  9. 디지털 신호를 입력받는 신호 입력단; 및
    상기 신호 입력단으로부터 입력된 상기 디지털 신호 정보가 왜곡되었는지를 감지하는 SEU 감지부를 포함하되,
    상기 SEU 감지부는 NAND 연산부를 포함하고,
    상기 SEU 감지부는 인버터 루프부를 더 포함하되,
    상기 연산부는 상기 인버터 루프부의 양단 신호를 각각 제1 입력단과 제2 입력단을 통해 입력받는, 방사선에 의한 신호 왜곡을 감지하는 장치.
  10. 삭제
  11. 제9항에 있어서,
    상기 NAND 연산부가 출력하는 감지 신호를 토대로 방사선에 의한 신호 왜곡 발생 여부를 판단하는 신호 왜곡 판단부; 및
    상기 신호 왜곡 판단부의 판단 결과에 따라 상기 디지털 신호의 재생산을 지시하는 롤백 지시부를 더 포함하는, 방사선에 의한 신호 왜곡을 감지하는 장치.
  12. 제9항에 있어서,
    상기 인버터 루프부는 제1 인버터 및 제2 인버터를 포함하고,
    상기 NAND 연산부의 상기 제1 입력단은 상기 제1 인버터의 입력단 및 상기 제2 인버터의 출력단에 연결되고,
    상기 NAND 연산부의 상기 제2 입력단은 상기 제1 인버터의 출력단 및 상기 제2 인버터의 입력단에 연결되는, 방사선에 의한 신호 왜곡을 감지하는 장치.
  13. 제1 디지털 아날로그 컨버터부;
    제2 디지털 아날로그 컨버터부; 및
    상기 제1 디지털 아날로그 컨버터부와 상기 제2 디지털 아날로그 컨버터부의 출력 신호를 각각 제1 입력신호와 제2 입력신호로 입력받는 ASET 감지부를 포함하고,
    상기 ASET 감지부는 사전 설정된 레퍼런스 신호를 상기 제1 입력신호 및 상기 제2 입력신호와 각각 비교하는, 방사선에 의한 신호 왜곡을 감지하는 아날로그 디지털 컨버터.
  14. 제13항에 있어서,
    상기 ASET 감지부는,
    상기 제1 입력신호를 상기 레퍼런스 신호와 비교하여 제1 출력신호를 출력하는 제1 비교부, 및
    상기 제2 입력신호를 상기 레퍼런스 신호와 비교하여 제2 출력신호를 출력하는 제2 비교부를 포함하는, 방사선에 의한 신호 왜곡을 감지하는 아날로그 디지털 컨버터.
  15. 제14항에 있어서,
    상기 제1 출력신호와 상기 제2 출력신호를 비교하여 방사선에 의한 신호 왜곡 발생 여부를 판단하는 신호 왜곡 판단부; 및
    상기 신호 왜곡 판단부의 판단 결과에 따라 디지털 신호의 재생산을 지시하는 롤백 지시부를 더 포함하는, 방사선에 의한 신호 왜곡을 감지하는 아날로그 디지털 컨버터.
  16. 제13항에 있어서,
    상기 아날로그 디지털 컨버터는 SAR 로직부를 더 포함하되,
    상기 SAR 로직부는,
    상기 SAR 로직부에 입력된 디지털 신호 정보가 DSET 또는 SEU에 의해 왜곡되었는지 감지하는, 방사선에 의한 신호 왜곡을 감지하는 아날로그 디지털 컨버터.
KR1020170075146A 2017-06-14 2017-06-14 방사선에 의한 신호 왜곡을 감지하는 장치 및 아날로그 디지털 컨버터 KR101938551B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170075146A KR101938551B1 (ko) 2017-06-14 2017-06-14 방사선에 의한 신호 왜곡을 감지하는 장치 및 아날로그 디지털 컨버터
DE102018112635.2A DE102018112635A1 (de) 2017-06-14 2018-05-25 Digitalregisterkomponente und Analog-Digital-Wandler, Detektierend eine Signalverzerrung in Hochstrahlungsumgebungen
US16/000,599 US10396812B2 (en) 2017-06-14 2018-06-05 Digital register component and analog-digital converter detecting signal distortion in high-radiation environments

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170075146A KR101938551B1 (ko) 2017-06-14 2017-06-14 방사선에 의한 신호 왜곡을 감지하는 장치 및 아날로그 디지털 컨버터

Publications (2)

Publication Number Publication Date
KR20180136329A KR20180136329A (ko) 2018-12-24
KR101938551B1 true KR101938551B1 (ko) 2019-01-15

Family

ID=64458071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170075146A KR101938551B1 (ko) 2017-06-14 2017-06-14 방사선에 의한 신호 왜곡을 감지하는 장치 및 아날로그 디지털 컨버터

Country Status (3)

Country Link
US (1) US10396812B2 (ko)
KR (1) KR101938551B1 (ko)
DE (1) DE102018112635A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101886717B1 (ko) * 2018-04-12 2018-08-08 고려대학교 산학협력단 내방사선 아날로그-디지털 변환 회로 및 디지털 신호 보상 방법, 상기 방법을 수행하기 위한 기록 매체
CN110311679B (zh) * 2019-07-25 2022-11-01 中北大学 一种用于概率计算序列生成的模数转换器
CN111294041B (zh) * 2020-02-18 2023-01-31 电子科技大学 一种抗辐照加固的编解码器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211774A (ja) 2007-01-23 2008-09-11 Ulis アナログ量をデジタル化するための方法、前記方法を実装するデジタル化装置、及びそのような装置を統合する電磁放射線検出器
US20080258792A1 (en) 2007-04-19 2008-10-23 Honeywell International Inc. Digital Single Event Transient Hardened Register Using Adaptive Hold
JP2010288091A (ja) * 2009-06-11 2010-12-24 Nec Toshiba Space Systems Ltd パイプライン型アナログ・ディジタル変換器およびその補正方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5354669A (en) 1976-10-28 1978-05-18 Chino Works Ltd Regulator
JP2001337168A (ja) 2000-05-29 2001-12-07 Jeol Ltd 放射線計測用ａｄ変換装置
JP2006522529A (ja) 2003-04-07 2006-09-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ デジタル増幅器
JP4930593B2 (ja) * 2007-07-24 2012-05-16 日本電気株式会社 データ転送装置およびデータ転送方法
JP6339406B2 (ja) * 2014-05-08 2018-06-06 ローム株式会社 可変遅延回路
KR20170075146A (ko) 2015-12-23 2017-07-03 인성 엔프라 주식회사 에너지 하베스팅 시스템
CN105978303B (zh) * 2016-06-29 2018-09-25 成都芯源系统有限公司 恒定导通时间控制的开关变换器及其自动校准方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211774A (ja) 2007-01-23 2008-09-11 Ulis アナログ量をデジタル化するための方法、前記方法を実装するデジタル化装置、及びそのような装置を統合する電磁放射線検出器
US20080258792A1 (en) 2007-04-19 2008-10-23 Honeywell International Inc. Digital Single Event Transient Hardened Register Using Adaptive Hold
JP2010288091A (ja) * 2009-06-11 2010-12-24 Nec Toshiba Space Systems Ltd パイプライン型アナログ・ディジタル変換器およびその補正方法

Also Published As

Publication number Publication date
DE102018112635A1 (de) 2018-12-20
US20180367156A1 (en) 2018-12-20
US10396812B2 (en) 2019-08-27
KR20180136329A (ko) 2018-12-24

Similar Documents

Publication Publication Date Title
US10044364B1 (en) Metastability error correction methods and circuits for asynchronous successive approximation analog to digital converter (SAR ADC)
KR101938551B1 (ko) 방사선에 의한 신호 왜곡을 감지하는 장치 및 아날로그 디지털 컨버터
US9461665B1 (en) Successive approximated register analog-to-digital converter and conversion method thereof
US20070047687A1 (en) Phase detector and related phase detecting method thereof
CN109150183A (zh) 基于亚稳态检测的sar-adc的电容失配校准方法
EP4213392A1 (en) Elimination of probability of bit errors in successive approximation register (sar) analog-to-digital converter (adc) logic
CN110401444B (zh) 异步时钟adc电路的亚稳态的检测消除电路
JP4999955B2 (ja) アナログ−デジタル変換器の動作試験方法、アナログ−デジタル変換器およびアナログ−デジタル変換器の動作試験装置
JP4793741B2 (ja) 誤り訂正回路、誤り訂正方法
US8686884B2 (en) Testing of digital to analog converters in serial interfaces
US7579879B2 (en) Voting scheme for analog signals
EP0482495B1 (en) Finite-state machine for reliable computing and adjustment systems
US8219864B2 (en) Circuit arrangement
US20230208427A1 (en) Successive approximation register analog-to-digital converter
CN116893927A (zh) 用于对时钟选通寄存器信号执行错误检测的方法和电路
JPWO2004086628A1 (ja) エンコーダ回路及びａ／ｄ変換回路
US5835511A (en) Method and mechanism for checking integrity of byte enable signals
US10598726B2 (en) Self-test circuit and self-test method for comparator
Wey et al. Test generation and concurrent error detection in current-mode A/D converters
CN111241780A (zh) 用于集成电路的防止故障注入控制信号的方法及集成电路
US11728818B2 (en) Pipeline analog to digital converter and signal conversion method
US20110320903A1 (en) Latch Arrangement for an Electronic Digital System, Method, Data Processing Program, and Computer Program Product for Implementing a Latch Arrangement
Tang et al. A Radiation-Hardened 12-bit SAR ADC Design
US10887058B2 (en) Signal detector and signal detection method
CN108880552B (zh) 一种抗单粒子效应的sar-adc

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant