CN108880552B - 一种抗单粒子效应的sar-adc - Google Patents
一种抗单粒子效应的sar-adc Download PDFInfo
- Publication number
- CN108880552B CN108880552B CN201810729951.0A CN201810729951A CN108880552B CN 108880552 B CN108880552 B CN 108880552B CN 201810729951 A CN201810729951 A CN 201810729951A CN 108880552 B CN108880552 B CN 108880552B
- Authority
- CN
- China
- Prior art keywords
- copy
- comparator
- dac
- analog converter
- sar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供一种抗单粒子效应的SAR‑ADC，包括控制逻辑、加固的SAR算法模块、比较器、比较器副本、权电容数模转换器DAC、权电容数模转换器的复制DAC副本、时钟处理模块及数据处理模块。本发明对现有的抗单粒子效应的权电容式SAR‑ADC的设计进行改进，可以在具有更好的可靠性的基础上提高电路的面积及功耗，可应用于航空航天，医疗器械等具有较强辐射环境下的数据转化，通过对易受单粒子影响的电路结构进行冗余提高系统或器件工作的可靠性。
Description
技术领域
本发明涉及一种抗单粒子效应的SAR-ADC，属于集成电路技术领域。
背景技术
ADC是连接模拟系统和数字系统的关键器件，被广泛应用于各种领域。在航天及医疗等具有辐射的工作环境中，存在较多的高能粒子，这些粒子打击到ADC中的一些器件时会产生额外的电子空穴对，从而造成单粒子效应。
SAR是逐次逼近的简写，SAR-ADC是通过逐次逼近的方法使输出数字信号去逼近输入模拟电压的电压值。由于其高的转换精度和较低的功耗，是大多数应用中的首选器件。其中权电容式的SAR-ADC是SAR-ADC中的一种常用结构。现有一些针对SAR-ADC的单粒子效应加固技术。主要有radiation-hardened by design，这种加固技术主要是在集成电路制造工艺中通过改变布局布线的方式来提高芯片的抗辐射能力；其次是被动固化，这种方法是在电路设计时加入一些无源元件以牺牲性能的方式来提高芯片的抗辐射能力；以及在设计中固化，主要是对电路采取冗余技术以牺牲面积的方式来提高芯片的抗辐射能力。
现有的权电容式SAR-ADC的结构如附图1所示，其中权电容式模转换器DAC的原理图如附图5所示，电容C0的值一般很小，大约为10～几十法拉，在辐射环境下极容易受单粒子效应影响使其储存的电荷量发生变化从而使输出的转换结果偏大或者偏小。
现有的加固技术主要有在电路上使用两个或多个ADC，即对整个ADC进行冗余，使电路的面积成倍地增长，同时也加大了系统的功耗。
发明内容
针对现有技术的不足，本发明提供一种抗单粒子效应的SAR-ADC，在保持与现有技术相当的可靠性的前提下，同时减少权电容式SAR-ADC的面积，通过对最敏感的权电容DAC进行冗余，提高小电容受到辐射影响时的抵抗力从而达到提高芯片可靠性的目的。
为达到上述目的，本发明的技术方案是这样实现的：
一种抗单粒子效应的SAR-ADC，包括控制逻辑、加固的SAR算法模块、比较器、比较器副本、权电容数模转换器DAC、权电容数模转换器的复制DAC副本、时钟处理模块及数据处理模块，
所述控制逻辑接收用户输入的控制信号并根据输入的控制信号调整工作状态，同时接收加固的SAR算法模块的反馈信号用于判断目前的状态，所述控制逻辑向用户输出中断信号，便于用户控制，同时输出控制信号至加固的SAR算法模块；
所述加固的SAR算法模块接收控制逻辑的控制信号，并输出反馈信号给控制逻辑；同时加固的SAR算法模块接收控制信号后根据比较器和比较器副本的输入将转换后的数字数据传输出至权电容数模转换器DAC和权电容数模转换器的复制DAC副本以及数据处理模块；
所述电容数模转换器DAC及DAC副本接收加固的SAR算法模块输出的数字数据后转化为模拟电压并分别传输出至所述比较器和比较器副本；
所述比较器和比较器副本的一个输入分别接收权电容数模转换器DAC及DAC副本的转换结果，另一个输入同时输入相同的模拟电压，并将比较后的结果传输出至加固的SAR算法模块；
所述数据处理模块接收加固的SAR算法模块输出的数字数据，并通过通信协议为用户输出不同协议类型的数字信号；
所述时钟处理模块接收外部输入时钟并将其进行倍频处理后输出至控制逻辑。
优选地，所述加固的SAR算法模块接收比较器和比较器副本的输出并对其进行比较，实现对DAC和DAC副本是否受单粒子效应影响的判断。
优选地，所述电容数模转换器DAC采用双模冗余处理，所述比较器根据电容数模转换器DAC的冗余进行相应的双模冗余处理。
有益效果：本发明提供一种抗单粒子效应的SAR-ADC，对现有的抗单粒子效应的权电容式SAR-ADC的设计进行改进，可以在具有更好的可靠性的基础上提高电路的面积及功耗，可应用于航空航天，医疗器械等具有较强辐射环境下的数据转化，通过对易受单粒子影响的电路结构进行冗余提高系统或器件工作的可靠性。
附图说明
图1是现有SAR-ADC的标准结构；
图2是本发明的加固SAR-ADC的总体框架图；
图3是本发明的加固结构的框架。；
图4是权电容式DAC的一般结构。
图5是本发明所设计的加固的SAR算法模块中对比较器和比较器副本的输入信号的判同方法；
图6是用于控制数模转换器DAC中电容充放电的开关原理图。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
一种抗单粒子效应的SAR-ADC，包括控制逻辑、加固的SAR算法模块、比较器、比较器副本、权电容数模转换器DAC、权电容数模转换器的复制DAC副本、时钟处理模块及数据处理模块，
所述控制逻辑接收用户输入的控制信号并根据输入的控制信号调整工作状态，同时接收加固的SAR算法模块的反馈信号用于判断目前的状态，所述控制逻辑向用户输出中断信号，便于用户控制，同时输出控制信号至加固的SAR算法模块；
所述加固的SAR算法模块接收控制逻辑的控制信号，并输出反馈信号给控制逻辑；同时加固的SAR算法模块接收控制信号后根据比较器的输入将转换后的数字数据传输出至权电容数模转换器DAC和权电容数模转换器的复制DAC副本以及数据处理模块；
所述电容数模转换器DAC及DAC副本接收加固的SAR算法模块输出的数字数据后转化为模拟电压并分别传输出至所述比较器和比较器副本；
所述比较器和比较器副本的一个输入分别接收权电容数模转换器DAC及DAC副本的转换结果，另一个输入同时输入相同的模拟电压，并将比较后的结果传输出至加固的SAR算法模块；
所述数据处理模块接收加固的SAR算法模块输出的数字数据，并通过通信协议为用户输出不同协议类型的数字信号；
所述时钟处理模块接收外部输入时钟并将其进行倍频处理后输出至控制逻辑。
优选地，所述加固的SAR算法模块将比较器和比较器副本的输出进行比较，实现对DAC和DAC副本是否受单粒子效应影响的判断，其比较原理如图5所示，其中a为比较器的输出结果，b为比较器副本的输出结果，当a＝b时算法继续运行，当a！＝b时等待输入a＝b，同时对所述加固的SAR算法模块中的关键触发器采用三模冗余技术进行处理。
优选地，所述电容数模转换器DAC采用双模冗余处理，所述比较器根据电容数模转换器DAC的冗余进行相应的双模冗余处理。本发明中，所述DAC副本为模转换器DAC的复制，综合考虑面积和可靠性，对DAC进行双模冗余提高其容错性能，在面积允许的情况下可采取也可采用三模冗余，此时，比较器根据电容数模转换器DAC的冗余进行相应的三模冗余处理。
优选地，所述电容数模转换器DAC采用双模冗余处理，所述比较器根据电容数模转换器DAC的冗余进行相应的双模冗余处理。
本发明中，对权电容数模转换器DAC进行了冗余处理，冗余后形成权电容数模转换器DAC和权电容数模转换器的复制DAC副本，两个DAC的输入一致，当仅其中一个DAC受到单粒子效应影响时两个DAC输出不一致。由于对权电容数模转换器DAC进行了冗余处理，所以需要对比较器进行相同的冗余处理以配合权电容数模转换器DAC的冗余。而在本发明中，由于对比较器进行了冗余处理，在SAR算法模块的算法与比较器的中间需要对输入进行判同，其结构如图5所示，同时对SAR算法模块中的部分D触发器进行了三模冗余处理。
本发明中提及的控制逻辑、加固的SAR算法模块、时钟处理模块和数据处理模块为数字电路，在本发明中通过Verilog实现其功能后导入Cadence IC，属于常规技术手段。本发明提及的比较器和比较器副本、权电容数模转换器DAC和权电容数模转换器的复制DAC副本为模拟电路。其中，权电容数模转换器DAC和权电容数模转换器的复制DAC副本在CadenceIC中通过原理图绘制来实现，比较器和比较器副本通过verilog-a实现。
本发明中，控制逻辑根据现有标准ADC的操作时序，使用Verilog语言设计出与其相似的操作逻辑，综合后导入Cadence IC中生成相应的symbol；时钟处理模块采用普遍的计数倍频技术进行倍频；数据处理模块采用标准协议规定的时序图进行设计，其中包含SPI，IIC以及12位串行总线和12位数据并行输出。上述均为常规技术手段，故而未加详述。
本发明中，加固的SAR算法模块先使用Verilog语言在Verilog编译软件中进行编译仿真，再导出其RTL视图，随后在Cadence IC中根据导出的RTL视图使用D触发器等基本单元参照进行连接，其中对部分D触发器进行三模冗余。具体实现方式如下：
1)上述的加固的SAR算法模块，其设计的目的为实现输入数据的逐次比较，在比较开始前先给加固的SAR算法模块内的触发器装初值12’b1000_0000_0000,此时针对最高位进行比较，时钟沿到来时将寄存器的值输出给权电容数模转换器DAC及权电容数模转换器的复制DAC副本，DAC和DAC副本将输入的数字信号转换为模拟电压后分别输出给比较器和比较器副本，比较器和比较器副本将输入模拟电压分别与DAC和DAC副本输出的模拟电压进行比较，并将比较后的结果输出给加固的SAR算法模块，加固的SAR算法模块通过附图5的结构对他们进行比较，实现对DAC和DAC副本是否受单粒子效应影响的判断。若s＝1,当c＝0,则将该位置0，同时将下一位置1，寄存器的值变为12’b0100_0000_0000；当c＝1,则将该位置1，同时将下一位置1，寄存器的值变为12’b1100_0000_0000。这样就完成了一位的数据比较，之后进行下一位数据的比较，一直比较到最低位即完成一次转换。根据这一过程通过Verilog语言在Quartus中将其实现并仿真，确认无误后导出RTL视图；
2)导出RTL视图后在Cadence IC中利用门和D触发器等基本原件参照RTL视图进行连接，并对部分D触发器进行三模冗余处理，在本次设计发明中由于高位D触发器的权重较大，我们对高6位D触发器进行了三模冗余。
本发明中，权电容数模转换器DAC的设计原理如图4所示，通过加固的SAR算法模块输出的12位数据b0～b11对12个电容进行充放电的控制，当bn＝0时电容Cn一端接地实现放电，当bn＝1当bn＝0时电容Cn一端接参考电压Vref实现充电。输出电压与电容的电荷量相关其输出电压Vout为：
本发明中，权电容数模转换器DAC和DAC副本的结构完全一致，它们所采用的开关设计的原理图如图6所示。当输入in为1时，NM1和PM1导通，NM2和PM2截至，输出out＝ver(参考电压)；输入in为0时，NM1和PM1截至，NM2和PM2导通，输出out＝gnd。因此实现了通过bn控制电容一端接地还是接参考电压的功能，从而达到数字到模拟的转换效果。
本发明中，完成了权电容数模转换器DAC和DAC副本的设计后将其进行备份，并对其进行双模冗余处理，如附图3所示，将其输入同时与加固的SAR算法模块的输出相连使它们具有相同的输入，并将他们的输出分别与比较器和比较器副本的一个输入连接。
为了与冗余后的权电容数模转换器DAC和DAC副本进行连接，对比较器也进行双模冗余得到比较器和比较器副本。
为了使上述比较器的精度等参数方便调试，通过verilog-a实现，并对其中设置了如下参数便于调节：包括高阈值电压hys；比较器输入级增益slop；比较器正偏移电压p_off；比较器负偏移电压p_off；比较器输出高电平one；比较器输出低电平zero。
上述比较器根据比较器的原理遵循verilog-a的语法建模后的输出out为：
out＝{(one-zero)/2.0}*tanh(slope*(vin-hys/2.0))+(one+zero)/2.0。
本发明的一种抗单粒子效应的SAR-ADC，其整体结构如图2所示，针对权电容式SAR-ADC中权电容数模转换器DAC中小电容易受单粒子效应影响这一特性，对其进行双模冗余，当其中一个DAC受到单粒子效应影响时两个DAC的输出将不同，由于两个比较器和比较器副本具有相同输入的模拟电压，所以两个比较器的输出不同，此时通过附图1的判定后输出s＝0,c＝0。此时SAR算法停止执行，并等待s＝1为止；实现了降低冗余面积的情况下，保证了ADC的可靠性。冗余结构下不会产生错误输出，从而以牺牲较小的面积为代价提高了芯片的可靠性。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的两种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (2)
1.一种抗单粒子效应的SAR-ADC，其特征在于：包括控制逻辑、加固的SAR算法模块、比较器、比较器副本、权电容数模转换器DAC、权电容数模转换器的复制DAC副本、时钟处理模块及数据处理模块，
所述控制逻辑接收用户输入的控制信号并根据输入的控制信号调整工作状态，同时接收加固的SAR算法模块的反馈信号用于判断目前的状态，所述控制逻辑向用户输出中断信号，便于用户控制，同时输出控制信号至加固的SAR算法模块；
所述加固的SAR算法模块接收控制逻辑的控制信号，并输出反馈信号给控制逻辑；同时加固的SAR算法模块接收控制信号后根据比较器和比较器副本的输入将转换后的数字数据传输出至权电容数模转换器DAC和权电容数模转换器的复制DAC副本以及数据处理模块；
所述电容数模转换器DAC及DAC副本接收加固的SAR算法模块输出的数字数据后转化为模拟电压并分别传输出至所述比较器和比较器副本；
所述比较器和比较器副本的一个输入分别接收权电容数模转换器DAC及DAC副本的转换结果，另一个输入同时输入相同的模拟电压，并将比较后的结果传输出至加固的SAR算法模块，所述加固的SAR算法模块接收比较器和比较器副本的输出并对其进行比较，实现对DAC和DAC副本是否受单粒子效应影响的判断；
所述数据处理模块接收加固的SAR算法模块输出的数字数据，并通过通信协议为用户输出不同协议类型的数字信号；
所述时钟处理模块接收外部输入时钟并将其进行倍频处理后输出至控制逻辑。
2.根据权利要求1所述的一种抗单粒子效应的SAR-ADC的设计，其特征在于，所述电容数模转换器DAC采用双模冗余处理，所述比较器根据电容数模转换器DAC的冗余进行相应的双模冗余处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810729951.0A CN108880552B (zh) | 2018-07-05 | 2018-07-05 | 一种抗单粒子效应的sar-adc |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810729951.0A CN108880552B (zh) | 2018-07-05 | 2018-07-05 | 一种抗单粒子效应的sar-adc |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108880552A CN108880552A (zh) | 2018-11-23 |
| CN108880552B true CN108880552B (zh) | 2022-04-22 |
Family
ID=64299074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810729951.0A Active CN108880552B (zh) | 2018-07-05 | 2018-07-05 | 一种抗单粒子效应的sar-adc |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108880552B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102117797A (zh) * | 2009-12-30 | 2011-07-06 | 中国科学院微电子研究所 | 一种cmos集成电路抗单粒子辐照加固电路 |
| CN102820879A (zh) * | 2012-08-17 | 2012-12-12 | 中国电子科技集团公司第五十八研究所 | 抗辐照的三模冗余电路结构 |
| CN103001636A (zh) * | 2012-12-11 | 2013-03-27 | 北京时代民芯科技有限公司 | 一种折叠内插式模数转换器件的单粒子效应检测方法 |
| CN103955448A (zh) * | 2014-05-21 | 2014-07-30 | 西安空间无线电技术研究所 | 一种抗单粒子翻转的fft加固设计方法 |
| CN105897267A (zh) * | 2016-04-18 | 2016-08-24 | 西北核技术研究所 | 一种模拟数字转换器单粒子效应测试方法及系统 |
| CN106026999A (zh) * | 2016-05-13 | 2016-10-12 | 河海大学常州校区 | 一种抗单粒子效应的cmos比较器 |
| CN106877866A (zh) * | 2014-12-17 | 2017-06-20 | 美国亚德诺半导体公司 | 用于模数转换器的微处理器辅助校准 |
| CN107682012A (zh) * | 2017-09-11 | 2018-02-09 | 电子科技大学 | 一种适用于逐次逼近式模数转换器的低复杂度dem技术 |
| CN107968656A (zh) * | 2016-10-20 | 2018-04-27 | 国民技术股份有限公司 | 一种逐次逼近型模拟数字转换器及其应用切换方法 |
| CN108242929A (zh) * | 2017-07-07 | 2018-07-03 | 西安微电子技术研究所 | 一种用于sar型adc的多精度抗辐照逻辑控制装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7945428B2 (en) * | 2007-03-23 | 2011-05-17 | Beckman Coulter, Inc. | Multi-gain adaptive linear processing and gated digital system for use in flow cytometry |
-
2018
- 2018-07-05 CN CN201810729951.0A patent/CN108880552B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102117797A (zh) * | 2009-12-30 | 2011-07-06 | 中国科学院微电子研究所 | 一种cmos集成电路抗单粒子辐照加固电路 |
| CN102820879A (zh) * | 2012-08-17 | 2012-12-12 | 中国电子科技集团公司第五十八研究所 | 抗辐照的三模冗余电路结构 |
| CN103001636A (zh) * | 2012-12-11 | 2013-03-27 | 北京时代民芯科技有限公司 | 一种折叠内插式模数转换器件的单粒子效应检测方法 |
| CN103955448A (zh) * | 2014-05-21 | 2014-07-30 | 西安空间无线电技术研究所 | 一种抗单粒子翻转的fft加固设计方法 |
| CN106877866A (zh) * | 2014-12-17 | 2017-06-20 | 美国亚德诺半导体公司 | 用于模数转换器的微处理器辅助校准 |
| CN105897267A (zh) * | 2016-04-18 | 2016-08-24 | 西北核技术研究所 | 一种模拟数字转换器单粒子效应测试方法及系统 |
| CN106026999A (zh) * | 2016-05-13 | 2016-10-12 | 河海大学常州校区 | 一种抗单粒子效应的cmos比较器 |
| CN107968656A (zh) * | 2016-10-20 | 2018-04-27 | 国民技术股份有限公司 | 一种逐次逼近型模拟数字转换器及其应用切换方法 |
| CN108242929A (zh) * | 2017-07-07 | 2018-07-03 | 西安微电子技术研究所 | 一种用于sar型adc的多精度抗辐照逻辑控制装置 |
| CN107682012A (zh) * | 2017-09-11 | 2018-02-09 | 电子科技大学 | 一种适用于逐次逼近式模数转换器的低复杂度dem技术 |
Non-Patent Citations (4)
| Title |
|---|
| Single event effects in analog-to-digital converters: device performance and system impact;T.L. Turflinger 等;《IEEE Transactions on Nuclear Science》;19941231;第41卷(第6期);2187-2194 * |
| Total Ionizing Dose Effects of 55-nm Silicon-Oxide-Nitride-Oxide-Silicon Charge Trapping Memory in Pulse and DC Modes;李梅 等;《Chinese Physics Letters》;20180703;第35卷(第7期);135-138 * |
| 基于两步式结构的12bit高速低功耗逐次逼近型ADC研究;蒋佳君;《中国优秀硕士学位论文全文数据库 信息科技辑》;20170215(第02(2017年)期);I135-1125 * |
| 基于标准工艺的模数转换器抗辐照加固设计与验证;陈良;《中国优秀硕士学位论文全文数据库 信息科技辑》;20170215(第02(2017年)期);I135-1109 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108880552A (zh) | 2018-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101977058B (zh) | 带数字校正的逐次逼近模数转换器及其处理方法 | |
| US8599059B1 (en) | Successive approximation register analog-digital converter and method for operating the same | |
| WO2013002957A2 (en) | Two-stage analog-to-digital converter using sar and tdc | |
| CN109150186B (zh) | 一种适用于逐次逼近模数转换器的预测量化方法 | |
| TWI532328B (zh) | 類比數位轉換裝置及其轉換方法 | |
| CN105720980B (zh) | 对于每个位电容器具有专用参考电容器的sar dac | |
| CN108306644B (zh) | 基于10位超低功耗逐次逼近型模数转换器前端电路 | |
| CN102045067A (zh) | 提高逐次逼近adc输出信噪比的转换和校准算法及adc | |
| CN104283563B (zh) | 一种用于单调开关方式的逐次逼近型模数转换器 | |
| CN106877869B (zh) | 一种能提高电阻电容型逐次逼近模数转换器线性度的电容排序方法 | |
| US20200228132A1 (en) | Analog-to-digital converter device | |
| WO2015041937A1 (en) | Pipelined successive approximation analog-to-digital converter | |
| CN107863966A (zh) | 一种用于智能传感器的逐次逼近模数转换器电容优化方法 | |
| CN108880545B (zh) | 一种流水线模数转换器比较器失调前台校准电路及方法 | |
| EP2842230A1 (en) | Method and apparatus for analog-to-digital converter | |
| US20100309035A1 (en) | Method and apparatus to improve reference voltage accuracy | |
| US9197231B1 (en) | Systems and methods for data conversion | |
| CN108880552B (zh) | 一种抗单粒子效应的sar-adc | |
| KR101938551B1 (ko) | 방사선에 의한 신호 왜곡을 감지하는 장치 및 아날로그 디지털 컨버터 | |
| CN106656190A (zh) | 连续逼近式模拟数字转换电路及其方法 | |
| Hu et al. | Energy-efficient, area-efficient, high-accuracy and low-complexity switching scheme for SAR ADC | |
| CN104467847A (zh) | 冗余自适应电荷再分布模数转换器的校准方法 | |
| CN104518798B (zh) | 模拟数字转换装置及其方法 | |
| US20130088374A1 (en) | Successive approximation analog to digital converter with comparator input toggling | |
| CN114024550B (zh) | 模数转换器和自动化配电设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |