CN111239582A - 用于集成电路的电磁故障注入探测方法及相应的集成电路 - Google Patents

用于集成电路的电磁故障注入探测方法及相应的集成电路 Download PDF

Info

Publication number
CN111239582A
CN111239582A CN201811443281.2A CN201811443281A CN111239582A CN 111239582 A CN111239582 A CN 111239582A CN 201811443281 A CN201811443281 A CN 201811443281A CN 111239582 A CN111239582 A CN 111239582A
Authority
CN
China
Prior art keywords
flip
flop
gate
logical
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811443281.2A
Other languages
English (en)
Inventor
张英辉
张行健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuxin Microelectronics Xiamen Co Ltd
Original Assignee
Yuxin Microelectronics Xiamen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuxin Microelectronics Xiamen Co Ltd filed Critical Yuxin Microelectronics Xiamen Co Ltd
Priority to CN201811443281.2A priority Critical patent/CN111239582A/zh
Publication of CN111239582A publication Critical patent/CN111239582A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种用于集成电路的电磁故障注入探测方法及相应的集成电路，方法包括：将至少一个用于感知电压下降干扰的第一正反器和至少一个用于感知电压上升干扰的第二正反器置于所述集成电路内；基于所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果。本发明利用多个正反器(flip‑flop)及故障发生逻辑来探测电磁故障注入，具有简单易实现的优点，可容易整合于芯片内，芯片可依据故障发生逻辑的探测结果来进行故障发生后的必要处理，实现对芯片的保护。

Description

用于集成电路的电磁故障注入探测方法及相应的集成电路
技术领域
本发明涉及集成电路，特别是一种用于集成电路的电磁故障注入探测方法，一种集成电路，及包括所述集成电路的系统。
背景技术
集成电路具有体积小、功能集成度高且低功耗等优点，但是容易遭受恶意故障注入。故障注入攻击是一种主动的侧信道攻击方式，引起电路产生错误的手段有多种，例如电磁脉冲、激光照射、时钟毛刺、电压毛刺等等，目前已经成为对安全芯片实施攻击最有效的手段。
电磁故障注入作为一种新型的攻击方法，具体可以是借助于生成电磁辐射的电磁注入线圈来注入故障，这种攻击方式为修改逻辑运算的临时结果的一个或多个位的值而不损伤电路的物理完整性，如使芯片内正反器的逻辑值产生改变，进而引发误动作导致异常。进一步的，攻击者可以利用这些异常分析集成电路的特性从而获得安全信息如下秘钥等。
目前，存在用于保护集成电路免受这种类型攻击的方法，如，包括对所执行的运算进行多次验证的加密运算。但是，这些现有的方案可以通过更复杂的故障注入方案(如双重故障注入攻击)来克服。
发明内容
本发明的主要目的在于克服现有技术中的上述缺陷，提出一种用于集成电路的电磁故障注入探测方法及相应的集成电路，能够实现对电磁故障注入的探测，简单易实现。
本发明采用如下技术方案：
根据本发明的一方面，提供一种用于集成电路的电磁故障注入探测方法，包括：将至少一个用于感知电压下降干扰的第一正反器和至少一个用于感知电压上升干扰的第二正反器置于所述集成电路内；基于所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果。
根据本发明的一个实施方式，所述第一正反器包括第一逻辑NOR门和第二逻辑NOR门，所述第一逻辑NOR门与所述第二逻辑NOR门交叉耦接；或者，所述第一正反器包括第一逻辑NOR门和第一逻辑NOT门，所述第一逻辑NOR门和所述第一逻辑NOT门交叉耦接。
根据本发明的一个实施方式，所述第二正反器包括第一逻辑NAND门和第二逻辑NAND门，所述第一逻辑NAND门和第二逻辑NAND门交叉耦接；或者，所述第二正反器包括第一逻辑NAND门和第二逻辑NOT门，所述第一逻辑NAND门和所述第二逻辑NOT门交叉耦接。
根据本发明的一个实施方式，所述基于所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果，包括：
判断第一重置信号发生后的第一正反器的第一逻辑NOR门的输出是否为1，如果为1，判断出有电磁故障注入；
判断第二重置信号发生后的第二正反器的第一逻辑NAND门的输出是否为0，如果为0，判断出有电磁故障注入；
所述第一重置信号为高电平有效；所述第二重置信号为低电平有效。
根据本发明的第二方面，提供一种集成电路，所述集成电路包括用于检测电磁故障注入探测模块和故障发生逻辑模块；所述探测模块包括置于集成电路内的至少一个用于感知电压下降干扰的第一正反器和至少一个用于感知电压上升干扰的第二正反器；所述故障发生逻辑模块用于根据所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果。
根据本发明的一个实施方式，所述第一正反器包括第一逻辑NOR门和第二逻辑NOR门，所述第一逻辑NOR门与所述第二逻辑NOR门交叉耦接；或者，所述第一正反器包括第一逻辑NOR门和第一逻辑NOT门，所述第一逻辑NOR门和所述第一逻辑NOT门交叉耦接。
根据本发明的一个实施方式，所述第一逻辑NAND门输出端相关导线用接地金属线屏蔽。
根据本发明的一个实施方式，所述第二正反器包括第一逻辑NAND门和第二逻辑NAND门，所述第一逻辑NAND门和第二逻辑NAND门交叉耦接；或者，所述第二正反器包括第一逻辑NAND门和第二逻辑NOT门，所述第一逻辑NAND门和所述第二逻辑NOT门交叉耦接。
根据本发明的一个实施方式，所述第一逻辑NOR门输出端相关导线用接地金属线屏蔽。
根据本发明的一个实施方式，所述故障发生逻辑模块用于根据所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果，具体包括：
所述故障发生逻辑模块判断第一重置信号发生后的第一正反器的第一逻辑NOR门的输出是否为1，如果为1，判断出有电磁故障注入；
所述故障发生逻辑模块判断第二重置信号发生后的第二正反器的第一逻辑NAND门的输出是否为0，如果为0，判断出有电磁故障注入；
所述第一重置信号为高电平有效；所述第二重置信号为低电平有效。
根据本发明的第三方面，提供一种系统，所述系统包括如以上所描述的集成电路，所述系统包括芯片卡或计算系统。
由上述对本发明的描述可知，与现有技术相比，本发明具有如下有益效果：
本发明利用多个正反器(flip-flop)及故障发生逻辑来探测电磁故障注入，具有简单易实现的优点，可容易整合于芯片内，芯片可依据故障发生逻辑的探测结果来进行故障发生后的必要处理，实现对芯片的保护。
上述说明仅是本发明技术方案的概述，为了能够更清楚地了解本发明的技术手段，从而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下列举本发明的具体实施方式。
根据下文结合附图对本发明具体实施例的详细描述，本领域技术人员将会更加明了本发明的上述及其他目的、优点和特征。
附图说明
图1为本发明所述的Type1类型第一正反器；其中，图1(a)为电路图；图1(b)为运算符号图；
图2为发明所述的Type2类型第二正反器；其中，图2(a)为电路图；图2(b)为运算符号图；
图3为本发明实施例的电磁故障注入探测的逻辑电路图一；
图4为本发明实施例的电磁故障注入探测的逻辑电路图二；
图5为本发明所述的Type1R类型第一正反器；其中，图5(a)为电路图；图5(b)为运算符号图；
图6为发明所述的Type2R类型第二正反器；其中，图6(a)为电路图；图6(b)为运算符号图；
图7为本发明实施例的电磁故障注入探测的逻辑电路图三。
具体实施方式
以下通过具体实施方式对本发明作进一步的描述。
根据本发明的一方面，提供一种用于集成电路的电磁故障注入探测方法，包括：将至少一个用于感知电压下降干扰的第一正反器和至少一个用于感知电压上升干扰的第二正反器置于所述集成电路内；基于所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果。
具体的，用于感知电压下降干扰的第一正反器和至少一个用于感知电压上升干扰的第二正反器置于所述集成电路的同一区域内。目前，一般逻辑门(如下述的或非门、与非门、非门等)的大小在数微米(micro meter)甚至更小，因此，这些在集成电路中(芯片中)前后并排的逻辑门其空间距离也是非常近，称作在同一区域，依据电磁学的理论，作用在这区域中的电场和磁场可以近似为相同，因此对同一区域逻辑门的作用也近似相同。
参见图1所示，所述第一正反器和传统用NOR门(或非门)组成的SR正反器的结构和逻辑相同，包括第一逻辑NOR门和第二逻辑NOR门，所述第一逻辑NOR门与所述第二逻辑NOR门交叉耦接。在传统用NOR门(或非门)组成的SR正反器上的改进是，用接地的金属线屏蔽输出引脚Q相关的导线，以尽量降低电磁波对其影响；同时，不屏蔽输出引脚QB相关导线，甚至可根据需要增加输出引脚QB相关导线，以增加电磁波对其影响。
参见图2所示，所述第一正反器和传统用NAND门(与非门)组成的SR正反器的结构和逻辑相同，包括第一逻辑NAND门和第二逻辑NAND门，所述第一逻辑NAND门与所述第二逻辑NAND门交叉耦接。在传统用NAND门(与非门)组成的SR正反器上的改进是，用接地的金属线屏蔽输出引脚Q相关的导线，以尽量降低电磁波对其影响；同时，不屏蔽输出引脚QB相关导线，甚至可根据需要增加输出引脚QB相关导线，以增加电磁波对其影响。
需要说明的是，上述的第一正反器和第二正反器中的第一和第二只是一个命名规则，以对两种正反器进行区分。具体实施时，所述第一正反器也可以是NAND门(与非门)组成的SR正反器，用于感知电压上升干扰；所述第二正反器也可以是NOR门(或非门)组成的SR正反器，用于感知电压下降干扰。
具体的，参见图3和图4所示，本实施例可包括M个第一正反器(Type1)FP0、FP1～FPM-1，与引脚Q相连的对应的输出分别是QP0、QP1～QPM-1；其中，M>＝1，所有的引脚S与地GND相连接，所有的引脚R与高电平有效的重置信号RESET相连接。
同时，包括N个第二正反器(Type2)FR0、FR1～FRN-1，与引脚Q相连的对应的输出分别是QR0、QR1～QRN-1；其中N>＝1，所有的引脚RB与电源VDD相连接，所有的引脚与低电平有效的重置信号RESETN相连接。
所述M个第一正反器(Type1)和N个第二正反器(Type2)，集中置于集成电路同一区域内，由于这些正反器是集中在芯片中的极小区域内，电磁干扰对这些正反器会产生极为相似的磁场和电场影响。
对于Type 1类型正反器FP0、FP1～FPM-1，由于所有的引脚R全部相连到RESET，受芯片的重置信号控制，而所有引脚S全部接地GND，因此，当芯片重置信号发生时，所有引脚R会被设置为逻辑1，所有的引脚Q会被设置为逻辑0，所有的引脚QB会被设置为逻辑1，芯片继续动作，当电磁干扰未大到使逻辑产生变化时，所有的引脚Q会持续保持为逻辑0，所有的引脚QB会持续保持为逻辑1。
由于引脚Q受到屏蔽，所以不直接受电磁干扰影响。由于引脚S都连到地GND，因此固定为逻辑0，也不受电磁干扰影响。而引脚QB和引脚R因未屏蔽所以会受电磁干扰影响。当电压产生变化时，因物理位置相近，电磁干扰产生电压的变化方向会很接近，可能同时增大也可能同时变小，具体由电磁干扰信号的极性(polarity)来决定。
当电磁干扰发生其极性使引脚QB和引脚R的电压同时上升时，由于引脚QB已是逻辑1，电压上升时逻辑不变，因此引脚Q仍维持逻辑0不变，此种状况正反器FP0、FP1～FPM-1无法感知。
当电磁干扰发生其极性使引脚QB和引脚R的电压同时下降时，由于引脚R已是逻辑0，电压下降逻辑不变，而引脚QB会因电压下降过多逻辑由1变0，引脚Q直接受引脚QB影响逻辑由0变1，此种状况正反器FP0、FP1～FPM-1是可以感知的。
进一步的，当QP0、QP1～QPM-1中任一正反器的输出引脚Q为逻辑1时表示电磁干扰发生，由故障发生逻辑继续处理。
对于Type 2类型正反器FR0、FR1～FRN-1，由于所有的引脚SB全部相连到RESETN，受芯片的重置信号控制，而所有引脚RB全部接电源，因此，当芯片重置信号发生时，所有引脚SB会被设置为逻辑0，所有的引脚Q会被设置为逻辑1，所有的引脚QB会被设置为逻辑0；芯片继续动作，当电磁干扰未大到使逻辑产生变化时，所有的引脚Q会持续保持为逻辑1，所有的引脚QB会持续保持为逻辑0。
由于引脚Q受到屏蔽，所以不直接受电磁干扰影响。由于引脚RB都连到电源，固定为逻辑1，所以也不受电磁干扰影响，而引脚QB和引脚SB因未屏蔽所以会受电磁干扰影响。当电压产生变化时，因物理位置相近，电磁干扰产生电压的变化方向会很接近，可能同时增大也可能同时变小，具体由电磁干扰信号的极性(polarity)来决定。
当干扰发生其极性使引脚QB和引脚SB的电压同时下降时，由于引脚QB已是逻辑0，电压上升逻辑不变，因此引脚Q仍维持逻辑1不变，此种状况是正反器FR0、FR1～FRN-1是无法感知的。
当干扰发生其极性会使引脚QB和引脚SB的电压同时上升，由于引脚SB已是逻辑1，电压上升逻辑不变，而引脚QB会因电压上升过多逻辑由0变1，引脚Q直接受引脚QB影响逻辑由1变0，此种状况是正反器FR0、FR1～FRN-1是可以感知的。
进一步的，当QR0、QR1～QRN-1中任一正反器的输出引脚Q为逻辑0时表示电磁干扰发生，由故障发生逻辑继续处理。
参见图3所示，故障发生逻辑的等效逻辑用硬件描述语言Verilog可表示如下：
FAULT＝(QP0|QP1|...|QPM-1)|(！QR0|！QR1|…|！QRN-1)
即当QP0、QP1～QPM-1中任一正反器的输出引脚Q为逻辑1或当QR0、QR1～QRN-1中任一正反器的输出引脚Q为逻辑0时，FAULT等于逻辑1。其中，FAULT等于逻辑1表示有故障发生，即判断出有电磁故障注入，否则，判断出没有电磁故障注入。
具体实现时，故障发生逻辑可以通过硬件、软件或软硬件混合实现。
综上所述，Type 1类型正反器只能感知会使电压下降的电磁干扰，Type 2类型正反器只能感知会使电压上升的电磁干扰，并且两者是互补的，本发明中，通过同时使用Type1类型正反器和Type 2类型正反器以覆盖所有极性的电磁干扰，电磁干扰发生逻辑就是用于总结所有Type 1和Type 2正反器侦测结果，产生最终侦测判定，提供给芯片使用。
参见图5所示，由于前面所述的Type 1类型正反器在本发明使用时其引脚S是固定接地GND，所以在实际应用时，Type 1类型正反器可以简化成为如图4所示的Type 1R类型正反器，即所述第一正反器包括第一逻辑NOR门和第一逻辑NOT门，所述第一逻辑NOR门和所述第一逻辑NOT门交叉耦接，其功能与Type 1类型正反器完全相同。
参见图6所示，由于前面所述的Type 2类型正反器在本发明使用时其引脚RB是固定接电源VDD，所以在实际应用时，Type 2类型正反器可以简化成为如图5所示的Type 2R类型正反器，即所述第二正反器包括第一逻辑NAND门和第二逻辑NOT门，所述第一逻辑NAND门和所述第二逻辑NOT门交叉耦接，其功能与Type 2类型正反器完全相同。
参见图7所示，为M个第一正反器(Type 1R)与N个第二正反器(Type 2R)组成的逻辑电路，结合故障发生逻辑，实现对电磁故障注入的探测。
尽管图3和图7列出了本发明的两个实施方式，但实际应用时，所述的M个第一正反器可以是Type 1类型和Type 1R类型的混合组合，所述的N个正反器可以是Type 2类型和Type2R类型的混合组合；也可以M各第一正反器是Type 1类型或Type 1R类型的单独组合，而所述的N个正反器可以是Type 2类型和Type 2R类型的组合；或者，所述的M个第一正反器可以是Type 1类型和Type 1R类型的混合组合，所述的N个正反器可以是Type 2类型或Type2R类型的单独组合，等等。具体的，本发明实施方式中不做进一步的列举。
需要说明的是，尽管前面所述的第一正反器为NOR门(或非门)组成的SR正反器，所述的第二正反器为NAND门(与非门)组成的SR正反器，但可以理解的是，只要能够实现既能感知电压下降干扰又能感知电压上升干扰，采用其他的正反器也是可以的。
根据本发明的第二方面，提供一种集成电路，所述集成电路包括用于检测电磁故障注入探测模块和故障发生逻辑模块；所述探测模块包括置于集成电路内的至少一个用于感知电压下降干扰的第一正反器和至少一个用于感知电压上升干扰的第二正反器；所述故障发生逻辑模块用于根据所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果。
所述第一正反器包括第一逻辑NOR门和第二逻辑NOR门，所述第一逻辑NOR门与所述第二逻辑NOR门交叉耦接；或者，所述第一正反器包括第一逻辑NOR门和第一逻辑NOT门，所述第一逻辑NOR门和所述第一逻辑NOT门交叉耦接。
所述第一逻辑NAND门输出端相关导线用接地金属线屏蔽。
所述第二正反器包括第一逻辑NAND门和第二逻辑NAND门，所述第一逻辑NAND门和第二逻辑NAND门交叉耦接；或者，所述第二正反器包括第一逻辑NAND门和第二逻辑NOT门，所述第一逻辑NAND门和所述第二逻辑NOT门交叉耦接。
所述第一逻辑NOR门输出端相关导线用接地金属线屏蔽。
所述故障发生逻辑模块用于根据所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果，具体包括：
所述故障发生逻辑模块判断第一重置信号发生后的第一正反器的第一逻辑NOR门的输出是否为1，如果为1，判断出有电磁故障注入；
所述故障发生逻辑模块判断第二重置信号发生后的第二正反器的第一逻辑NAND门的输出是否为0，如果为0，判断出有电磁故障注入；
所述第一重置信号为高电平有效；所述第二重置信号为低电平有效。
所述第一正反器、所述第二正反器和所述故障发生逻辑模块的具体组合及工作原理参见所述的用于集成电路的电磁故障注入探测方法，此处不再重复表述。
根据本发明的第三方面，提供一种系统，所述系统包括如以上所描述的集成电路，所述系统包括但不限于芯片卡或计算系统。
以上描述的集成电路常规地可以被集成为包括处理单元的系统，常规地时在计算机(CMP)的或者在移动电话机的芯片卡(CC)的处理单元中，以实现安全操作。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种用于集成电路的电磁故障注入探测方法，其特征在于，包括：将至少一个用于感知电压下降干扰的第一正反器和至少一个用于感知电压上升干扰的第二正反器置于所述集成电路内；基于所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果。
2.根据权利要求1所述的用于集成电路的电磁故障注入探测方法，其特征在于，所述第一正反器包括第一逻辑NOR门和第二逻辑NOR门，所述第一逻辑NOR门与所述第二逻辑NOR门交叉耦接；或者，所述第一正反器包括第一逻辑NOR门和第一逻辑NOT门，所述第一逻辑NOR门和所述第一逻辑NOT门交叉耦接。
3.根据权利要求2所述的用于集成电路的电磁故障注入探测方法，其特征在于，所述第二正反器包括第一逻辑NAND门和第二逻辑NAND门，所述第一逻辑NAND门和第二逻辑NAND门交叉耦接；或者，所述第二正反器包括第一逻辑NAND门和第二逻辑NOT门，所述第一逻辑NAND门和所述第二逻辑NOT门交叉耦接。
4.根据权利要求3所述的用于集成电路的电磁故障注入探测方法，其特征在于，所述基于所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果，包括：
判断第一重置信号发生后的第一正反器的第一逻辑NOR门的输出是否为1，如果为1，判断出有电磁故障注入；
判断第二重置信号发生后的第二正反器的第一逻辑NAND门的输出是否为0，如果为0，判断出有电磁故障注入；
所述第一重置信号为高电平有效；所述第二重置信号为低电平有效。
5.一种集成电路，其特征在于，所述集成电路包括用于检测电磁故障注入探测模块和故障发生逻辑模块；所述探测模块包括置于集成电路内的至少一个用于感知电压下降干扰的第一正反器和至少一个用于感知电压上升干扰的第二正反器；所述故障发生逻辑模块用于根据所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果。
6.根据权利要求5所述的集成电路，其特征在于，所述第一正反器包括第一逻辑NOR门和第二逻辑NOR门，所述第一逻辑NOR门与所述第二逻辑NOR门交叉耦接；或者，所述第一正反器包括第一逻辑NOR门和第一逻辑NOT门，所述第一逻辑NOR门和所述第一逻辑NOT门交叉耦接。
7.根据权利要求6所述的集成电路，其特征在于，所述第一逻辑NAND门输出端相关导线用接地金属线屏蔽。
8.根据权利要求6所述的集成电路，其特征在于，所述第二正反器包括第一逻辑NAND门和第二逻辑NAND门，所述第一逻辑NAND门和第二逻辑NAND门交叉耦接；或者，所述第二正反器包括第一逻辑NAND门和第二逻辑NOT门，所述第一逻辑NAND门和所述第二逻辑NOT门交叉耦接。
9.根据权利要求8所述的集成电路，其特征在于，所述第一逻辑NOR门输出端相关导线用接地金属线屏蔽。
10.根据权利要求8所述的集成电路，其特征在于，所述故障发生逻辑模块用于根据所述第一正反器的输出和所述第二正反器的输出，判断出电磁故障注入探测结果，具体包括：
所述故障发生逻辑模块判断第一重置信号发生后的第一正反器的第一逻辑NOR门的输出是否为1，如果为1，判断出有电磁故障注入；
所述故障发生逻辑模块判断第二重置信号发生后的第二正反器的第一逻辑NAND门的输出是否为0，如果为0，判断出有电磁故障注入；
所述第一重置信号为高电平有效；所述第二重置信号为低电平有效。
11.一种系统，所述系统包括根据权利要求5至10中任意一项权利要求所述的集成电路。
12.根据权利要求11所述的系统，所述系统包括芯片卡或计算系统。
CN201811443281.2A 2018-11-29 2018-11-29 用于集成电路的电磁故障注入探测方法及相应的集成电路 Pending CN111239582A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811443281.2A CN111239582A (zh) 2018-11-29 2018-11-29 用于集成电路的电磁故障注入探测方法及相应的集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811443281.2A CN111239582A (zh) 2018-11-29 2018-11-29 用于集成电路的电磁故障注入探测方法及相应的集成电路

Publications (1)

Publication Number Publication Date
CN111239582A true CN111239582A (zh) 2020-06-05

Family

ID=70873839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811443281.2A Pending CN111239582A (zh) 2018-11-29 2018-11-29 用于集成电路的电磁故障注入探测方法及相应的集成电路

Country Status (1)

Country Link
CN (1) CN111239582A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116400199A (zh) * 2023-06-05 2023-07-07 中国汽车技术研究中心有限公司 芯片时钟毛刺故障注入交叉验证测试方法和装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116400199A (zh) * 2023-06-05 2023-07-07 中国汽车技术研究中心有限公司 芯片时钟毛刺故障注入交叉验证测试方法和装置
CN116400199B (zh) * 2023-06-05 2023-09-15 中国汽车技术研究中心有限公司 芯片时钟毛刺故障注入交叉验证测试方法和装置

Similar Documents

Publication Publication Date Title
CN105391542B (zh) 用于集成电路检测电磁故障注入攻击探测方法及探测器
Katsarou et al. Soft error interception latch: Double node charge sharing SEU tolerant design
JP2017208843A (ja) 識別キーを生成する装置及び方法
TW201600998A (zh) 偵測錯誤注入的方法與裝置
CN1469131A (zh) 使集成电路设备免遭袭击的电压低频干扰检测装置和方法
US10361164B2 (en) Integrated circuit protection method, and corresponding integrated circuit
US20180349600A1 (en) Integrated Circuit With Tamper Protection And Method Therefor
US11181566B2 (en) Detection circuit of electromagnetic fault injection and security chip
CN105024686A (zh) 半导体芯片
US20210256119A1 (en) Digital Fault Injection Detector
CN111239582A (zh) 用于集成电路的电磁故障注入探测方法及相应的集成电路
US20210150027A1 (en) Integrated circuit with electromagnetic fault injection protection
WO2021026914A1 (zh) 毛刺信号检测电路、安全芯片和电子设备
CN108169694A (zh) 一种具有温度、工艺补偿功能的毛刺检测电路
Lee et al. Robust secure shield architecture for detection and protection against invasive attacks
Keshun et al. [Retracted] Research on Analysis and Classification of Vulnerability of Electromagnetic Pulse with a STM32 Single‐Chip Microcomputer
CN107957543A (zh) 一种测试随机数发生器的测试电路
Cui et al. Hardware trojan detection based on cluster analysis of mahalanobis distance
Zhou et al. Nonlinear analysis for hardware Trojan detection
US20140049359A1 (en) Security device and integrated circuit including the same
Choi et al. Eye-diagram estimation and analysis of High-Bandwidth Memory (HBM) interposer channel with crosstalk reduction schemes on 2.5 D and 3D IC
CN108932439A (zh) 用于检测故障的逻辑器件
CN111241780A (zh) 用于集成电路的防止故障注入控制信号的方法及集成电路
Xuelian et al. An active shielding layout design based on smart chip
CN104849648A (zh) 一种提高木马活性的测试向量生成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200605