CN116400199B - 芯片时钟毛刺故障注入交叉验证测试方法和装置 - Google Patents

Abstract

本发明涉及一种芯片时钟毛刺故障注入交叉验证测试方法和装置，涉及芯片测试领域，在有限时间内将毛刺时钟信号输入至各待测芯片，使各待测芯片在系统时钟信号和毛刺时钟信号之间切换，将来自各待测芯片的输出信号进行异或运算，实现批量交叉验证，本发明基于时钟毛刺故障注入的批量级测试；而且，实现了毛刺时钟信号与系统时钟信号切换过程中，以及周期变化的毛刺时钟信号的批量测试。

Description

芯片时钟毛刺故障注入交叉验证测试方法和装置

技术领域

本发明涉及芯片测试技术领域，尤其涉及一种芯片时钟毛刺故障注入交叉验证测试方法和装置。

背景技术

随着集成电路和信息技术的发展，车规电子应用越来越广泛，汽车芯片的功能安全和信息安全占据着举足轻重的地位，各大车厂也对所生产芯片部署了安全措施。车规芯片要求高安全性、高可靠性、高稳定性。其中信息安全尤为重要，包括AEC-Q100和ISO 26262等标准，亦需要满足安全芯片的相关等级评定标准，包括国际、国内EAL和国密等级。

针对密码芯片的攻击主要分为侧信道攻击和故障注入攻击两种，故障注入攻击首先向正常工作的芯片中注入故障，引起芯片功能异常，然后采用故障分析方法对芯片异常工作状态下的参数进行数学处理，从而获取芯片内部关键信息。时钟毛刺故障注入技术是通过在正常时钟周期中引入一段毛刺时钟，使得一个或多个触发器接受错误状态而修改指令、破坏数据或状态，最终使芯片内的秘密信息随着产生的错误操作而泄露。故障注入攻击的发展促进了各种防御对策的发展，因此部署了抗故障注入攻击防护措施的车规级安全芯片也需要通过相关测试来衡量其有效性。

传统的IC测试方式对于单颗芯片能提供较高的准确性，但是对于大批量的待测芯片，存在测试流程耗时长、测试效率不高等问题。针对传统测试技术存在的不足，特提出本发明。

发明内容

为了解决上述技术问题，本发明提供了一种芯片时钟毛刺故障注入交叉验证测试方法和装置，实现了基于时钟毛刺故障注入的批量级测试；而且，实现了毛刺时钟信号与系统时钟信号切换过程中，以及周期变化的毛刺时钟信号的批量测试。

本发明提供了一种芯片时钟毛刺故障注入交叉验证测试方法，该方法包括：

S1、生成毛刺时钟信号；

S2、在有限时间内将毛刺时钟信号输入至各待测芯片，使各待测芯片在系统时钟信号和毛刺时钟信号之间切换；其中，各待测芯片为同批次、同型号的，数量为多个；

S3、将来自各待测芯片的输出信号进行异或运算，实现批量交叉验证。

本发明提供了一种芯片时钟毛刺故障注入交叉验证测试装置，包括：

故障生成模块，用于生成毛刺时钟信号；

毛刺注入模块，用于在有限时间内将毛刺时钟信号输入至各待测芯片，使各待测芯片在系统时钟信号和毛刺时钟信号之间切换；其中，各待测芯片为同批次、同型号的，数量为多个；

交叉验证模块，用于将来自各待测芯片的输出信号进行异或运算，实现批量交叉验证。

本发明提出的一种芯片时钟毛刺故障注入交叉验证测试方法和装置，能够在测试大量的同批次、同型号车规级芯片时，提高对芯片抗故障注入攻击防护措施测试的效率，以及提高测试的灵活性。无需操作人员具备很多的专业知识，也能够快速、准确地完成大批量芯片的测试。进一步对于企业而言，越早发现芯片故障，越能减少生产和制造成本，为设计和制造争取了宝贵的时间。同时能够帮助企业发现芯片级安全缺陷、规避安全风险和完善产品功能，为车载安全芯片的发展以及国密技术在芯片中的快速落地提供相应测试技术方法和保障。而且，实现了毛刺时钟信号与系统时钟信号切换过程中，以及不同周期的毛刺时钟信号的批量测试，丰富了测试维度，精准评价芯片抗故障注入攻击防护措施的性能。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种芯片时钟毛刺故障注入交叉验证测试方法的流程示意图；

图2是本发明实施例提供的一种芯片时钟毛刺故障注入交叉验证测试装置的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将对本发明的技术方案进行清楚、完整的描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施例，都属于本发明所保护的范围。

本发明还提供了一种芯片时钟毛刺故障注入交叉验证测试方法，参见图1，包括以下步骤：

S1、生成毛刺时钟信号。

通过时钟选择信号选择一个高频时钟信号，或者两个以上的不同频的高频时钟信号的结合，生成毛刺时钟信号。所述高频时钟信号的频率大于系统时钟信号的频率。

具体的，通过与待测芯片系统时钟不同频率的高频时钟信号之间切换，来产生不同毛刺周期的故障时钟作为测试时钟信号。具体步骤是：使用两个时钟信号，一个为芯片正常工作时的系统时钟clock，另一个是高频时钟High-freq clock。当时钟选择信号sel为高电平时，将时钟信号从clock切换至High-freq clock，从而得到毛刺时钟。逐渐减小高频时钟High-freq clock的周期，从而得到毛刺周期逐渐减小的毛刺时钟。可以将系统时钟clock和高频时钟High-freq clock信号的相位对齐，避免破坏前一个时钟周期。需要说明的是，这里的高频时钟可以是两个以上的不同频的高频时钟信号的结合，从而丰富毛刺时钟的展现形式。

S2、在有限时间内将毛刺时钟信号输入至各待测芯片，使各待测芯片在系统时钟信号和毛刺时钟信号之间切换；其中，各待测芯片为同批次、同型号的，数量为多个；

将n颗（3≤n≤m，m为测试系统可供容纳芯片数量的最大值）同批次、同型号的待测芯片置于测试装置中，配置测试参数，包括芯片数量、系统时钟周期、毛刺时钟周期等。

构造多个测试支路，对各待测芯片在有限时间内同时注入同源的毛刺时钟信号，使各待测芯片在系统时钟信号和毛刺时钟信号之间切换。其中，毛刺时钟信号的持续时间配置为10 ns，步长在10 ns至几微秒之间。毛刺时钟信号的持续时间定义为原始系统时钟信号被毛刺取代的时间跨度。

通过构造多个测试支路并同时注入同源的毛刺时钟信号，有利于输出信号对齐，可以将采集到的输出信号直接用于交叉验证。

S3、将来自各待测芯片的输出信号进行异或运算，实现批量交叉验证。

S31、将来自各待测芯片的输出信号进行异或运算，如果异或结果为逻辑0，通过测试；如果异或结果为逻辑1，测试结果记录为错误。具体的，如果异或结果为逻辑0，说明各测试路径均不存在时序违例，即安全芯片设计能够有效抵抗时钟毛刺故障注入攻击，通过测试。如果异或结果为逻辑1，说明n颗芯片中存在至少1颗芯片由于毛刺时钟信号而发生工作状态异常，该测试结果被记录为错误。

具体的，异或操作指的是任两颗待测芯片执行内部算法时的输出结果，按顺序逐一进行按位异或操作。异或原则为：

0 ^ 0 = 0 ,

0 ^ 1 = 1,

1 ^ 0 = 1 ,

1 ^ 1 = 0 ,

当按位异或结果第一次出现1时，停止异或操作，认为该两颗待测芯片中至少一颗为异常，检测结果被记录为错误；如果异或结果均为0，则该两个待测芯片通过测试。

S32、将测试结果记录为错误的待测芯片分为两等份，两等份的待测芯片并列重复步骤S2~S3，逐步缩小测试范围直到找出故障芯片。

进一步可选的，将毛刺时钟信号的周期以固定步长逐渐减小，记录该批次待测芯片在不同周期的毛刺时钟信号注入下的输出信号，对输出信号进行异或运算，实现批量交叉验证。如果异或结果为逻辑1，说明n颗芯片中存在至少1颗芯片由于毛刺时钟信号减小而发生工作状态异常，该测试结果被记录为错误。将测试结果记录为错误的待测芯片分为两等份，两等份的待测芯片并列重复步骤S2~S3，逐步缩小测试范围直到找出故障芯片。测试结束后提供该批次芯片的抗时钟毛刺故障注入的测试结果。

对于任一等份的待测芯片来说，取任两颗待测芯片执行内部算法时的输出结果，按顺序逐一进行按位异或操作，首次出现异或操作为1时，两颗待测芯片记录为错误，继续后续的两等分操作。

所有芯片均经过测试装置，所有用于测试的毛刺时钟信号注入完毕，则测试结束。

本发明提出的一种芯片时钟毛刺故障注入交叉验证测试方法和装置，能够在测试大量的同批次、同型号车规级芯片时，提高对芯片抗故障注入攻击防护措施测试的效率，以及提高测试的灵活性。无需操作人员具备很多的专业知识，也能够快速、准确地完成大批量芯片的测试。进一步对于企业而言，越早发现芯片故障，越能减少生产和制造成本，为设计和制造争取了宝贵的时间。同时能够帮助企业发现芯片级安全缺陷、规避安全风险和完善产品功能，为车载安全芯片的发展以及国密技术在芯片中的快速落地提供相应测试技术方法和保障。而且，实现了毛刺时钟信号与系统时钟信号切换过程中，以及不同周期的毛刺时钟信号的批量测试，丰富了测试维度，精准评价芯片抗故障注入攻击防护措施的性能。

参见图2，本发明提供一种芯片时钟毛刺故障注入交叉验证测试装置，包括：故障生成模块、毛刺注入模块和交叉验证模块。

故障生成模块，用于生成毛刺时钟信号；

毛刺注入模块，用于在有限时间内将毛刺时钟信号输入至各待测芯片，使各待测芯片在系统时钟信号和毛刺时钟信号之间切换；其中，各待测芯片为同批次、同型号的，数量为多个。

交叉验证模块，用于将来自各待测芯片的输出信号进行异或运算，实现批量交叉验证。

毛刺注入模块构造多个测试支路，对各待测芯片在有限时间内同时注入同源的毛刺时钟信号，使各待测芯片在系统时钟信号和毛刺时钟信号之间切换。进一步的，待测芯片的输出连接交叉验证模块，使得输出信号直接用于批量交叉验证。

需要说明的是，本发明所用术语仅为了描述特定实施例，而非限制本申请范围。如本发明说明书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法或者设备中还存在另外的相同要素。

还需说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”等应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案。

Claims (4)

1.一种芯片时钟毛刺故障注入交叉验证测试方法，其特征在于，包括：

S1、生成毛刺时钟信号；

S2、在有限时间内将毛刺时钟信号输入至各待测芯片，使各待测芯片在系统时钟信号和毛刺时钟信号之间切换；其中，各待测芯片为同批次、同型号的，数量为多个；其中，将n颗同批次、同型号的待测芯片置于测试装置中，配置测试参数，包括芯片数量、系统时钟周期、毛刺时钟周期；3≤n≤m，m为测试系统可供容纳芯片数量的最大值；

S31、将来自各待测芯片的输出信号进行异或运算，异或操作指的是任两颗待测芯片执行内部算法时的输出结果，按顺序逐一进行按位异或操作；当按位异或结果第一次出现1时，停止异或操作，认为该两颗待测芯片中至少一颗为异常，检测结果被记录为错误；如果异或结果均为0，则该两颗待测芯片通过测试；

S32、将测试结果记录为错误的待测芯片分为两等份，两等份的待测芯片并列重复步骤S2~S32，逐步缩小测试范围直到找出故障芯片；

将毛刺时钟信号的周期以固定步长逐渐减小，记录该批次待测芯片在不同周期的毛刺时钟信号注入下的输出信号，并提供该批次芯片的抗时钟毛刺故障注入的测试结果。

2.根据权利要求1所述的方法，其特征在于，所述S1包括：

通过时钟选择信号选择一个高频时钟信号，或者两个以上的不同频的高频时钟信号的结合，生成毛刺时钟信号；

所述高频时钟信号的频率大于系统时钟信号的频率。

3.根据权利要求1所述的方法，其特征在于，所述S2包括：

构造多个测试支路，对各待测芯片在有限时间内同时注入同源的毛刺时钟信号，使各待测芯片在系统时钟信号和毛刺时钟信号之间切换。

4.一种芯片时钟毛刺故障注入交叉验证测试装置，其特征在于，包括：

故障生成模块，用于生成毛刺时钟信号；

毛刺注入模块，用于在有限时间内将毛刺时钟信号输入至各待测芯片，使各待测芯片在系统时钟信号和毛刺时钟信号之间切换；其中，各待测芯片为同批次、同型号的，数量为多个；其中，将n颗同批次、同型号的待测芯片置于测试装置中，配置测试参数，包括芯片数量、系统时钟周期、毛刺时钟周期；3≤n≤m，m为测试系统可供容纳芯片数量的最大值；

交叉验证模块，用于将来自各待测芯片的输出信号进行异或运算，将来自各待测芯片的输出信号进行异或运算，异或操作指的是任两颗待测芯片执行内部算法时的输出结果，按顺序逐一进行按位异或操作；当按位异或结果第一次出现1时，停止异或操作，认为该两颗待测芯片中至少一颗为异常，检测结果被记录为错误；如果异或结果均为0，则该两颗待测芯片通过测试；将测试结果记录为错误的待测芯片分为两等份，两等份的待测芯片并列重复运行毛刺注入模块和交叉验证模块，逐步缩小测试范围直到找出故障芯片；

所述装置还用于：将毛刺时钟信号的周期以固定步长逐渐减小，记录该批次待测芯片在不同周期的毛刺时钟信号注入下的输出信号，并提供该批次芯片的抗时钟毛刺故障注入的测试结果。