CN101617319B - 具有背面破坏防护的半导体装置 - Google Patents

具有背面破坏防护的半导体装置 Download PDF

Info

Publication number
CN101617319B
CN101617319B CN2008800054894A CN200880005489A CN101617319B CN 101617319 B CN101617319 B CN 101617319B CN 2008800054894 A CN2008800054894 A CN 2008800054894A CN 200880005489 A CN200880005489 A CN 200880005489A CN 101617319 B CN101617319 B CN 101617319B
Authority
CN
China
Prior art keywords
semiconductor device
light
back side
substrate
photosensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800054894A
Other languages
English (en)
Other versions
CN101617319A (zh
Inventor
弗兰克·萨卡里亚斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101617319A publication Critical patent/CN101617319A/zh
Application granted granted Critical
Publication of CN101617319B publication Critical patent/CN101617319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2121—Chip on media, e.g. a disk or tape with a chip embedded in its case
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Led Devices (AREA)

Abstract

提供一种防破坏半导体装置(5；20；30；40；50；60)，其包括形成在基板(7)的电路侧(6)上的多个电子电路，所述基板具有作为半导体装置的背面(8)的相对侧，所述半导体装置包括至少一个发光器件(9a-f；21)和至少一个光敏器件(10a-f；22a-b)，它们被设置在半导体装置的所述电路侧(6)上。所述发光器件(9a-f；21)被布置来将包括所述基板(7)透射的波长范围的光向着所述背面(8)发射到所述基板；以及所述光敏器件(10a-f；22a-b)被布置来感测通过所述基板(7)且在所述背面(8)上反射之后的所述发射的光的至少一部分，并且被布置来输出指示所述背面的反射状态的信号，因此能够检测对半导体装置(5；20；30；40；50；60)的背面(8)进行破坏的尝试。通过本发明，半导体装置可装备有背面破坏防护，既不会限制半导体装置的应用领域，也不会限制对装置封装的选择。

Description

具有背面破坏防护的半导体装置
技术领域
本发明涉及一种防破坏的半导体装置，该半导体装置包括形成在基板的电路侧上的多个电子电路，所述基板具有作为半导体装置的背面的相对侧，半导体装置包括设置在半导体装置的电路侧上的至少一个发光器件和和至少一个光敏器件。
背景技术
安全相关集成电路(IC)包括诸如用于加密或验证的密钥之类的保密信息，安全相关集成电路通常装备有防破坏结构以防止对IC中包含的该保密信息进行未授权访问。
在US7005733中，公开了一种这样的防破坏结构，根据该结构，光源被布置在具有多个光传感器的IC的表面上。用具有多个随机散布颗粒的透光材料来封装IC光源组件，并且用一种在内侧光反射且不允许光从外部进入的外部覆盖物来围绕该封装。当以这种方式封装IC光源组件时，光源发射的光与散布颗粒相互作用，并且被外部覆盖物的内侧反射，以形成由光传感器感测到的特征干扰模式。该特征模式被用于产生加密密钥。当封装被破坏使得外部覆盖物穿孔时，一些光将从该封装漏出，并且检测器感测到的干扰模式将被改变，并且密钥将因此而改变。
US7005733中所公开的防破坏结构的一个缺点是，该结构由于需要用反射性外部覆盖物封闭的透光封装来围绕IC，因此严格限制了这种IC的应用范围。
尤其，为了防止IC的背面被破坏，透光封装和反射性外部覆盖物必须围绕整个IC，由于需要封装具有围绕封装周围的连接器针脚，这进一步限制了应用范围。
因此，需要一种适用于较广应用范围的改进了的防破坏半导体装置。
尤其，需要提供一种允许封装时有更大的灵活性并且因此更加有成本效益的防破坏半导体装置。
发明内容
考虑到现有技术的上述和其他缺点，本发明的一个总的目的是提供一种适用于较广应用范围的改进了的防破坏半导体装置。
本发明的另一目的是提供一种更加有成本效益的防破坏半导体装置。
根据本发明，通过一种防破坏半导体装置来实现这些和其他目的，上述防破坏半导体装置包括形成在基板的电路侧上的多个电子电路，所述基板具有作为半导体装置的背面的相对侧。该半导体装置包括至少一个发光器件和至少一个光敏器件。至少一个发光器件和至少一个光敏器件设置在半导体装置的电路侧上，即，在半导体基板的表面上。发光器件被布置来将光朝向背面发射到基板。光敏器件被布置来感测通过基板并且在背面被反射之后的发射光的至少一部分。而且，光敏器件被布置来输出指示背面的反射状态的信号。这使得能够检测到对半导体装置的背面进行破坏的尝试。
根据本发明的另一方面，提供了一种产生标识符代码和检验标识符代码的方法。
在本发明的又一方面，提供一种具有特定发光结构的半导体装置。
可以在诸如Si、GaAs、SiGe、InP或SiC之类的半导体基板、或诸如玻璃之类的绝缘基板上制造根据本发明的半导体装置。
在本申请的上下文中，术语“光”应该被理解为主要指的是基板能够透射的波长的光。因此，其意图包括红外线(IR)和紫外线(UV)、以及可见电磁射线。不同的基板透射不同波长范围的光。例如，具有大约1.12eV的带隙的Si对于波长＞1.07μm的光是可透射的。
本发明基于这样的认识：可通过从半导体装置的内部对半导体装置的背面进行光学监视来实现对半导体装置的破坏防护。而且，本发明人已经意识到，可通过在半导体装置的电路侧上提供发光器件和光敏器件来实现光学监视。发光器件被布置和配置来发射可穿透基板并且在半导体装置的背面反射的光。光敏器件被布置和配置来感测在半导体装置的背面反射的光。如果背面由于某些原因被破坏，则其反射的光的分布将会改变。这种改变将会被(多个)光敏器件感测到，因此可实现对背面破坏的检测。
适当地提供手段使得光敏器件主要感测已经在半导体装置的背面反射的光。从发光器件例如通过基板直接发送到光敏器件的光将会降低光学破坏检测的敏感度。这种手段例如是发光器件和光敏器件之间的光阻结构。将这些光阻结构限定用于限制器件之间的直视。而且，光敏器件的位置可被选择为使得反射光的接收最大化。
通过本发明，半导体装置因此可装备有背面破坏防护，该背面破坏防护既没有限制半导体装置的应用领域，又没有限制对装置封装的选择。而且，在无需在制造半导体装置的步骤中添加任何处理的情况下，就可以实现根据本发明的半导体装置的背面破坏防护性能。
有利的是，发光器件和光敏器件每一个均可包括形成在半导体装置的电路侧上的电子电路的至少一个。发光器件和光敏器件可以是被专门设计用于各种目的的电子电路，可选地，还可以使用具有发光特性和/或光敏特性的标准器件。主要被用于其它目的的这样的装置的例子包括二极管和晶体管，它们二者通常都能够根据它们的特定状态而发光和检测光。
然而，优选的是，可在半导体装置的电路侧上将专用电子电路分别形成为发光器件和光敏器件。在硅基半导体装置的情况下，例如，能够以标准工艺制造的这种专用发光器件包括各种类型的正向偏置PN二极管、正向偏置的NMOS晶体管、和具有(故意地)烧断栅极氧化物(诸如反熔丝)的MOS晶体管。可调整所有这些发光器件，并且光脉冲宽度可以较短。
在最合适的发光结构的实施例中，在p型MOS晶体管(PMOST)和n型MOS晶体管(NMOST)之间的电路模块中限定了二极管。该二极管被正向偏置。通过短时间同时导通PMOST和NMOST来致使发光。PMOST和NMOST都导通的周期可以短至100ps。结果，获得了低于100ps的光脉冲宽度。这样的脉冲显然是短脉冲，这保证了可有效检测由于破坏而导致的光学偏移。而且，提供短脉冲降低了背景光的水平，因此改善了信噪比。另外，若有的话，则允许预测在哪个时帧内光敏器件应该感测输入的光。显然，10ns的脉冲比1微妙的脉冲更优选。诸如100ps的脉冲之类的更短的脉冲更好。
在另一实施例中，在多晶硅层中限定PMOST和NMOST之间的所述二极管的pn结。多晶硅层中掺杂有p型和n型载荷子以产生pn结。由于在pn结上有意遗漏硅化物，因此pn结用作二极管。这是一个有效光源。可以根据需要以任何半导体技术(包括65nm技术)来制造二极管。
作为专用光检测器件，可优选地使用CMOS图像芯片中类似像素的结构。这种结构有效地作为二极管。一个例子是p型掺杂半导体基板中的n型掺杂阱。该二极管具有在光检测之前充电的电容。当在二极管中捕获光子时，二极管放电。随后以类似对存储器单元(尤其是DRAM存储器)进行读出的方式读出二极管上的剩余电压。这可通过为每个光检测结构提供放大器晶体管来实现。二极管电压被用于控制放大器晶体管(例如，mosfet的栅极)。这导致基于电流的读出，其可以与来自未暴露的光检测结构的基准电流相比较。因此，实现了信号的数字化。
通过分别使用形成为半导体装置的电路侧上的电子电路的光敏器件和发光器件，不需要占用空间且占用成本的片上片(chip-on-chip)连接来实现所期望的背面破坏防护功能。
而且，发光器件可被布置来向着与包括关乎安全的电子电路的电路侧部分相对的背面侧部分发光，并且光敏器件可被布置来感测在该背面部分反射之后的发射光的至少一部分，从而使得能够检测针对关乎安全的电子电路的破坏尝试。
通过以此方式布置发光器件和光敏器件，保证了即使对半导体装置的特定的关乎安全的部分进行了局部破坏尝试也可被检测。
为了进一步提高安全性，多个光敏器件连同单个或多个被适当布置的发光器件，可被布置在关乎安全的电子电路的周围。这样的关键电子电路包括例如具有存储的数据的存储单元、和解密引擎。提供多个发光器件和光敏器件保证了对相对的背面的更大部分的保护。而且，可布置光敏器件和光检测器件的分组来保护多个相应的关乎安全的电子电路。
响应于对半导体装置背面的反射状态的改变进行指示的光敏器件所发射的信号，可通过使包括在该半导体装置中的电路失效来使该半导体装置失效。这种失效可以是可逆的或不可逆的，例如通过烧断熔丝来实现。
优选地，根据本发明的半导体装置可进一步包括光调整结构。在基板的背面适当地提供这样的结构。配置该结构来以任何方式(例如，通过散射、聚焦、或形成图案)改善或调整光反射。因此，反射效率可被改善，并且/或者可改善反射图案中的编码的信息。
在本发明的范围内可以得到多个光调整结构。根据一个实施例，用光聚焦结构来形成光调整结构。这尤其是诸如透镜或更高级的图案产生衍射元件之类的基于衍射的光学元件。这些更高级的图案产生衍射元件的示例包括可通过其产生高级图案的多焦点透镜和相息图(kino form)。通过在背面上形成衍射透镜，来自(多个)发光器件的反射光可聚焦在(多个)光敏器件上。因此，改善了信噪比。(多个)衍射元件的一个适当的实现方式包括在背面上或尤其在背面中提供多个沟槽。这种沟槽例如可以通过利用光刻和蚀刻、通过激光剥蚀、或通过机械雕刻来制造。其详细说明和实施例在WO2006/117765中公开，在此以引用的方式将其并入本文。然而，该申请将沟槽用于完全不同的应用。提供衍射透镜另外使得其它实现方式成为可能，以下进行进一步详细讨论。
根据另一实施例，光调整结构是光散射结构。这种结构的第一示例是具有大表面粗糙度的基板背面。例如，这可通过对基板背面进行喷砂或刷洗来实现。为了产生不可预测从而产生防破坏反射，期望基板背面上的表面粗糙度不同。理想的是，这种不同是随机的。这种结构的第二个示例是具有嵌入颗粒的层被附接或沉积到其上的基板背面。具有嵌入颗粒的基板在现有半导体技术中是已知的，并且尤其在半导体封装的现有技术中是已知的。这种材料可以粘性的，诸如反射颗粒悬浮的胶，或者是包括这种反射颗粒的粘性薄膜，用于将半导体装置的背面固定到装置载体，或者当该装置以背面朝向远离装置载体的方向的方式被安装到装置载体时，该材料可以是被施加到半导体装置的暴露侧的保护涂层。
根据另一实施例，光调整结构包括光聚焦结构和光散射结构二者。这将产生相反性质的效果，导致更加不可预测：在透镜被用于集中光束时，粗糙表面将产生投射在光检测器件中的图像中的随机分量。
作为后者的有利实施例，光调整结构可进一步被构造以对半导体装置中存储的保密信息进行编码。在此情况下，不仅可检测对被保护的半导体装置的背面进行的破坏，而且半导体器件可变得对攻击者无用，这是由于诸如加密密钥之类的被保护的保密信息由于上述破坏而被不可修复地损坏。
如上所述，使用光调整结构来允许进一步实现的可能性。尤其是，光调整结构可被配置来对存储在半导体装置之内或之外的保密信息进行编码。存储保密信息允许更高水平的破坏防护，但是其也可被用于限定不仅基于软件协议的标识符。这种结构通常被称作物理不可克隆功能(PUF)。
PUF的概念是已知的。其允许半导体装置测量对于半导体装置而言唯一的物理特性。可基于该特性产生一个基本随机数。该数对于半导体装置的每一制造实例是唯一的，而不管名义上相同的设计和处理。PUF的一个已知实施例是局部区域中的具有非均匀分布颗粒和电极的涂层或封装。因此，可跟踪涂层的电容，所述电容存在于整个涂层上。一个可选实施方式使用非均匀分布的电阻颗粒。更进一步的实施方式在初始化期间使用非易失性存储单元中的固有随机性。本光学结构被认为相对于已知结构的优势在于，不需要另外的涂层，并且，与涂层或层的电容特性或电阻特性相比，光学特性对于温度和其它条件的变化不那么敏感。
从上述内容可知，PUF防护半导体装置——也被称作芯片——通常使用多个PUF元件。PUF测得的值通常被数字化，并且被结合至构成标识符的一串值中。这可被存储在芯片内，或者可被分别存储在芯片之外的数据库中。其它的基于软件的保密措施可与PUF防护结合，诸如hash功能。通常，芯片以外的数据库将会把一组指令发送到芯片以按照特定次序在特定条件下读取一组PUF元件。紧接着在感测到PUF元件的值之后，其被认为是算法中的更精密的函数的参数。这保证了可以无线方式发送的输出——例如以值的形式或一串值的形式——没有揭示有关PUF元件的物理值的信息。而且，该功能被限定为使得不能在到达芯片的该输出和该组(加密的)指令的结合中检测到逻辑。
在本发明的一个特定方面，提供PUF的光学实施方式。这种PUF基于以下元件的结合：
提供多个发光器件和光检测器件；
可在一个芯片或多个相邻芯片的背面上提供衍射元件，这导致不同的衍射特性；
而且，可提供复杂的衍射元件以产生光学上不期望的反射；例如，可从单个发光器件产生一组预定的点图像；一个例子是使一平行光束分成三个焦斑的衍射设计。或者，基于针对平面的物理反射(光折射)法则，反射光束在所期望的完全不同的方向上传播。
散射结构可提供从单个晶片产生的相邻芯片之间的甚至在单个芯片的整个背面上的随机变化。
应该理解，不是必须存在全部元件来产生本发明的芯片上光学PUF。因此，具有多个光检测结构和物理结构中所固有的不可预测的随机性就足够了。应该理解，不需要在单个芯片背面内存在随机性；作为单个晶片的一部分而制造的多个芯片之间的随机性可能就足够了。
附图说明
现在参照附图来更详细地描述本发明的这些和其它方面，附图示出了本发明的当前优选实施例，其中：
图1a是用于根据本发明的芯片卡形式的半导体装置的应用的示例的示意图；
图1b是包括在图1a中的芯片卡中的半导体装置的放大图；
图2示意性地示出了根据本发明的半导体装置的背面破坏防护的原理；
图3是根据本发明第一实施例的半导体装置的示意剖面图；
图4a是据本发明第二实施例的半导体装置的第一示例的示意剖面图，其中包括具有单一焦点的基于衍射的透镜；
图4b是图4a中的基于衍射的透镜的示意图；
图5是据本发明第二实施例的半导体装置的第二示例的示意剖面图，其中包括具有多个焦点的基于衍射的透镜；
图6是据本发明第三实施例的半导体装置的第一示例的示意剖面图，其中包括半导体装置的背面的表面粗糙度形式的装置专用散射结构；以及
图7是据本发明第三实施例的半导体装置的第二示例的示意剖面图，其中包括邻近半导体装置的背面施加的基板中所包括的反射颗粒形式的装置专用散射结构。
具体实施方式
在以下描述中，参照分别具有多个发光器件和多个光敏器件的安全相关半导体装置来描述本发明，每一发光器件和光敏器件都被包括在形成于半导体装置的电路侧上的电子电路中。应该注意，这决不意味着限制本发明的范围，本发明能够同样应用于具有单个发光器件/光敏器件对的半导体装置，或者应用于这些器件的任何其它结构。而且，可以以任何方式在电路侧上提供发光器件和/或光敏器件，包括如通过传统的片上片安装技术得到的分立器件。
在图1a中，示意性地示出芯片卡1形式的根据本发明的半导体装置的应用示例。该图中示出芯片卡1具有面向上的芯片侧2和面向下的连接器侧3，虚线轮廓是设置在连接器侧3上的连接器结构4。半导体装置以集成电路(IC)5的形式嵌入到芯片卡1并且连接到连接器结构4，在图1b中示出了部分未覆盖的集成电路5。如图1b所示，根据本示例，IC 5线连接到连接器结构4，并且具有面向上的电路侧6和面向连接器结构4的背面。
诸如图1a和图1b所示的芯片卡之类的芯片卡1通常被用于保密信息的安全存储，安全信息诸如卡号、用户标识信息、安全加密密钥、有关生物测定的信息等。为了防止对这种安全信息的未授权访问，包括在芯片卡1中的IC 5通常具有某种形式的破坏防护。尽管多种用于保护IC 5的电路侧6的破坏防护结构是已知的，但是半导体装置5仍需要针对通过半导体装置5的背面进行的攻击的令人满意的防护。
通过根据本发明的半导体装置来提供这种背面破坏防护，以下将参照图2-图7来进行描述。
首先将参照图2来描述根据本发明的背面破坏防护的原理。
在图2中，示出了根据本发明的半导体装置5，其包括基板7，多个电子电路形成在基板7的电路侧6上，基板7的相对侧作为半导体装置5的背面8。
如图2示意性的所示，在半导体装置5的电路侧上提供多个发光器件9a-f和多个光敏器件10a-f。发光器件9a-f被布置来将光向着背面8发射到基板7，其中所发射的光的至少一部分如箭头11a-f所示向着光敏器件10a-f反射。到达各个光敏器件10a-f的光量取决于半导体装置5的背面8的反射状态。背面8的相关部分的反射特性的任何改变都可因此通过光敏器件10a-f输出的信号而被检测到。因此，本发明提供了针对半导体装置5的背面8发起的攻击的有效防护。
现在将参照图3来描述根据本发明的第一实施例的半导体装置。
在图3中，示出了半导体装置20的示意性剖面图，其中通过在半导体装置20的器件侧6上形成的电子电路来形成一个发光器件21和两个光敏器件22a-b。发光器件21和光敏器件22a-b被布置在安全鉴定器件26的侧面。发光器件21被布置来将光按虚线箭头23a-d所指示的那样朝着与安全鉴定器件26相对的半导体装置20的背面8的一部分射向基板7。背面8是经过传统的基板打薄程序抛光的，并且由光敏器件22a-b感测到的光是如箭头23a-d所指示散射的。尽管被散射，内部反射光23a-d还是携带了指示半导体装置的背面8的反射状态的信息，所述信息的形式是撞击到各个光敏器件22a-b上的光量。如果与背面相邻的任何基板24被移除和/或背面8被划伤、进一步变薄或实际上被以任何其它方式影响，则反射光23a-d的分布将会被影响，这就指示了对背面8的攻击正在进行。响应于这样的指示，可以使半导体装置20失效，这就使得攻击者不能访问到保持在半导体装置20内的保密信息。
如以下将参照图4a-7所讨论的那样，可以在半导体装置的背面上提供光调整结构，并且配置光调整结构以使背面上的反射产生通过光调整结构确定的反射图案。因此，可进一步提高安全性。
在图4a中，示意性地示出了根据本发明第二实施例的半导体装置的第一示例，即示出了半导体装置30，半导体装置30与图3所示的半导体装置的不同之处在于，在半导体装置30的背面8上提供基于椭圆衍射的透镜31形式的光调整结构，该光调整结构能够将光从第一点聚焦到第二点(椭圆的两个焦距)。通过衍射透镜31，来自发光器件21的光可被聚焦在相应的光敏器件22a上，如虚线箭头29a-d所示，因此改善了破坏防护结构的信噪比。如图4b进一步所示，可以以背面8上的同心椭圆沟槽32a-f的图案的形式来提供衍射透镜31。例如，可以使用光刻法来形成这些沟槽，并且这些沟槽可被用于获得针对不同的单个半导体装置30的不同背面反射图案。例如，对于不同的半导体装置30，衍射透镜31的位置和/或(多个)焦点可以不同，并且有利的是，存储在半导体装置30中的安全信息可通过衍射透镜31的这些或其它特性而被编码。
现在将参照图5来描述根据本发明的第二实施例的半导体装置的第二示例，该图是半导体装置40的示意剖面图，半导体装置40与参照图4a-b所述的半导体装置的不同之处在于，用基于多焦点衍射的光学元件形成光调整结构41，在半导体装置40的背面8上反射之后，由发光器件21发射的光可按照虚线箭头41a-c和42a-c所示分别被聚焦在多个光敏器件22a-b上。通过将光调整结构实现为更复杂的基于衍射的光学元件41，能够在背面8的反射图案中对更多信息进行编码，因此，促进了装置专用反射图案的形成。
根据本发明的第三实施例，可通过装置专用散射结构来形成半导体装置的背面上设置的光调整结构。以下将分别参照图6和图7来描述该第三实施例的两个示例。
在图6中，示意性地示出了根据本发明第三实施例的半导体装置的第一示例，即示出了半导体装置50的剖面图，半导体装置50与图4a和图5所示的半导体装置的不同之处在于，以半导体装置50的背面8的装置专用表面粗糙度51的形式来提供光调整结构。例如，可随机地形成装置专用表面粗糙度，例如，通过喷砂或蚀刻、或宏观加工，例如按照通过雕刻或激光剥蚀形成图案的顺序，该图案产生针对包括在一面板中的每一个半导体装置50的装置专用散射结构。如虚线箭头52a-d所示，虚线箭头52a-d表示由半导体装置50的背面8内部反射之后的有发光器件21发射的光，这样的表面粗糙度51导致将由于背面8的任何调整而改变的装置专用反射图案。作为提供装置专用光调整结构51之后的制造步骤，可检测每一单个半导体装置50的反射图案，并且在光学上将其用于对半导体装置50中所包含的保密信息的一部分进行编码。
根据这种半导体装置60的第二示例，如图7示意性所示，装置专用散射结构可包括多个包括在材料62中的反射颗粒61，与半导体装置60的背面8邻接地施加材料62。例如，材料62可以是反射颗粒悬浮其中的裸片附接粘合剂，或者是包括颗粒或其它不规则性的装置涂层，所述颗粒或其它不规则性实际上随机分布并且能够散射光。如虚线箭头63a-e所示，虚线箭头63a-e表示由悬浮在邻近背面8施加的材料62中的反射颗粒61在背面8反射之后的发光器件21所发射的光中的所选择的一部分。通过实际上随机散布的反射颗粒61的散射反射，产生了装置专用反射图案，如参照图6所述，该图案可被用于对存储在半导体装置60中的保密信息的一部分进行编码。
本领域技术人员理解本发明绝不会限制于优选实施例。例如，半导体装置可包括多个安全鉴定电子电路，安全鉴定电子电路每一个都通过适当地布置发光器件和光敏器件来被防护以免受背面破坏。
而且，发光器件和光敏器件可分布在半导体装置的电路侧上，从而整个背面被防护以免受局部破坏尝试。
另外，根据本发明的半导体装置可被提供在任一种封装方案中，在上述封装方案中半导体装置的背面面对装置载体，诸如在线连接或TAB连接的情况下，或者面对远离装置载体的方向，诸如在倒装片连接的情况下。
而且，尽管在此没有描述专用电路侧破坏防护结构，本领域技术人员能够认识到现有技术中存在大量电路侧或正面的破坏防护结构，它们可以应用至根据本发明的半导体装置，上述结构包括例如在半导体装置的(多个)顶部金属层中提供破坏检测栅格或弯曲图案。

Claims (18)

1.一种防破坏半导体装置(5；20；30；40；50；60)，包括形成在基板(7)的电路侧(6)上的多个电子电路，所述基板(7)具有作为半导体装置的背面(8)的相对侧，所述半导体装置包括：
至少一个发光器件(9a-f；21)和至少一个光敏器件(10a-f；22a-b)，它们被设置在半导体装置的电路侧(6)上；其特征在于
所述发光器件(9a-f；21)被布置来将包括所述基板(7)透射的波长范围的光向着所述背面(8)发射到所述基板；以及
所述光敏器件(10a-f；22a-b)被布置来感测通过所述基板(7)且在所述背面(8)上反射之后的发射光的至少一部分，并且被布置来输出指示所述背面的反射状态的信号，因此能够检测对半导体装置(5；20；30；40；50；60)的背面(8)进行破坏的尝试。
2.如权利要求1所述的半导体装置(5；20；30；40；50；60)，其中，所述发光器件和所述光敏器件的每一个均包括在所述半导体装置的所述电路侧上形成的所述电子电路的至少一个电子电路中。
3.如权利要求1或2所述的半导体装置(20；30；40；50；60)，其中：
所述发光器件(21)被布置来将光向着背面部分发射，所述背面部分与包括安全鉴定电子电路(26)的电路侧部分相对；以及
所述光敏器件(22a-b)被布置来感测在所述背面部分上反射之后的所述光的至少一部分，因此能够检测针对安全鉴定电子电路(26)的破坏尝试。
4.如权利要求1所述的半导体装置(5；20；30；40；50；60)，还包括失效电路，其被配置来响应于来自所述光敏器件(10a-f；22a-b)的所述信号的改变以使得所述半导体装置失效。
5.如前述权利要求1所述的半导体装置(30；40；50；60)，还包括布置在所述背面(8)上的光调整结构(31；41；51；61)，其被配置以使得在所述背面上的所述反射产生由所述光调整结构(31；41；51；61)确定的反射图案。
6.如权利要求5所述的半导体装置(30；40；50；60)，其中，所述光调整结构(31；41；51；61)被进一步配置来对存储在所述半导体装置中的保密信息进行编码。
7.如权利要求5或6所述的半导体装置(30；40)，其中，所述光调整结构(31；41)由基于衍射的光学元件形成。
8.如权利要求7所述的半导体装置(30；40)，其中，所述基于衍射的光学元件(31；41)包括提供在所述背面(8)上的多个沟槽(32a-f)。
9.如权利要求5或6所述的半导体装置(50；60)，其中，所述光调整结构(51；61)由装置专用散射结构形成。
10.如权利要求9所述的半导体装置(50)，其中，所述装置专用散射结构包括所述背面(8)的装置专用表面粗糙度(51)。
11.如权利要求9所述的半导体装置(60)，其中，所述装置专用散射结构包括多个反射颗粒(61)，所述多个反射颗粒(61)被包括在与所述半导体装置的背面(8)相邻接地施加的材料(62)中。
12.如前述权利要求1所述的半导体装置(5；20；30；40；50；60)，还包括电路侧破坏结构，用于防护所述半导体装置免受来自所述半导体装置的所述电路侧(6)的攻击。
13.如权利要求1所述的半导体装置，所述发光器件由限定在n型MOS晶体管(NMOST)和p型MOS晶体管(PMOST)之间的正向偏置二极管构成。
14.如权利要求13所述的半导体装置，其中，所述二极管被限定在多晶硅层中，在第一区域中对多晶硅层掺杂n型载荷子，并且在第二区域中对多晶硅层掺杂p型载荷子，所述第一区域和的第二区域限定了一个结。
15.如权利要求14所述的半导体装置，其中，除了该结以上的区域之外，多晶硅被覆盖有硅化物。
16.如权利要求13所述的半导体装置，其中，n型MOS晶体管和p型MOS晶体管连接在电源电压(Vdd)和地电位(VSS)之间。
17.一种如权利要求1至12中任一项所述的半导体装置用于产生标识符代码的使用方法，包括：
以预定次序感测在由一个或多个发光器件发光时在一个或多个光敏器件中接收到的光，以获得电信号；
将电信号转换为标识符代码，并且
把标识符代码存储在存储器中。
18.一种如权利要求1至12中任一项所述的半导体装置用于验证半导体装置的一致性或真实性的使用方法，包括：
以预定次序感测在由一个或多个发光器件发光时在一个或多个光敏器件中接收到的光，以获得电信号；
将电信号转换为标识符代码，
从存储器读取相应的标识符代码，并且
将感测到的标识符代码与读取的标识符代码进行比较，以验证所述半导体装置的一致性或真实性。
CN2008800054894A 2007-02-20 2008-02-13 具有背面破坏防护的半导体装置 Active CN101617319B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP07102697.5 2007-02-20
EP07102697 2007-02-20
PCT/IB2008/050514 WO2008102282A2 (en) 2007-02-20 2008-02-13 Semiconductor device with backside tamper protection

Publications (2)

Publication Number Publication Date
CN101617319A CN101617319A (zh) 2009-12-30
CN101617319B true CN101617319B (zh) 2012-09-26

Family

ID=39495713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800054894A Active CN101617319B (zh) 2007-02-20 2008-02-13 具有背面破坏防护的半导体装置

Country Status (4)

Country Link
US (1) US8198641B2 (zh)
EP (1) EP2115652B1 (zh)
CN (1) CN101617319B (zh)
WO (1) WO2008102282A2 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8848905B1 (en) * 2010-07-28 2014-09-30 Sandia Corporation Deterrence of device counterfeiting, cloning, and subversion by substitution using hardware fingerprinting
US8621235B2 (en) * 2011-01-06 2013-12-31 Verifone, Inc. Secure pin entry device
WO2012122994A1 (en) 2011-03-11 2012-09-20 Kreft Heinz Off-line transfer of electronic tokens between peer-devices
DE102011007200A1 (de) 2011-04-12 2012-10-18 Siemens Aktiengesellschaft Verfahren zum prüfen eines Tamperschutzes eines Feldgeräts sowie Feldgerät mit Tamperschutz
DE102012215606A1 (de) 2012-09-03 2014-03-06 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Schichtstruktur für Halbleiterbauelement mit Schutzvorrichtung gegen physikalische und chemische Angriffe
DE102012219661A1 (de) 2012-10-26 2014-04-30 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Individualisierte Spannungsversorgung von Bauelementen integrierter Schaltungen alsSchutzmaßnahme gegen Seitenkanalangriffe
EP2819049B1 (en) * 2013-06-27 2015-11-18 Nxp B.V. Device with capacitive security shield
CN103413105A (zh) * 2013-07-08 2013-11-27 北京深思数盾科技有限公司 一种用于信息安全装置的外壳保护装置
DE102013112931A1 (de) 2013-11-22 2015-05-28 Infineon Technologies Ag Chipanordnung und Verfahren zum Überprüfen, ob ein Chip in einem vorgesehenen Chipträger angeordnet ist
US10432409B2 (en) * 2014-05-05 2019-10-01 Analog Devices, Inc. Authentication system and device including physical unclonable function and threshold cryptography
US9965652B2 (en) * 2014-08-06 2018-05-08 Maxim Integrated Products, Inc. Detecting and thwarting backside attacks on secured systems
US9501664B1 (en) 2014-12-15 2016-11-22 Sandia Corporation Method, apparatus and system to compensate for drift by physically unclonable function circuitry
CN105610584A (zh) * 2015-12-11 2016-05-25 中国工程物理研究院电子工程研究所 一种用于量子安全认证和量子密钥分配的物理不可克隆钥匙
CA2952941C (en) * 2016-01-08 2018-12-11 Sidense Corp. Puf value generation using an anti-fuse memory array
CN108701193B (zh) * 2016-02-12 2022-08-30 汉阳大学校产学协力团 安全半导体芯片及其工作方法
DE102016209188A1 (de) * 2016-05-26 2017-11-30 Technische Universität Berlin Elektrischer Schaltkreis und Verfahren zu dessen Betrieb
US10331911B2 (en) 2016-06-29 2019-06-25 International Business Machines Corporation Secure crypto module including security layers
WO2018106509A1 (en) 2016-12-05 2018-06-14 Cryptography Research Inc. Backside security shield
EP3340114B1 (fr) * 2016-12-22 2020-09-30 EM Microelectronic-Marin SA Circuit rfid a deux frequences de communication muni d'une boucle d'inviolabilite
US10547461B2 (en) 2017-03-07 2020-01-28 Nxp B.V. Method and apparatus for binding stacked die using a physically unclonable function
US10696899B2 (en) 2017-05-09 2020-06-30 International Business Machines Corporation Light emitting shell in multi-compartment microcapsules
US10357921B2 (en) 2017-05-24 2019-07-23 International Business Machines Corporation Light generating microcapsules for photo-curing
US10900908B2 (en) * 2017-05-24 2021-01-26 International Business Machines Corporation Chemiluminescence for tamper event detection
US10958452B2 (en) 2017-06-06 2021-03-23 Analog Devices, Inc. System and device including reconfigurable physical unclonable functions and threshold cryptography
US10392452B2 (en) 2017-06-23 2019-08-27 International Business Machines Corporation Light generating microcapsules for self-healing polymer applications
FR3072211B1 (fr) * 2017-10-11 2021-12-10 St Microelectronics Rousset Procede de detection d'une injection de fautes et d'un amincissement du substrat dans un circuit integre, et circuit integre associe
EP3506548A1 (en) * 2017-12-27 2019-07-03 Secure-IC SAS Quantitative digital sensor
CN108814769B (zh) 2018-04-27 2021-01-26 京东方科技集团股份有限公司 传感器、系统、压力检测电路、方法和电子皮肤
FR3082659A1 (fr) 2018-06-14 2019-12-20 Stmicroelectronics (Research & Development) Limited Puce electronique protegee
GB2577280B (en) 2018-09-19 2022-11-09 Blueskytec Ltd Electronic anti-tamper device
GB201919297D0 (en) 2019-12-24 2020-02-05 Aronson Bill Temperature sensing physical unclonable function (puf) authenication system
US11516028B2 (en) 2019-12-24 2022-11-29 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system
TWI714419B (zh) * 2020-01-06 2020-12-21 力晶積成電子製造股份有限公司 具有隱藏的識別碼的半導體堆疊結構
WO2021196039A1 (zh) * 2020-03-31 2021-10-07 深圳市汇顶科技股份有限公司 安全芯片、安全芯片的制造方法和电子设备
USD969575S1 (en) * 2020-04-07 2022-11-15 Jon P. Burton Leaf press
US11171095B1 (en) 2020-04-22 2021-11-09 Globalfoundries U.S. Inc. Active attack prevention for secure integrated circuits using latchup sensitive diode circuit
US11121097B1 (en) 2020-05-22 2021-09-14 Globalfoundries U.S. Inc. Active x-ray attack prevention device
US11437329B2 (en) 2020-10-14 2022-09-06 Globalfoundries U.S. Inc. Anti-tamper x-ray blocking package
WO2022233720A1 (en) 2021-05-06 2022-11-10 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Semiconductor device with back side protection mechanism
EP4086950A1 (en) 2021-05-06 2022-11-09 IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Semiconductor device with back side protection mechanism
US11815717B2 (en) 2021-11-12 2023-11-14 Globalfoundries U.S. Inc. Photonic chip security structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1100058A1 (de) * 1999-11-12 2001-05-16 Infineon Technologies AG Elektronisches Bauelement und Verfahren zum Schützen einer in dem Bauelement enthaltenen integrierten Schaltung
CN1476635A (zh) * 2000-11-23 2004-02-18 �����ɷ� 具有破解保护的集成电路配置及制造该配置的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177352A (en) * 1991-06-06 1993-01-05 The United States Of America As Represented By The United States Department Of Energy Integrated optical tamper sensor with planar waveguide
US7005733B2 (en) * 1999-12-30 2006-02-28 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit
US6717181B2 (en) * 2001-02-22 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Luminescent device having thin film transistor
JP4896318B2 (ja) * 2001-09-10 2012-03-14 株式会社半導体エネルギー研究所 発光装置の作製方法
US8816443B2 (en) * 2001-10-12 2014-08-26 Quantum Semiconductor Llc Method of fabricating heterojunction photodiodes with CMOS
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
JP4526776B2 (ja) * 2003-04-02 2010-08-18 株式会社半導体エネルギー研究所 発光装置及び電子機器
KR100660320B1 (ko) * 2004-12-30 2006-12-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그의 제조방법
TW200717678A (en) 2005-05-05 2007-05-01 Koninkl Philips Electronics Nv Method for analyzing an integrated circuit, apparatus and integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1100058A1 (de) * 1999-11-12 2001-05-16 Infineon Technologies AG Elektronisches Bauelement und Verfahren zum Schützen einer in dem Bauelement enthaltenen integrierten Schaltung
CN1476635A (zh) * 2000-11-23 2004-02-18 �����ɷ� 具有破解保护的集成电路配置及制造该配置的方法

Also Published As

Publication number Publication date
EP2115652B1 (en) 2019-04-10
EP2115652A2 (en) 2009-11-11
CN101617319A (zh) 2009-12-30
WO2008102282A2 (en) 2008-08-28
WO2008102282A3 (en) 2008-11-27
US8198641B2 (en) 2012-06-12
US20100078636A1 (en) 2010-04-01

Similar Documents

Publication Publication Date Title
CN101617319B (zh) 具有背面破坏防护的半导体装置
US9953253B2 (en) Identity card with physical unclonable function
Shahrjerdi et al. Shielding and securing integrated circuits with sensors
US7005733B2 (en) Anti tamper encapsulation for an integrated circuit
US8350574B2 (en) Circuit for detecting malfunction generation attack and integrated circuit using the same
CN103003827B (zh) 安全文件或有价文件及其制造和验证的方法
US9509306B2 (en) Tamper resistant IC
CN205069628U (zh) 集成电路
CN101772775A (zh) 抗篡改半导体器件以及制造该抗篡改半导体器件的方法
Esbach et al. A new security architecture for smartcards utilizing PUFs
JP2008198700A (ja) 半導体集積回路装置
CN113742796B (zh) 用于智能卡的光学加密安全装置、加密方法及智能卡
Anagnostopoulos Optical fault injection attacks in smart card chips and an evaluation of countermeasures against them
US11784805B2 (en) Ultra high entropy material-based non-reversible spectral signature generation via quantum dots
EP2722192B1 (en) Identity card with a physical unclonable function
Amini A structure for protection of security-sensitive ICs against attacks through silicon backside
Fievrea et al. Integrated circuit security: an overview
Dubrova Hardware Security
Nedospasov Security of the IC backside

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant