TWI714419B - 具有隱藏的識別碼的半導體堆疊結構 - Google Patents
具有隱藏的識別碼的半導體堆疊結構 Download PDFInfo
- Publication number
- TWI714419B TWI714419B TW109100311A TW109100311A TWI714419B TW I714419 B TWI714419 B TW I714419B TW 109100311 A TW109100311 A TW 109100311A TW 109100311 A TW109100311 A TW 109100311A TW I714419 B TWI714419 B TW I714419B
- Authority
- TW
- Taiwan
- Prior art keywords
- identification code
- semiconductor stack
- stack structure
- layer
- hidden
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一種具有隱藏的識別碼的半導體堆疊結構,包含多層介電層設置在一基底上、以及多層電路結構設置在該多層介電層中,其中該多層電路結構在一特定的截面視角中呈現出可辨認的識別碼。
Description
本發明大體上關於一種具有識別碼的半導體結構,更具體言之,其係關於一種具有在特定截面視角下可認知識別的隱藏識別碼的半導體堆疊結構。
晶圓代工廠常會授權或提供一些基本電路給客戶做設計,而IC設計公司本身也會有屬於自己專利的特殊電路,在兩者這樣的合作關係下可能會有同業間電路的侵權糾紛產生。這類侵權官司的訴訟過程中常要對系爭電路作識別與辨認的動作。此時,如果電路中有刻意設置一些有利於自己的識別碼,在識別過程中讓這類識別碼出現而引用方或對手又提不出對該些隱藏識別碼的解釋,則我方將可在訴訟過程取得相當的優勢。
一般設計公司都會在半導體晶片中標示出識別碼以證明其身份,這類識別碼大多是設置在晶片的空曠區域或虛置區域,如晶圓的切割道。再者,這類識別碼絕大部分都是以頂視的角度來辨識的,例如最明顯的例子就是在蝕刻後檢測(AEI)階段可以使用光學機台直接找出刻印在晶圓切割道表面的識別碼。故此可知,一般IC電路中的識別碼是可以非常容易地從其平面佈局圖中找出的,其對於設計方的保密以及侵權保護是十分不利的。
針對前述現有的IC識別碼標示方式對於設計方不利的問題,本發明特此提出了一種新穎的隱藏式半導體識別碼結構,其特點在於要在特定的IC截面視角才能顯現並辨識出該識別碼,故相較於傳統設置在晶圓表面的識別碼來說,其需要知道在哪一特定角度進行切面的資訊才有可能找出,隱蔽性大大增強。
本發明的面向之一在於提出一種具有隱藏的識別碼的半導體堆疊結構,其包含一基底、多層介電層設置在該基底上、以及多層電路結構設置在該多層介電層中,其中該多層電路結構在一特定截面視角中呈現出可辨認的識別碼。
本發明的這類目的與其他目的在閱者讀過下文中以多種圖示與繪圖來描述的較佳實施例之細節說明後應可變得更為明瞭顯見。
現在下文將詳細說明本發明的示例性實施例,其會參照附圖示出所描述之特徵以便閱者理解並實現技術效果。閱者將可理解文中之描述僅透過例示之方式來進行,而非意欲要限制本案。本案的各種實施例和實施例中彼此不衝突的各種特徵可以以各種方式來加以組合或重新設置。在不脫離本發明的精神與範疇的情況下,對本案的修改、等同物或改進對於本領域技術人員來說是可以理解的,並且旨在包含在本案的範圍內。
閱者應能容易理解,本案中的「在…上」、「在…之上」和「在…上方」的含義應當以廣義的方式被解讀,以使得「在…上」不僅表示「直接在」某物「上」而且還包括在某物「上」且其間有居間特徵或層的含義,並且「在…之上」或「在…上方」不僅表示「在」某物「之上」或「上方」的含義,而且還可以包括其「在」某物「之上」或「上方」且其間沒有居間特徵或層(即,直接在某物上)的含義。
此外,諸如「在…之下」、「在…下方」、「下部」、「在…之上」、「上部」等空間相關術語在本文中為了描述方便可以用於描述一個元件或特徵與另一個或多個元件或特徵的關係,如在附圖中示出的。
如本文中使用的,術語「基底」是指向其上增加後續材料的材料。可以對基底自身進行圖案化。增加在基底的頂部上的材料可以被圖案化或可以保持不被圖案化。此外,基底可以包括廣泛的半導體材料,例如矽、鍺、砷化鎵、磷化銦等。或者,基底可以由諸如玻璃、塑膠或藍寶石晶圓的非導電材料製成。
如本文中使用的,術語「層」是指包括具有厚度的區域的材料部分。層可以在下方或上方結構的整體之上延伸,或者可以具有小於下方或上方結構範圍的範圍。此外,層可以是厚度小於連續結構的厚度的均質或非均質連續結構的區域。例如,層可以位於在連續結構的頂表面和底表面之間或在頂表面和底表面處的任何水平面對之間。層可以水準、豎直和/或沿傾斜表面延伸。基底可以是層,其中可以包括一個或多個層,和/或可以在其上、其上方和/或其下方具有一個或多個層。層可以包括多個層。例如,互連層可以包括一個或多個導體和接觸層(其中形成觸點、互連線和/或通孔)和一個或多個介電層。
首先請參照第1圖,其為根據本發明較佳實施例一具有隱藏識別碼的半導體堆疊結構100的示意性截面圖。本發明的半導體堆疊結構100可以建構在一半導體基底101上,如一P型矽基底,其上可能形成有淺溝渠隔離結構(STI)並界定出主動區域,主動區域上可形成有各種主動元件與被動元件,如場效電晶體、二極體、記憶體、電阻、電容、電感等。由於這類前段製程(FEOL)中的結構與元件並非本發明之重點且與本發明特徵沒有關係,圖中將僅以一基底101作為代表。
基底101上方形成有多層介電層103, 105, 107, 109,例如在後段製程(BEOL)中形成的金屬間介電層(IMD),其材料可為未摻雜的矽玻璃(USG)、摻磷矽玻璃(PSG)、摻硼磷矽玻璃(BPSG)、氟化玻璃(FSG)、或是各種低介電常數材料等。每層介電層103, 105, 107, 109中都含有電路結構,其由一金屬線路層如金屬層M1, M2, M3....與一垂直互連層113如接觸插塞V1, V2, V3....構成,整體的金屬線路層與垂直互連層在基底上呈交互設置,直到最上層的頂金屬層TM。金屬線路層111的材料可為銅、鋁或是其合金,垂直互連層113的材料可包含鎢、銅、氮化鈦等。在本發明實施例中,半導體堆疊結構100中的電路結構,包含金屬線路層M1, M2, M3....與垂直互連層V1, V2, V3....等,可與一般IC電路的金屬線路層與垂直互連層在相同的製程中形成,不需要額外的製程。然而,半導體堆疊結構100中的電路結構可能並不具備一般IC電路的訊號傳導作用,而係作為一虛置圖形存在。
如第1圖所示,可以看到半導體堆疊結構100中的電路結構,包含金屬線路層M1, M2, M3....與垂直互連層V1, V2, V3....等,在此截面視角中與介電層對比下呈現出「0123」可清楚辨認出的識別碼。須注意此圖為截面之視角,並非一般晶片的頂表面視角。例如,以掃描式電子顯微鏡(SEM)或穿透式電子顯微鏡(TEM)對晶片的特定部位進行切片並對切片後所裸露出來的截面進行影像擷取而成。故此,此位於半導體堆疊結構100的識別碼在一般未對晶片進行切面的情況下是無法在晶片表面找出來的,為隱藏式的識別碼資訊。
上述特徵可以從第2a圖與第2b圖的比對可以清楚了解。第2a圖與第2b圖分別為根據本發明實施例部分具有隱藏識別碼的半導體堆疊結構的示意性頂視圖與以第2a圖中A-A’為截線所做出對應的截面圖。在此實施例中,例如從第2a圖頂視的角度來看,整個半導體堆疊結構100看起來就是一整塊的頂金屬層TM,辨識不出任何的數字特徵。然而,如果從其第2b圖的截面視角來看,整個半導體堆疊結構100就呈現出了清楚的「0」數字。故此,如果要找出隱藏在半導體堆疊結構100中的識別碼資訊,觀察方需要知道要在第2a圖中的該部位以A-A’為截線切面的資訊才有可能找出該識別碼,其隱蔽性大大增強。
現在請參照第3圖,其為根據本發明另一實施例一具有隱藏識別碼的半導體堆疊結構的示意性截面圖,從圖中可以看出半導體堆疊結構100中的電路結構,包含金屬線路層M1, M2, M3....與垂直互連層V1, V2, V3....等,在此截面視角中與介電層對比下呈現出「456」可清楚辨認出的識別碼。
請參照第4圖,其為根據本發明又一實施例一具有隱藏識別碼的半導體堆疊結構的示意性截面圖,從圖中可以看出半導體堆疊結構100中的電路結構,包含金屬線路層M1, M2, M3....與垂直互連層V1, V2, V3....等,在此截面視角中與介電層對比下呈現出「789」可清楚辨認出的識別碼。
從第1-4圖可以得知,本發明設計的半導體堆疊結構100可以在截面視角下清楚地呈現出可辨認的數字0-9。然而本發明的識別碼並不僅包含一組數字,其可包含一組數字、文字、符號或是其間的組合,只要它們能以多層電路結構的方式清楚地呈現在截面上。這些識別碼可為公司的統一編號、電話號碼、或是產品型號等。電路結構的層數越多,所能呈現出的識別碼就越複雜多樣,甚至是簡單的圖像、商標、條碼都有可能實現。
現在請參照第5圖,其為一銲墊區域200的示意性頂視圖。如圖所示,銲墊區域200包含排列整齊的銲墊201,其功能為將內部的IC電路結構電連接到外部結構,如封裝結構的框架、引腳或引線等。本發明的半導體堆疊結構100特別適合設計在晶片的銲墊區域的正下方,因為銲墊區域的下方通常不會有主動區存在,也就是不會有電晶體、閘極或接觸件等結構存在,其可供金屬繞線走位的空間較大,有利於識別碼圖形的形成。同時,半導體堆疊結構100的介電層、金屬線路層以及垂直互連層等部件的堆疊就像蓋房子一樣,可以有效地調節該區域的剛性,將其設置在銲墊區域的下方,其可使打線接合過程中產生的壓力得到適當的緩衝,為此設計的另一優點。在其他實施例中,帶有識別碼的半導體堆疊結構100也可設計在其他區域,如晶片與晶片之間的切割道。
現在請參照第6圖。除了在特定截面視角下才可辨識的隱藏式設計,本發明半導體堆疊結構100中的識別碼還可以加密的方式來設計。例如第6圖所示,圖中的識別碼「12186276」是實際呈現在切片截面的識別碼密文,亦即受到加密後的識別碼,而下方的識別碼「28112667」則是該識別碼密文的明文,也就是加密前的識別碼,如公司的統一編號,其經過加密法重新排列組合加密後才會變為上方的密文。以此加密方式,即使商業對手透過切片找出該識別碼,其也需要能提出對該識別碼的解釋與解密方式,識別碼變得更為安全。在本發明實施例中,識別碼的加密方式並不受限制,只要是以一定規則邏輯施行、可對一串數字或文字進行轉變的加密方法皆可採用。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100:半導體堆疊結構
101:基底
103,105,107,109:介電層
200:銲墊區域
201:銲墊
M1,M2,M3,M4:金屬線路層
V1,V2,V3,V4:垂直互連層
TM:頂金屬層
本說明書含有附圖併於文中構成了本說明書之一部分,俾使閱者對本發明實施例有進一步的瞭解。該些圖示係描繪了本發明一些實施例並連同本文描述一起說明了其原理。在該些圖示中:
第1圖為根據本發明較佳實施例一具有隱藏識別碼的半導體堆疊結構的示意性截面圖;
第2a圖與第2b圖分別為根據本發明實施例部分具有隱藏識別碼的半導體堆疊結構的示意性頂視圖與對應的截面圖;
第3圖為根據本發明另一實施例一具有隱藏識別碼的半導體堆疊結構的示意性截面圖;
第4圖為根據本發明又一實施例一具有隱藏識別碼的半導體堆疊結構的示意性截面圖;
第5圖為一銲墊區域的示意性頂視圖;以及
第6圖為一識別碼加密前與加密後的示意圖。
須注意本說明書中的所有圖示皆為圖例性質,為了清楚與方便圖示說明之故,圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現,一般而言,圖中相同的參考符號會用來標示修改後或不同實施例中對應或類似的元件特徵。
100:半導體堆疊結構
101:基底
103,105,107,109:介電層
M1,M2,M3,M4:金屬線路層
V1,V2,V3,V4:垂直互連層
TM:頂金屬層
Claims (5)
- 一種具有隱藏的識別碼的半導體堆疊結構,包含: 一基底; 多層介電層,設置在該基底上;以及 多層電路結構,包含一金屬線路層與一垂直互連層分別設置在該多層介電層中,其中該多層電路結構在一特定的截面視角中呈現出可辨認的識別碼。
- 如申請專利範圍第1項所述之具有隱藏的識別碼的半導體堆疊結構,其中具有該識別碼的該多層電路結構設置在銲墊區正下方。
- 如申請專利範圍第1項所述之具有隱藏的識別碼的半導體堆疊結構,其中該識別碼包含一組數字、文字、符號或是其組合。
- 如申請專利範圍第3項所述之具有隱藏的識別碼的半導體堆疊結構,其中該識別碼中的數字、文字或符號以特定的加密方式產生或是重新排列組合。
- 如申請專利範圍第1項所述之具有隱藏的識別碼的半導體堆疊結構,該識別碼包含公司的統一編號、電話號碼、或是產品型號。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109100311A TWI714419B (zh) | 2020-01-06 | 2020-01-06 | 具有隱藏的識別碼的半導體堆疊結構 |
CN202010040962.5A CN113078137B (zh) | 2020-01-06 | 2020-01-15 | 具有隐藏的识别码的半导体堆叠结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109100311A TWI714419B (zh) | 2020-01-06 | 2020-01-06 | 具有隱藏的識別碼的半導體堆疊結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI714419B true TWI714419B (zh) | 2020-12-21 |
TW202127628A TW202127628A (zh) | 2021-07-16 |
Family
ID=74669747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109100311A TWI714419B (zh) | 2020-01-06 | 2020-01-06 | 具有隱藏的識別碼的半導體堆疊結構 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN113078137B (zh) |
TW (1) | TWI714419B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112820717A (zh) * | 2020-12-30 | 2021-05-18 | 南京凯鼎电子科技有限公司 | 一种芯片横截面识别标记及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW511253B (en) * | 2001-08-24 | 2002-11-21 | Megawin Technology Co Ltd | Manufacture method and structure of ROM identification code |
US20090236739A1 (en) * | 2008-03-20 | 2009-09-24 | Powertech Technology Inc. | Semiconductor package having substrate id code and its fabricating method |
TW201803017A (zh) * | 2016-07-01 | 2018-01-16 | 台灣積體電路製造股份有限公司 | 半導體裝置 |
TWI679745B (zh) * | 2017-07-14 | 2019-12-11 | 台灣積體電路製造股份有限公司 | 具有微型識別標誌的半導體晶圓以及識別標誌的形成方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001054194A1 (en) * | 2000-01-20 | 2001-07-26 | Zavitan Semiconductors, Inc. | Personalized hardware |
US20060115082A1 (en) * | 2002-12-16 | 2006-06-01 | Kevenaar Thomas A M | Authentication system with visual encryption using polarisation of light |
CN101617319B (zh) * | 2007-02-20 | 2012-09-26 | Nxp股份有限公司 | 具有背面破坏防护的半导体装置 |
US7800916B2 (en) * | 2007-04-09 | 2010-09-21 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same |
JP5497418B2 (ja) * | 2009-12-16 | 2014-05-21 | 東レエンジニアリング株式会社 | 識別コードのマーキング装置及び方法、識別コードがマーキングされた半導体装置 |
WO2012057459A1 (ko) * | 2010-10-26 | 2012-05-03 | Park Kwang-Don | 랜덤형 다층 인식체 및 이를 이용한 인증시스템 |
JP2015025861A (ja) * | 2013-07-24 | 2015-02-05 | 大日本印刷株式会社 | スクラッチラベル |
TWI514530B (zh) * | 2013-08-28 | 2015-12-21 | Via Tech Inc | 線路基板、半導體封裝結構及線路基板製程 |
JP2016007771A (ja) * | 2014-06-24 | 2016-01-18 | 大日本印刷株式会社 | スクラッチカード |
US9691709B2 (en) * | 2015-02-26 | 2017-06-27 | International Business Machines Corporation | Semiconductor device security |
US10999939B2 (en) * | 2018-06-08 | 2021-05-04 | Unimicron Technology Corp. | Circuit carrier board and manufacturing method thereof |
-
2020
- 2020-01-06 TW TW109100311A patent/TWI714419B/zh active
- 2020-01-15 CN CN202010040962.5A patent/CN113078137B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW511253B (en) * | 2001-08-24 | 2002-11-21 | Megawin Technology Co Ltd | Manufacture method and structure of ROM identification code |
US20090236739A1 (en) * | 2008-03-20 | 2009-09-24 | Powertech Technology Inc. | Semiconductor package having substrate id code and its fabricating method |
TW201803017A (zh) * | 2016-07-01 | 2018-01-16 | 台灣積體電路製造股份有限公司 | 半導體裝置 |
TWI679745B (zh) * | 2017-07-14 | 2019-12-11 | 台灣積體電路製造股份有限公司 | 具有微型識別標誌的半導體晶圓以及識別標誌的形成方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112820717A (zh) * | 2020-12-30 | 2021-05-18 | 南京凯鼎电子科技有限公司 | 一种芯片横截面识别标记及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202127628A (zh) | 2021-07-16 |
CN113078137A (zh) | 2021-07-06 |
CN113078137B (zh) | 2024-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9142490B2 (en) | Integrated circuit device having through-silicon-via structure and method of manufacturing the integrated circuit device | |
US11145564B2 (en) | Multi-layer passivation structure and method | |
JP6399887B2 (ja) | Tsv構造を具備した集積回路素子及びその製造方法 | |
US8957504B2 (en) | Integrated structure with a silicon-through via | |
US20130119547A1 (en) | Integrated circuit device including through-silicon via structure having offset interface | |
CN106856194B (zh) | 半导体芯片及其制造方法 | |
TWI524395B (zh) | 背側金屬氧化物金屬/金屬絕緣體金屬設備 | |
KR20170011366A (ko) | 반도체 칩 및 이를 가지는 반도체 패키지 | |
US20140264733A1 (en) | Device with integrated passive component | |
TWI714419B (zh) | 具有隱藏的識別碼的半導體堆疊結構 | |
TWI713125B (zh) | 系統晶片、製造具有複數個元件之系統晶片的方法以及將系統晶片的複數個元件進行分區的方法 | |
US20080142928A1 (en) | Semiconductor component with through-vias | |
US20180247919A1 (en) | Method for manufacturing three dimensional integrated circuit package | |
US11488913B2 (en) | Semiconductor device with guard ring | |
TW201929179A (zh) | 具有測試鍵結構的半導體晶圓 | |
US7314811B2 (en) | Method to make corner cross-grid structures in copper metallization | |
US11545417B2 (en) | Integrated circuit device and semiconductor package including the same | |
KR100777926B1 (ko) | 반도체 소자 및 그 제조방법 | |
TW201733065A (zh) | 積體電路 | |
US11640950B2 (en) | Semiconductor chip and semiconductor package | |
CN107452701A (zh) | 用于改进接合的接合焊盘结构 | |
TWI775390B (zh) | 改善晶圓翹曲的方法 | |
US11901318B2 (en) | Integrated circuit structure and fabrication method thereof | |
US20230112006A1 (en) | Semiconductor package and method of manufacturing the same | |
US20200075480A1 (en) | Semiconductor device and method for fabricating the same |