TWI420397B - 偵測基於輻射之攻擊 - Google Patents
偵測基於輻射之攻擊 Download PDFInfo
- Publication number
- TWI420397B TWI420397B TW096132124A TW96132124A TWI420397B TW I420397 B TWI420397 B TW I420397B TW 096132124 A TW096132124 A TW 096132124A TW 96132124 A TW96132124 A TW 96132124A TW I420397 B TWI420397 B TW I420397B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- circuits
- value
- protection
- standard logic
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Semiconductor Integrated Circuits (AREA)
- Storage Device Security (AREA)
- Measurement Of Radiation (AREA)
Description
所揭示實施方案係關於電路。
安全積體電路卡(一般稱為智慧卡)可以係一小得足以擬合於使用者口袋內之嵌入式積體電路硬體裝置。安全積體電路卡可在許多必須儲存並共用關鍵資訊之情形下使用。例如,促進付費節目或隨選視訊特徵之轉頻器可使用一安全積體電路卡來向一提供者提供使用者帳戶資訊以及一要求存取此類特徵之請求,以及隨後解密回應該請求而可能提供之加密數位視訊流。作為另一範例,在一全球行動通信系統(GSM)電話中的一用戶身份模組(SIM)卡可用於儲存一使用者個人資訊,諸如他或她的電話薄、裝置偏好設定、(多個)較佳網路、所保存文字或語音訊息及服務提供者資訊。一SIM卡可允許一使用者(例如)改變手機同時將他或她的全部資訊保留在SIM卡上。智慧卡可用於各種應用(例如電子付款系統),包括專門的自動轉帳裝置(例如公共交通卡)及個人識別文件(例如護照、駕駛執照及醫學識別卡)。
因為在一智慧卡內所儲存之保護資料之潛在價值,駭客們可運用各種技術來存取或破壞受保護資料。例如,一駭客可磨掉一部分智慧卡封裝,以便存取內部信號並避開可能在適當位置之安全措施。作為另一範例,一駭客可能使智慧卡經受各種輻射(例如引導至已曝露內部電路之雷射光或引導透過封裝之x射線或伽瑪輻射),以試圖破壞受保護資料。在某些具體實施例中,在裝置特定位置處破壞受保護資料可引起裝置避開安全措施(例如加密演算法)或向駭客產生關於裝置架構之資訊或受保護資料自身。
在一具體實施例中,提供一種基於輻射攻擊一裝置之反制(例如以系統及方法之形式)。該反制運用一第一群組電路來實施一功能並運用不用於實施該功能的一第二群組電路。該反制包括組態該第二群組電路以儲存一第一值、及監控該儲存值以決定該儲存值是否不同於該第一值。若該儲存值不同於該第一值,則該裝置之一基於輻射攻擊可能已發生,故可開始一保護動作以保衛該裝置。
在某些具體實施例中,在一具有可儲存至少一第一值及一第二值之複數個電路之裝置中,一種方法可包括組態至少一電路以持續儲存該第一值;決定該至少一電路是否正在儲存該第二值;及在該至少一電路正在儲存該第二值之情況下開始一反制。該裝置可以係一安全半導體裝置。該至少一電路可包括在一設計中的一不使用閘。在某些具體實施例中,該至少一電路係在一佈局操作之後決定為不使用。該至少一電路可以係一經組態用以儲存一值之記憶體單元。決定該至少一電路是否正儲存該第二值可包括決定該裝置是否已受攻擊。
開始一反制可包括重置該裝置之一部分、斷電該裝置之一部分或啟用一警報電路。啟用一警報電路可包括判定一中斷信號或設定一警報暫存器值。開始一反制可包括防止儲存於該裝置內的資料被提供至該裝置之一介面;防止在該介面處所接收之資料被儲存於該裝置內;關閉與該裝置相關聯之一通信通道或引起該裝置不回應施加至該介面之輸入。開始一反制可包括引起儲存於該裝置內的受保護資料被抹除或引起該裝置之多個部分自動毀滅。引起該裝置之多個部分自動毀滅可包括施加一電壓或電流至一電性閉合內部跡線或熔絲,該電壓或電流足以引起該內部跡線或熔絲在施加該電壓或電流之後具有一電性開啟狀態。
在某些具體實施例中,一種裝置包括複數個標準邏輯單元;第一複數個電路,其實施一功能且包含該複數個標準邏輯單元之一部分;第二複數個電路,其包含該複數個標準邏輯單元之不使用部分,其中在該第二複數個電路內的各電路係調適成用以儲存一第一值或一第二值且經組態用以持續儲存該第一值;及一偵測電路,其決定在該第二複數個電路內的該等電路之至少一者是否正在儲存該第二值。
在某些實施方案中,該裝置係一半導體裝置,且在該第二複數個電路內的該等電路係分佈於該半導體裝置之一表面之一部分上。該裝置可進一步包括一反制電路,當該偵測電路決定在該第二複數個電路中的該等電路之至少一電路正在儲存該第二值時,其開始一保護措施。該保護措施可包括重置該裝置或關閉該裝置。
在某些實施方案中,在該第二複數個電路中的該等標準邏輯單元之該等部分係調適成用以具有與該第一複數個電路內該等標準邏輯單元之對應部分實質上相同的電壓短時脈衝波敏感度。在某些實施方案中,在該第二複數個電路中的該等標準邏輯單元部分係調適成用以具有與該第一複數個電路內的該等標準邏輯單元之對應部分實質上相同的輻射敏感度。輻射敏感度可包括對一基於雷射攻擊之敏感度。輻射敏感度可包括對x射線或伽瑪射線之敏感度。
在某些具體實施例中,一種電路包括a)複數個正反器,各正反器具有一時脈輸入、一資料輸入及一輸出且係調適成用以在一耦合至該時脈輸入之信號之邊緣上將一邏輯值從該資料輸入傳播至輸出,各資料輸入及時脈輸入係耦合至一表示一第一邏輯狀態之信號;及b)一評估電路,其輸入係耦合至在該複數個正反器內的各正反器之輸出且其輸出係耦合至一反制電路,在該評估電路之一個別輸入從該複數個正反器之一個別正反器接收一表示該第一邏輯狀態之個別信號時該評估電路在一第一狀態下具有一初始輸出,並在該評估電路之任一輸入接收一不表示該第一邏輯狀態之信號時在一第二狀態下產生一輸出。該反制電路可經組態用以在從該評估電路在該第二狀態下接收到一輸入時開始保護動作。在某些實施方案中,各正反器具有一非同步清除信號,其係經組態用於在一重置事件時清除正反器。
在某些具體實施例中,即在一半導體裝置中,具有複數個標準邏輯單元;一第一組電路,其包含該複數個標準邏輯單元之一部分並調適成用以實施一功能;及一第二組電路,其包含該複數個標準邏輯單元之不使用部分,其中在該第二組內的各電路係調適成用以儲存一第一值或一第二值,一種保護該半導體裝置不受攻擊之方法包括a)組態在該第二組內的各電路以持續儲存該第一值;b)決定在該第二組內的任一電路是否正在儲存該第二值;及c)在決定在該第二組內的任一電路正在儲存該第二值時開始一反制。
決定在該第二組內的任一電路是否正在儲存該第二值可包括偵測一基於輻射之攻擊。偵測一基於輻射之攻擊可包括偵測該第二組內任一電路所儲存之一值從該第一值至該第二值之一變化。開始一反制可包括重置該半導體裝置之至少一部分。
在附圖及以下說明中提供一或多個實施方案之細節。從本說明書及圖式以及申請專利範圍將會明白本發明之其他特徵、目標及優點。
圖1係一裝置100之一方塊圖,其可偵測試圖存取或破壞裝置100內儲存或其所處理之資料的可能攻擊(例如基於輻射之攻擊、電壓短時脈衝波攻擊等)。該裝置具有一第一群組電路102,其實施一功能,及一第二群組電路104,其不用於實施該功能。在某些具體實施例中,該裝置係一儲存或處理受保護資料之安全積體電路裝置(例如一智慧卡),且該第一群組電路102所實施之功能係關於儲存或處理受保護資料;其他範例性裝置及功能提供如下。為了阻止一可能駭客試圖存取或破壞裝置100上所儲存或其所處理之受保護資料,裝置100結合一偵測電路106運用第二群組電路104來偵測存取或破壞受保護資料之企圖。在一特定實施方案中,裝置100可偵測基於輻射之攻擊,諸如雷射、x射線或伽瑪射線攻擊。裝置100還包括一反制電路108,其在偵測一攻擊(例如一基於輻射之攻擊)時保護裝置100。保護該裝置可包括(例如)重置或斷電裝置100之多個部分,以便防止裝置100內所儲存之資料被破壞或以便防止裝置安全性被突破。
在某些實施方案中,第一群組電路102及第二群組電路104包括"標準"邏輯單元或元件,諸如一邏輯單元109。如所示,各標準邏輯單元(例如邏輯單元109)包括特定標準資源,例如邏輯閘;記憶體元件(例如正反器);多工器;各種用於形成資料路徑之互連;時脈;重置或其他全域信號等。該等單元之多個方面可標準化以(例如)促進FPGA裝置(現場可程式化閘極陣列裝置)、PLD(可程式化邏輯裝置)或ASIC裝置(特定應用積體電路)之有效率生產。藉由在一FPGA、PLD或ASIC設計中使用標準邏輯單元,一硬體設計者可利用習知電特性(例如傳播延遲、電容、電感等)來減小設計時間。
在某些具體實施例中,將該等標準邏輯單元包括於可組態邏輯塊(CLB)內,其隨同可組態選路通道而一起包括於一FPGA或PLD裝置內。該等CLB之各種組件可與該等可組態選路通道一起選擇性耦合以提供特定硬體功能,其(例如)已採用一硬體說明語言或使用一簡圖擷取工具來設計,放置且選路於一特定FPGA或PLD架構內,並在一組態程序期間載入該FPGA或PLD裝置內。在其他實施方案中,該等標準邏輯單元係包括於特定ASIC裝置之設計庫內。類似於一FPGA或PLD裝置內的CLB,在一ASIC設計庫內的該等標準邏輯單元可與各種選路通道一起最終耦合以提供特定硬體功能;但ASIC裝置一般不會如FPGA或PLD裝置那樣可組態。在ASIC裝置內實施的該等特定硬體功能還可採用一硬體說明語言或一簡圖擷取工具來設計、模擬、放置並選路,且該設計可採用一半導體製程來加以製造。
不論是否實施於FPGA、PLD、ASIC或其他裝置,可組合該第一群組電路102內的多個標準邏輯單元來執行複雜操作(例如一或多個功能)。在某些實施方案中,該等標準邏輯單元係組合以儲存並處理受保護資料。例如,該等標準邏輯單元可組合以形成一安全記憶體之至少部分用以儲存受保護資料。作為另一範例,該等標準邏輯單元可組合以形成一硬體加密或解密引擎之至少部分用以保衛受保護資料。作為另一範例,該等標準邏輯單元可組合以形成一安全存取控制或付款機制之至少部分,其儲存受保護識別資訊,諸如一智慧卡、銀行卡或用戶身份模組(SIM)卡。
一駭客可能試圖使用各種不同的入侵或非入侵式攻擊來存取或破壞裝置100所儲存或所處理之受保護資料。特定言之,駭客可能運用一基於輻射之攻擊,在此期間駭客將一輻射光束(例如一雷射束、x射線、伽瑪射線等)引導向易受此類輻射影響之第一群組電路處(例如在一標準邏輯單元之一元件處);該元件可能先前已曝露(例如駭客磨掉保護元件之封裝材料),或該輻射可能能夠穿透完好無損的封裝。在某些具體實施例中,輻射(例如)藉由注入中斷該等裝置之正常操作的電荷或內部電流而在電晶體位準干擾半導體裝置。在半導體裝置內的暫存器結構可能對此類中斷特別敏感。作為一更具體實施例,某些正反器在受到特定輻射時可鎖存並輸出獨立於其輸入值的值。因而,在某些實施方案中,一駭客可使用輻射來修改儲存於一正反器或其他電路內的數位值。
藉由一入侵或非入侵式攻擊來修改特定數位值可引起裝置100之正常操作被更改。例如,若裝置100運用第一群組電路102來實施一加密或安全演算法,在一位元在(例如)邏輯單元109內意外地改變(例如由於一外部輻射源)之情況下,該加密或安全演算法可能會受影響或損害。藉由在裝置100之操作期間反復將輻射引導至邏輯單元109(或至其他邏輯單元),在某些實例中,一駭客可引起裝置100完全避開一安全演算法;在其他實例中,駭客可獲得關於裝置100之操作的資訊,從而使該駭客能夠隨後以另一方式破解一對應安全演算法(例如駭客可能能夠獲得一鍵值,其可隨後用於以該裝置決定"授權"之方式來存取受保護資料)。允許駭客們使用一入侵或非入侵式攻擊來修改裝置100內的特定數位值之裝置100之一弱點還可能影響裝置100作為"安全裝置"之可銷售性。因此,可能較有利的係偵測可能攻擊裝置之事件。
為了偵測可能的攻擊事件,裝置100結合偵測電路106運用第二群組電路104,其與第一群組電路102同樣具有一類似易受攻擊性(例如輻射)。在某些實施方案中,該第二群組電路104還包括標準邏輯單元、或標準邏輯單元之多個部分,包括一記憶體元件110。或者,第二群組電路104可包括其他標準元件(未顯示),其在架構及功能上與第一群組電路102共同。因為第二群組電路104具有類似於第一群組電路102之易受攻擊性,在某些實施方案中,第二群組電路104偵測一可損害第一群組電路102之安全性之攻擊。在偵測到此類攻擊時,偵測電路106可觸發一反制電路108,其開始一保護性反制以維持裝置100之安全性。如上述,範例性反制可包括重置或斷電該裝置之多個部分。現在參考圖2例示並說明第二群組電路104(下面還稱為"電路104")之一具體範例。
圖2係顯示可用於偵測一可能攻擊(例如基於輻射之攻擊)之一範例性電路104之一示意圖。在圖2中,電路104包括記憶體元件(例如D正反器)202A、202B及202N,其係經組態用以持續儲存一第一值(例如一邏輯1)或一第二值(例如一邏輯0);如所示(應注意各資料及時脈輸入係連接至接地),該等記憶體元件202A、202B及202N係均經組態用以持續儲存一邏輯0(一"期望值")。偵測電路106(例如一OR閘)係耦合至該等記憶體元件202A、202B及202N並偵測該等記憶體元件202A、202B或202N之任一者是否當前正在儲存一邏輯1。
在正常操作期間,由於該等記憶體元件係經組態用以持續儲存一已知狀態(例如一邏輯0),沒有任何記憶體元件在其輸出處具有一不同狀態(例如一邏輯1),且因此偵測電路106將具有一已知輸出狀態(例如不輸出一邏輯1)。然而,若該等記憶體元件(例如正反器202A)之一受到某種攻擊(例如輻射攻擊(由閃電203示意性所示)),則該記憶體元件可能鎖存並輸出一新值(例如一邏輯1),且偵測電路106可偵測此新值並在其輸出處標記該偵測(例如藉由在圖2中標誌"LIGHT_FAULT"之淨得上輸出一邏輯1或其他適當值)。因而,在某些實施方案中,偵測電路106結合該等記憶體元件202A、202B及202N偵測基於輻射之攻擊。
如圖2中進一步所示,偵測一可能攻擊可觸發一或多個反制電路108。例如,判定該LIGHT_FAULT信號可觸發一重置電路208A,其判定一RESET信號至裝置100之一或多個部分。該RESET信號可引起忽略一當前擱置中操作(例如一資料檢索、資料儲存操作或資料處理操作)並可進一步引起裝置100回復至一初始加電狀態。作為另一範例,判定該LIGHT_FAULT信號可觸發一斷電控制電路208B,其斷電裝置100之至少一部分。作為另一範例,判定該LIGHT_FAULT信號可觸發一警報電路208C,其可向另一硬體裝置或裝置100(或另一裝置)所執行之一軟體程式指示一可能攻擊已發生;作為一更具體範例,警報電路208C可包括一暫存器(未顯示),其在判定該LIGHT_FAULT信號時使用一特定值來設定,且一軟體程式(未顯示)可週期性地讀取該暫存器;作為另一具體範例,警報電路208C可觸發一中斷至一結合裝置100工作之控制器或微處理器(未顯示)。
還可觸發其他反制電路(未顯示)。例如,在某些實施方案中,反制電路可防止讀取資料被提供至裝置100之一輸出介面;反制電路可防止寫入資料被儲存於裝置100內;反制電路可引起該裝置"凍結"且不回應外部輸入;反制電路可引起受保護資料被抹除;反制電路可引起裝置100之通信通道(未顯示)被關閉;反制電路可引起裝置100之多個部分自動毀滅以保衛受保護資料(例如一反制電路可使特定電性閉合內部跡線或熔絲經受短路電壓或電流,其引起該等跡線變成電性開啟(例如熔化),從而不可逆地防止裝置100向外部電路提供儲存資料);或者反制電路可開始其他動作或引起其他結果。
在某些實施方案中,可以一序列或平行地觸發多個反制電路。例如,某些實施方案包括一計數器(未顯示),其追蹤判定該LIGHT_FAULT信號之次數。第一次判定該LIGHT_FAULT信號時,重置電路208A可觸發以重置裝置100之一部分;第二次判定該LIGHT_FAULT信號時,斷電控制208B可觸發以斷電裝置100之一部分;第三次判定該LIGHT_FAULT信號時,可啟用一引起裝置100之一部分自動毀滅之電路(未顯示),從而不可逆地改變裝置100並保衛裝置100內所儲存或其所處理之受保護資料。在某些實施方案中,不同反制電路可基於在裝置100內的一偵測到一攻擊之具體位置而觸發。例如,在儲存或處理受保護資料之裝置100之多個區域內偵測攻擊時可開始更猛烈的反制,而在不直接儲存或處理受保護資料之裝置100之多個區域內偵測到一攻擊時可開始不太猛烈的反制。
在某些實施方案中,偵測電路106僅在多於一個記憶體元件202A、202B或202N具有一不同於期望值之值時判定該LIGHT_FAULT信號。例如,在某些實施方案中,該偵測電路在判定該LIGHT_FAULT信號之前從至少兩記憶體元件202A、202B或202N要求意外值。特定言之,偵測電路106可包括比一單一OR閘更複雜的電路;而且偵測電路106之某些實施方案包括一計數器(未顯示),其必須在判定該LIGHT_FAULT信號之前到達一預定值。依此方式,可基於各種環境或程序參數來"調諧"偵測電路106之敏感度。例如,在各種雜訊環境中,可預期在記憶體元件202A內的偶然短時脈衝波。藉由從該等記憶體元件202A、202A或202N要求多個意外值,可避免"錯誤被動"開始一反制電路108,但藉由在來自該等記憶體元件202A、202B及202N之一預定數目意外值之後觸發LIGHT_FAULT信號,仍可保護裝置100不受真實攻擊。
如圖2所示,在一實施方案中,在重置該裝置的任何時候,清除各記憶體裝置202A、202B及202N;特定言之,一"清除"輸入("CDN")係連接至一DEVICE_RESET信號,使得在重置裝置100時(例如在初始啟動時),適當初始化第二群組電路104。在其他實施方案中,以其他方式重置該等記憶體裝置202A、202B及202N及/或偵測電路106(及/或(多個)反制電路108)。例如,在某些實施方案中,讀取與一警報電路208C相關聯之一暫存器可重置第二群組電路104之至少一者;該等記憶體裝置202A、202B及202N;偵測電路106或該(等)反制電路108。
參考圖2例示並說明若干範例性偵測及反制電路,但其他實施方案亦可行且在預期中。一般而言,任一易受攻擊(例如受易基於輻射之攻擊)之電路可用於偵測一可能攻擊,且任一數目的此類電路可組合以橫跨裝置100之表面之一較大區域提供偵測。例如,圖3說明許多記憶體元件可分佈於裝置100上以偵測可能攻擊之一方式。而且,如上述,該偵測電路可與一或多個反制電路組合,以保衛裝置100所儲存或處理之受保護資料。
圖3說明可用於偵測可能攻擊以便保衛裝置100所儲存或處理之受保護資料之偵測電路之一範例性分佈。如所示,裝置100包括許多標準邏輯單元(例如邏輯單元304),其係包括於第一群組電路102(描述為非陰影塊,並以下稱為"功能單元");該裝置還包括許多標準邏輯單元(例如邏輯單元307),其係包括於第二群組電路104內(描述為陰影塊,且以下稱為"偵測單元")。(此文件中所使用之"標準邏輯單元"應理解為還包括一標準邏輯單元或個別標準邏輯元件之部分。)在某些實施方案中,該等功能單元及該等偵測單元具有類似的易受攻擊性(例如基於輻射之攻擊),如上述;即在該等功能單元或偵測單元受到特定種類攻擊時在功能單元及偵測單元內的特定邏輯單元元件(例如記憶體元件)易於意外地改變儲存值。
為了保護裝置100之一較大部分,可將該等偵測單元分佈於裝置100之表面之一實質部分上。因此,例如,引導至功能單元之輻射可能會撞擊在一或多個偵測單元上並藉此可偵測到輻射。例如,若一駭客將輻射引導至功能單元304(例如企圖存取或破壞裝置100所儲存或處理之資料),輻射將可能還撞擊在偵測單元307上。若包括足夠偵測單元,則可偵測到撞擊在裝置100之任一部分上的輻射。例如,若一典型基於輻射之攻擊涉及將一雷射束聚焦在裝置100之多個部分上,且若一典型雷射束一般同時影響一固定數目(例如500)的功能單元,則藉由對於實質上每一固定數目(例如500)的功能單元包括至少一偵測單元並將該等偵測單元實質上均勻地分佈於裝置100之表面上,可能偵測到裝置100之任一部分之一基於雷射之攻擊。
偵測單元可以許多方式分佈於裝置100之表面上。例如,在某些實施方案中,該等偵測單元係沿該等功能單元以一規則圖案(例如一棋盤圖案(未顯示))放置並選路。作為另一範例,許多偵測單元係隨機分佈於裝置100上;特定言之,例如許多(例如100個)偵測單元可隨機放置於裝置100上。作為另一範例,可將一偵測單元與各一定數目功能單元群組放置在一起;特定言之,例如可將一偵測單元與實質每二十個功能單元包括在一起,且可基於該等二十個功能單元之放置及選路將該偵測單元放置於一便利位置。作為另一範例,可放置並選路全部功能單元,且將偵測單元添加於該等放置並選路功能單元周圍。在某些實施方案中,該等偵測單元係不用作功能單元之標準邏輯單元。作為另一範例,可放置並選路裝置100之關鍵部分(例如最影響裝置100欲儲存或處理之資料之安全性的裝置100之多個部分),並可在該等關鍵部分周圍以更大數目添加偵測單元。
在某些實施方案中,"備用"標準邏輯單元與功能單元一起選路,以便提供一手段以更容易除錯,修復或增強功能性(例如一旦錯誤出現於一最終佈局內)。如此,若(例如)在產生一ASIC之後決定在該ASIC中的一電路工作不適當,則可使用一鄰近備用邏輯單元來校正該功能性。若在設計中沒有足夠備用邏輯單元,則可(例如)較小改變一金屬互連層而非藉由整個重新設計該ASIC來實施改變。在該些實施方案中,該等備用單元可用作偵測單元,除非且直至隨後需要其實施改變,此時可斷開該單元之偵測功能性且該備用單元可用於實施該等改變。
圖4係說明保衛一裝置之方法400之一流程圖。例如,方法400可用於保衛一記憶體裝置內所儲存或處理之受保護資料。作為另一範例,方法400可用於使實施一保護功能(例如一加密或解密演算法)之硬體免受攻擊。在某些實施方案中,方法400係實施於一裝置(例如參考先前圖示所示及所述之裝置100)內。
方法400包括組態(402)一電路以持續儲存一第一值。例如,參考圖2,方法400可包括組態該等記憶體元件202A、202B及202N(例如偵測單元)以各持續儲存一邏輯0。如圖3所示,該等偵測單元可以有許多並分佈於裝置100上。
方法400包括監控(404)儲存值,並決定(406)該儲存值是否等於一第二值。例如,方法400可包括使用偵測電路106來監控(404)該等記憶體元件202A、202B及202N之輸出以決定(406)該等記憶體元件202A、202B或202N之任一者目前是否具有一邏輯1值。
若監控儲存值不等於該第二值,則方法400包括繼續監控(404)該(等)儲存值。若該儲存值等於該第二值,則方法400包括開始(408)一反制。例如,方法400可包括回應該LIGHT_FAULT信號之判定來開始一反制108,該信號指示該等記憶體元件202A、202B或202N之一或多個者目前正在儲存一意外值,即一基於輻射之攻擊之可能指示。特定言之,開始(408)一反制可包括(例如)觸發一重置電路208A、觸發一斷電控制電路208B、觸發一警報電路208C或觸發某些其他反制電路108。
已說明許多實施方案。雖然如此,應明白,可進行各種修改而不背離所述實施方案之精神與範疇。例如,本文所述之技術及方法可應用於FPGA、PLD、ASIC及用於實施智慧卡、銀行卡、安全記憶體裝置、SIM卡或用於其他應用之其他電路;反制可採用許多不同方式或方式組合來施加;偵測單元可偵測許多不同種類的輻射,包括(例如)可見光、紅外輻射、雷射光、x射線或伽瑪射線;偵測單元可以許多不同方式放置於一裝置內並可包括不用於實施該裝置所執行之一功能之單元;偵測單元可偵測基於輻射之攻擊外的攻擊,例如電壓短時脈衝波攻擊。因此,其他實施方案係在隨附申請專利範圍之範疇內。
100...裝置
102...第一群組電路
104...第二群組電路
106...偵測電路
108...反制電路
109...邏輯單元
110...記憶體元件
202A...記憶體元件/正反器/記憶體裝置
202B...記憶體元件/記憶體裝置
202N...記憶體元件/記憶體裝置
208A...重置電路
208B...斷電控制電路
208C...警報電路
304...功能單元/邏輯單元
307...偵測單元/邏輯單元
圖1係可偵測基於輻射之攻擊之一範例性裝置之一方塊圖。
圖2係顯示可用於偵測一基於輻射之攻擊之範例性電路之一示意圖。
圖3說明在一裝置內的一範例性偵測電路分佈。
圖4係保衛一裝置之一範例性方法之一流程圖。
各圖式中相同參考符號表示相同元件。
104...第二群組電路
106...偵測電路
108...反制電路
202A...記憶體元件/正反器/記憶體裝置
202B...記憶體元件/記憶體裝置
202N...記憶體元件/記憶體裝置
208A...重置電路
208B...斷電控制電路
208C...警報電路
Claims (13)
- 一種保護裝置,其包含:複數個標準邏輯單元;第一複數個電路,其實施一功能並包含該複數個標準邏輯單元之一部分;第二複數個電路,其包含該複數個標準邏輯單元之部分,該等複數個標準邏輯單元之部分不包含在實施該功能的該等第一複數個電路中,其中在該第二複數個電路內的各電路係調適成用以儲存一第一值或一第二值且經組態用以持續儲存該第一值;一偵測電路,其決定在該第二複數個電路內的該等電路之至少一者是否正在儲存該第二值;以及一反制電路,當該偵測電路決定在該等第二複數個電路中的一第一電路正在儲存該第二值時,該反制電路開始一第一保護措施,及當該偵測電路決定該等第二複數個電路中的一第二電路也同時正在儲存該第二值時,該反制電路開始不同於該第一保護措施的一第二保護措施,其中該第一及第二保護措施包含保護該等第一複數個電路的一或多個措施。
- 如請求項1之裝置,其中該裝置係一半導體裝置,且在該第二複數個電路內的該等電路係分佈於該半導體裝置之一表面之一部分上。
- 如請求項1之裝置,其中該第一保護措施或該第二保護措施至少之一者包含重置該裝置或關閉該裝置之至少一 者。
- 如請求項1之裝置,其中在該第二複數個電路中的該等標準邏輯單元部分係調適成用以具有與該第一複數個電路內的該等標準邏輯單元之對應部分實質上相同的輻射敏感度。
- 如請求項4之裝置,其中輻射敏感度包含對一基於雷射之攻擊的敏感度。
- 如請求項4之裝置,其中輻射敏感度包含對x射線或伽瑪射線的敏感度。
- 如請求項1之裝置,其中在該第二複數個電路中的該等標準邏輯單元之該等部分係調適成用以具有與該第一複數個電路內的該等標準邏輯單元之對應部分實質上相同的電壓短時脈衝波敏感度。
- 如請求項1之裝置,其中該反制電路經組態以逐漸地開始不同的保護措施,包含(a)當該偵測電路決定該等第二複數個電路的一或多者之一臨界數量正在儲存該第二值時,開始該第一保護措施,及(b)當該偵測電路決定該等第二複數個電路中大於該臨界數量的一數量正在儲存該第二值時,開始該第二保護措施。
- 如請求項1之裝置,其中該反制電路經組態以(a)當該偵測電路決定在該裝置的一第一位置之該等第二複數個電路中的一電路正在儲存該第二值時,開始該第一保護措施,及(b)當該偵測電路決定在該裝置的一第二位置之該等第二複數個電路中的一電路正在儲存該第二值時,開 始該第二保護措施,其中該裝置的該第二位置不同於該第一位置。
- 一種保護電路,其包含:複數個正反器,各正反器具有一時脈輸入、一資料輸入及一輸出且係調適成用以在一耦合至該時脈輸入之信號之一邊緣上將一邏輯值從該資料輸入傳播至該輸出,各資料輸入及時脈輸入係耦合至一表示一第一邏輯狀態之信號;以及一評估電路,其輸入係耦合至該複數個正反器中的各正反器之輸出且其一或多個輸出係耦合至一反制電路,在該評估電路之一個別輸入從該複數個正反器之一個別者接收一表示該第一邏輯狀態之個別信號時,該評估電路在一第一狀態下具有一初始輸出,並在該評估電路之任一輸入接收一不表示該第一邏輯狀態之信號時在一第二狀態下產生一輸出;該反制電路係經組態用以(a)在從該評估電路在該第二狀態下接收到第一輸入時開始一第一保護動作,及(b)一旦接收到來自該評估電路在該第二狀態下與該第一輸入同時的一第二輸入,開始不同於該第一保護動作的一第二保護動作,其中該第一及第二保護動作包含保護該等第一複數個電路一或多個動作。
- 如請求項10之電路,其中開始該第一保護動作包含判定一重置信號至一包括該電路之裝置之至少一部分。
- 如請求項10之電路,其中開始第二保護動作包含判定一 斷電信號至一包括該電路之裝置之至少一部分。
- 如請求項10之電路,其中各正反器具有一非同步清除信號,其係經組態用於在一重置事件時清除該正反器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/515,103 US8352752B2 (en) | 2006-09-01 | 2006-09-01 | Detecting radiation-based attacks |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200820091A TW200820091A (en) | 2008-05-01 |
TWI420397B true TWI420397B (zh) | 2013-12-21 |
Family
ID=39136836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096132124A TWI420397B (zh) | 2006-09-01 | 2007-08-29 | 偵測基於輻射之攻擊 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8352752B2 (zh) |
CN (1) | CN101512660B (zh) |
DE (1) | DE112007002037B4 (zh) |
TW (1) | TWI420397B (zh) |
WO (1) | WO2008027966A2 (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8997255B2 (en) * | 2006-07-31 | 2015-03-31 | Inside Secure | Verifying data integrity in a data storage device |
US20080061843A1 (en) * | 2006-09-11 | 2008-03-13 | Asier Goikoetxea Yanci | Detecting voltage glitches |
US20080086781A1 (en) * | 2006-10-06 | 2008-04-10 | Stephane Rodgers | Method and system for glitch protection in a secure system |
CN101543040B (zh) * | 2006-11-08 | 2011-10-12 | 深圳Tcl新技术有限公司 | 用于检测和忽略无效频道映射特性的系统和方法 |
KR100884566B1 (ko) * | 2006-11-16 | 2009-02-19 | 삼성전자주식회사 | 레이저 어택 검출기를 갖는 스마트 카드 |
FR2964218B1 (fr) * | 2010-08-25 | 2013-08-09 | Oberthur Technologies | Securisation d'un element de memorisation d'une donnee binaire, registre de controle et d'une carte a puce |
US8752210B2 (en) * | 2012-01-10 | 2014-06-10 | International Business Machines Corporation | Implementing data theft prevention |
EP2629447A1 (en) * | 2012-02-17 | 2013-08-21 | Gemalto SA | Method and device for protecting an electronic device against fault attack(s) |
US8797059B2 (en) | 2012-03-01 | 2014-08-05 | International Business Machines Corporation | Implementing carbon nanotube based sensors for cryptographic applications |
US8819842B2 (en) | 2012-11-20 | 2014-08-26 | International Business Machines Corporation | Implementing conductive microcapsule rupture to generate a tamper event for data theft prevention |
US9690578B2 (en) * | 2013-02-20 | 2017-06-27 | Intel Corporation | High dose radiation detector |
US9607952B1 (en) | 2015-10-30 | 2017-03-28 | International Business Machines Corporation | High-z oxide nanoparticles embedded in semiconductor package |
TWI588638B (zh) * | 2015-11-09 | 2017-06-21 | 智原科技股份有限公司 | 電壓調整器的防鎖死電路及其相關電源系統 |
EP3226168A1 (en) | 2016-03-31 | 2017-10-04 | Nxp B.V. | Electronic device and protection method |
FR3051599A1 (fr) * | 2016-05-17 | 2017-11-24 | Stmicroelectronics Rousset | Protection d'un circuit integre |
US11055409B2 (en) * | 2019-01-06 | 2021-07-06 | Nuvoton Technology Corporation | Protected system |
US11366899B2 (en) * | 2020-02-18 | 2022-06-21 | Nuvoton Technology Corporation | Digital fault injection detector |
CN112148103A (zh) * | 2020-09-09 | 2020-12-29 | 北京中电华大电子设计有限责任公司 | 一种保护从pad实施电源攻击的电路 |
CN112104448B (zh) * | 2020-10-29 | 2024-01-19 | 深圳安捷丽新技术有限公司 | 一种防dema攻击的待测电路安全仿真分析方法和装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5533123A (en) * | 1994-06-28 | 1996-07-02 | National Semiconductor Corporation | Programmable distributed personal security |
US6553496B1 (en) * | 1999-02-01 | 2003-04-22 | Koninklijke Philips Electronics N.V. | Integration of security modules on an integrated circuit |
TW200416411A (en) * | 2003-01-31 | 2004-09-01 | Veritainer Corp | Apparatus and method for detecting radiation or radiation shielding in shipping containers |
Family Cites Families (79)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1047437B (it) | 1975-10-08 | 1980-09-10 | Cselt Centro Studi Lab Telecom | Procedimento e dispositivo per il controllo in linea di memorie logiche sequenziali operanti a divisione di tempo |
US4360915A (en) | 1979-02-07 | 1982-11-23 | The Warner & Swasey Company | Error detection means |
JPS603732A (ja) | 1983-06-21 | 1985-01-10 | Honda Motor Co Ltd | 入出力装置の異常検出方法 |
JPS6184054A (ja) | 1984-09-27 | 1986-04-28 | シーメンス、アクチエンゲゼルシヤフト | 集積mos回路 |
JPS61218143A (ja) * | 1985-03-25 | 1986-09-27 | Hitachi Ltd | 半導体集積回路装置 |
JPH0713879B2 (ja) | 1985-06-21 | 1995-02-15 | 三菱電機株式会社 | 半導体記憶装置 |
US4931997A (en) | 1987-03-16 | 1990-06-05 | Hitachi Ltd. | Semiconductor memory having storage buffer to save control data during bulk erase |
JP2648840B2 (ja) | 1988-11-22 | 1997-09-03 | 株式会社日立製作所 | 半導体記憶装置 |
US5084873A (en) * | 1989-01-27 | 1992-01-28 | Texas Instruments Incorporated | Chip error detector |
FR2648652B1 (fr) | 1989-06-19 | 1994-03-18 | Alcatel Business Systems | Interface pour acces en emission et en reception au support de transmission synchrone d'un reseau de commutation reparti |
US5027397A (en) * | 1989-09-12 | 1991-06-25 | International Business Machines Corporation | Data protection by detection of intrusion into electronic assemblies |
US5107139A (en) | 1990-03-30 | 1992-04-21 | Texas Instruments Incorporated | On-chip transient event detector |
US5053992A (en) * | 1990-10-04 | 1991-10-01 | General Instrument Corporation | Prevention of inspection of secret data stored in encapsulated integrated circuit chip |
JPH04268809A (ja) | 1991-02-22 | 1992-09-24 | Mitsubishi Electric Corp | パルス信号抽出方法及びその装置 |
JP2716906B2 (ja) | 1992-03-27 | 1998-02-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5389738A (en) * | 1992-05-04 | 1995-02-14 | Motorola, Inc. | Tamperproof arrangement for an integrated circuit device |
US5546074A (en) * | 1993-08-19 | 1996-08-13 | Sentrol, Inc. | Smoke detector system with self-diagnostic capabilities and replaceable smoke intake canopy |
US6204701B1 (en) | 1994-05-31 | 2001-03-20 | Texas Instruments Incorporated | Power up detection circuit |
US5606532A (en) | 1995-03-17 | 1997-02-25 | Atmel Corporation | EEPROM array with flash-like core |
US5736777A (en) * | 1995-12-29 | 1998-04-07 | Intel Corporation | Method and apparatus for fast self-destruction of a CMOS integrated circuit |
US5712973A (en) * | 1996-05-20 | 1998-01-27 | International Business Machines Corp. | Wireless proximity containment security |
US5796148A (en) * | 1996-05-31 | 1998-08-18 | Analog Devices, Inc. | Integrated circuits |
AUPO799197A0 (en) | 1997-07-15 | 1997-08-07 | Silverbrook Research Pty Ltd | Image processing method and apparatus (ART01) |
JP3001454B2 (ja) * | 1997-04-23 | 2000-01-24 | 日本電気アイシーマイコンシステム株式会社 | 半導体装置 |
EP0875939A1 (en) * | 1997-04-30 | 1998-11-04 | Interuniversitair Micro-Elektronica Centrum Vzw | A spatially-modulated detector for electromagnetic radiation |
US5898711A (en) * | 1997-05-15 | 1999-04-27 | Vlsi Technology, Inc. | Single event upset detection and protection in an integrated circuit |
US5991519A (en) | 1997-10-03 | 1999-11-23 | Atmel Corporation | Secure memory having multiple security levels |
JP3576382B2 (ja) | 1997-10-31 | 2004-10-13 | シャープ株式会社 | インターフェース回路及び液晶駆動回路 |
US6510518B1 (en) | 1998-06-03 | 2003-01-21 | Cryptography Research, Inc. | Balanced cryptographic computational method and apparatus for leak minimizational in smartcards and other cryptosystems |
JP3802239B2 (ja) | 1998-08-17 | 2006-07-26 | 株式会社東芝 | 半導体集積回路 |
US6414318B1 (en) * | 1998-11-06 | 2002-07-02 | Bridge Semiconductor Corporation | Electronic circuit |
FR2786911A1 (fr) * | 1998-12-02 | 2000-06-09 | St Microelectronics Sa | Memoire eeprom securisee comportant des moyens de detection d'effacement par uv |
JP3796993B2 (ja) | 1998-12-22 | 2006-07-12 | 株式会社日立製作所 | 楕円曲線暗号実行方法及び装置並びに記録媒体 |
US6298135B1 (en) | 1999-04-29 | 2001-10-02 | Motorola, Inc. | Method of preventing power analysis attacks on microelectronic assemblies |
US6665161B1 (en) * | 1999-06-11 | 2003-12-16 | Bae Systems Information & Electronic Systems Integration, Inc. | Semiconductor circuit having increased susceptibility to ionizing radiation |
JP2001077681A (ja) | 1999-09-02 | 2001-03-23 | Fujitsu Ltd | パワー・オン・リセット信号作成回路 |
US6462971B1 (en) | 1999-09-24 | 2002-10-08 | Power Integrations, Inc. | Method and apparatus providing a multi-function terminal for a power supply controller |
JP4671571B2 (ja) | 1999-09-29 | 2011-04-20 | 株式会社日立製作所 | 秘密情報の処理装置および秘密情報の処理プログラムを格納するメモリ |
US6377086B1 (en) | 1999-10-05 | 2002-04-23 | Agere Systems Guardian Corp. | Low power dual-voltage sense circuit buffer |
US6724894B1 (en) | 1999-11-05 | 2004-04-20 | Pitney Bowes Inc. | Cryptographic device having reduced vulnerability to side-channel attack and method of operating same |
US6766455B1 (en) | 1999-12-09 | 2004-07-20 | Pitney Bowes Inc. | System and method for preventing differential power analysis attacks (DPA) on a cryptographic device |
GB2365153A (en) | 2000-01-28 | 2002-02-13 | Simon William Moore | Microprocessor resistant to power analysis with an alarm state |
CA2298990A1 (en) | 2000-02-18 | 2001-08-18 | Cloakware Corporation | Method and system for resistance to power analysis |
US6834331B1 (en) | 2000-10-24 | 2004-12-21 | Starfish Software, Inc. | System and method for improving flash memory data integrity |
CA2327911A1 (en) | 2000-12-08 | 2002-06-08 | Cloakware Corporation | Obscuring functions in computer software |
FR2818766A1 (fr) * | 2000-12-21 | 2002-06-28 | Bull Cp8 | Procede de securisation de l'execution d'un programme implante dans un module electronique a microprocesseur, ainsi que le module electronique et la carte a microcircuit associes |
JP2003032098A (ja) | 2001-07-16 | 2003-01-31 | Oki Electric Ind Co Ltd | 出力バッファ回路 |
KR100471147B1 (ko) * | 2002-02-05 | 2005-03-08 | 삼성전자주식회사 | 보안 기능을 갖는 반도체 집적 회로 |
US7142400B1 (en) | 2002-03-27 | 2006-11-28 | Cypress Semiconductor Corp. | Method and apparatus for recovery from power supply transient stress conditions |
AU2003231894A1 (en) * | 2002-06-04 | 2003-12-19 | Nds Limited | Prevention of tampering in electronic devices |
JP4049641B2 (ja) | 2002-09-06 | 2008-02-20 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
US7042756B2 (en) * | 2002-10-18 | 2006-05-09 | Viciciv Technology | Configurable storage device |
US6956473B2 (en) * | 2003-01-06 | 2005-10-18 | Jbs Technologies, Llc | Self-adjusting alarm system |
EP1586016A1 (en) * | 2003-01-10 | 2005-10-19 | Philips Intellectual Property & Standards GmbH | Circuit arrangement and method for protecting electronic components against illicit manipulation |
US6998670B2 (en) | 2003-04-25 | 2006-02-14 | Atmel Corporation | Twin EEPROM memory transistors with subsurface stepped floating gates |
US6969859B2 (en) * | 2003-05-14 | 2005-11-29 | International Business Machines Corporation | Radiation detecting system |
US20040237001A1 (en) | 2003-05-21 | 2004-11-25 | Sun Microsystems, Inc. | Memory integrated circuit including an error detection mechanism for detecting errors in address and control signals |
EP1636692A2 (en) | 2003-06-12 | 2006-03-22 | Philips Intellectual Property & Standards GmbH | Method for defence against differential power analysis attacks |
DE10327285A1 (de) * | 2003-06-17 | 2005-01-13 | Infineon Technologies Ag | Schaltungsanordnung |
EP1496641A3 (en) | 2003-07-07 | 2005-03-02 | Sony Corporation | Cryptographic processing apparatus, cryptographic processing method and computer program |
WO2005008286A2 (en) * | 2003-07-12 | 2005-01-27 | Radiation Watch Limited | Ionising radiation detector |
US7045788B2 (en) * | 2003-08-04 | 2006-05-16 | Thermo Electron Corporation | Multi-way radiation monitoring |
US20050283566A1 (en) | 2003-09-29 | 2005-12-22 | Rockwell Automation Technologies, Inc. | Self testing and securing ram system and method |
US6868009B1 (en) | 2003-10-20 | 2005-03-15 | Macronix International Co., Ltd. | Flash memory device with byte erase |
JP4057990B2 (ja) | 2003-10-23 | 2008-03-05 | 東芝マイクロエレクトロニクス株式会社 | 半導体集積回路装置 |
US7428694B2 (en) | 2004-03-02 | 2008-09-23 | Stmicroelectronics S.A. | Device for protection against error injection into a synchronous flip-flop of an elementary logic module |
EP1601132B1 (en) | 2004-05-24 | 2006-11-15 | Research In Motion Limited | Table Masking for Resistance to Power Analysis Attacks |
DE102004037590B4 (de) * | 2004-08-03 | 2006-06-14 | Infineon Technologies Ag | Integrierte Schaltung und Verfahren zum Betrieb einer solchen |
US7764785B2 (en) | 2004-11-08 | 2010-07-27 | King Fahd University Of Petroleum And Minerals | Method for communicating securely over an insecure communication channel |
US7442583B2 (en) * | 2004-12-17 | 2008-10-28 | International Business Machines Corporation | Using electrically programmable fuses to hide architecture, prevent reverse engineering, and make a device inoperable |
EP1859345A1 (en) * | 2005-03-08 | 2007-11-28 | Koninklijke Philips Electronics N.V. | Arrangement for and method of protecting a data processing device against e[lectro]m[agnetic]radiation attacks |
WO2007000701A2 (en) * | 2005-06-29 | 2007-01-04 | Koninklijke Philips Electronics N. V. | Arrangement for and method of protecting a data processing device against an attack or analysis |
KR100649882B1 (ko) * | 2005-07-19 | 2006-11-27 | 삼성전자주식회사 | 비정상 조건 검출회로, 집적회로 카드, 및 cpu 작동방법 |
US7348836B1 (en) | 2005-08-15 | 2008-03-25 | Nvidia Corporation | Integrated circuit core power supply event monitor |
EP1920374A1 (en) * | 2005-08-19 | 2008-05-14 | Nxp B.V. | Circuit arrangement with non-volatile memory module and method for registering attacks on said non-volatile memory module |
DE102005058238B4 (de) * | 2005-12-06 | 2008-08-14 | Infineon Technologies Ag | Detektorschaltung zur Erfassung einer externen Manipulation einer elektrischen Schaltung sowie Verfahren zum Betreiben einer Schaltungsanordnung, bei dem externe Manipulation erfasst werden |
US7295046B2 (en) | 2006-01-09 | 2007-11-13 | Atmel Corporation | Power down detection circuit |
US8997255B2 (en) * | 2006-07-31 | 2015-03-31 | Inside Secure | Verifying data integrity in a data storage device |
US20080061843A1 (en) | 2006-09-11 | 2008-03-13 | Asier Goikoetxea Yanci | Detecting voltage glitches |
-
2006
- 2006-09-01 US US11/515,103 patent/US8352752B2/en active Active
-
2007
- 2007-08-29 TW TW096132124A patent/TWI420397B/zh active
- 2007-08-29 CN CN200780032310XA patent/CN101512660B/zh active Active
- 2007-08-29 DE DE112007002037.7T patent/DE112007002037B4/de active Active
- 2007-08-29 WO PCT/US2007/077112 patent/WO2008027966A2/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5533123A (en) * | 1994-06-28 | 1996-07-02 | National Semiconductor Corporation | Programmable distributed personal security |
US6553496B1 (en) * | 1999-02-01 | 2003-04-22 | Koninklijke Philips Electronics N.V. | Integration of security modules on an integrated circuit |
TW200416411A (en) * | 2003-01-31 | 2004-09-01 | Veritainer Corp | Apparatus and method for detecting radiation or radiation shielding in shipping containers |
Also Published As
Publication number | Publication date |
---|---|
US20080059741A1 (en) | 2008-03-06 |
DE112007002037B4 (de) | 2022-03-03 |
CN101512660A (zh) | 2009-08-19 |
WO2008027966A2 (en) | 2008-03-06 |
DE112007002037T5 (de) | 2009-08-06 |
CN101512660B (zh) | 2012-12-05 |
TW200820091A (en) | 2008-05-01 |
US8352752B2 (en) | 2013-01-08 |
WO2008027966A3 (en) | 2008-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI420397B (zh) | 偵測基於輻射之攻擊 | |
US7218567B1 (en) | Method and apparatus for the protection of sensitive data within an integrated circuit | |
KR100341665B1 (ko) | 암호및변경검출기능을갖는기밀데이타프로세서 | |
US9111121B2 (en) | Method and apparatus for securing a programmable device using a kill switch | |
US8412988B2 (en) | Fault injection detector in an integrated circuit | |
US8539254B1 (en) | Method and integrated circuit for protecting against differential power analysis attacks | |
US20110145934A1 (en) | Autonomous distributed programmable logic for monitoring and securing electronic systems | |
US10289840B2 (en) | Integrated circuit with tamper protection and method therefor | |
He et al. | Cheap and cheerful: A low-cost digital sensor for detecting laser fault injection attacks | |
Shi et al. | A layout-driven framework to assess vulnerability of ICs to microprobing attacks | |
Druyer et al. | A survey on security features in modern FPGAs | |
Hu | Solving today’s design security concerns | |
US8983073B1 (en) | Method and apparatus for restricting the use of integrated circuits | |
Guilley et al. | SoC security: a war against side-channels | |
US20190013281A1 (en) | Integrated Receiver Circuit For Electromagnetic Pulse Detection In Wireless Microcontrollers | |
US8484481B2 (en) | Chip lockout protection scheme for integrated circuit devices and insertion thereof | |
Tajik | On the physical security of physically unclonable functions | |
Kastner et al. | Threats and challenges in reconfigurable hardware security | |
Hériveaux | Black-box laser fault injection on a secure memory | |
Peterson | Developing tamper-resistant designs with ultrascale and ultrascale+ FPGAs | |
US20070247182A1 (en) | Protection of security key information | |
Tajik | On the physical security of physically unclonable functions | |
Kaur et al. | Analytical Classifications of Side Channel Attacks, Glitch Attacks and Fault Injection Techniques: Their Countermeasures | |
Kucera et al. | FPGA-Rootkits hiding malicious code inside the hardware | |
Zamiri Azar et al. | Multilayer Approach to Logic Locking |