JPS6184054A - 集積ｍｏｓ回路 - Google Patents

集積ｍｏｓ回路

Info

Publication number
JPS6184054A
JPS6184054A JP60210898A JP21089885A JPS6184054A JP S6184054 A JPS6184054 A JP S6184054A JP 60210898 A JP60210898 A JP 60210898A JP 21089885 A JP21089885 A JP 21089885A JP S6184054 A JPS6184054 A JP S6184054A
Authority
JP
Japan
Prior art keywords
circuit
memory
mos circuit
blocking
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60210898A
Other languages
English (en)
Inventor
ハルトムート、シユレンク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS6184054A publication Critical patent/JPS6184054A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電気的プログラミング可能のメモリセル（
Ｅ”ＰＲＯＭ）　から成る記憶場を備える集積Ｍ　ＯＳ
回路Ｃ二関するものである。
〔従来の技術〕
文献「エレクトロニクスＪ　　（Ｅｌｅｃｔｒｏｎｉｃ
ｓ　）＋１９８０年２月２８日、ｐｐ、　１１３〜１１
７ｉ二は、それぞれ制御ゲートと記憶ゲート（浮遊ゲー
ト）をｂ１ηえる電気的プログラミング可能のメモリセ
ルで構成された記憶装置が記載されている。この装置で
は王又は負のプログラミング電圧を加えることによｔｌ
　）ンネル効果に基きメモリゲートからあるいはメモリ
ゲートへの電子移動が起る。記憶内容は電気光学的電位
ゾンデ法に従い電子線又はＸ線によってメモリセルの電
荷状態を走査し電子コントラストを調べることによって
分析し、それから直接又は間接にプログラミング状態を
決定することができる。
しかし記憶回路にはその権利のない者に対して記憶内容
の開示を阻止しなければならない応用分野がある。その
例はチンブカードを使用下る保全システムや販売・金融
システムである。このカードには個人のデータが記録さ
れ、カードの使用毎にそれを調べてカードの不正使用を
阻±するようになっている。詐欺的な意向をもって記憶
内容の分析が可能であるとシステムの信頼性を危うくす
る。
〔発明が解決しようとする問題点〕
この発明の目的は、メモリが電気光学的分析に対して保
護されている集結メモリ回路を提供することである。
〔問題点の解決手段〕
この目的は特許請求の範囲第１項に特徴として挙げた構
造によって達成される。
〔発明の効果〕
この発明によれば放射線入射に際しエメモリセルの少く
とも一部がその出力端をメモリセルの電荷状態に関係な
く特定の電位に接続され、記憶されている情報の認知が
不可能となる。これはメモリセルの周囲（二１つ又はそ
れ以上の放射感応センサが集積され、その出力信号がメ
モリ出力端に加えられている列電圧を規定値に固定する
のに使用されることに基く。放射線照射によりセンサの
出力信号が変化して列導線の電位本邸に影警を及ぼ丁。
列導線電位はこの場合メモリセルの電荷状態に関係しな
い。従って記憶内容も変化しない。
この発明は更にｐｎ接合ダイオードとして構成されたセ
ンサを標準的の製造工程に従って一般（二値用されるｎ
ｆヤネルニ重シリコンゲート技術に結び付けることがで
きるという利点を示す。
この発明の実施態様は特許請求の範囲第２項以下に示さ
れている。
〔実施例〕
２種類の実施例によつ℃この発明を更（二詳細に説明す
る。
第１図に７［ックスを構成下る多数のメモリセル５を含
む記憶場１ａを示す。各メモリセル５は選択トランジス
タ６と直列接続された浮遊ゲート型のメモリトランジス
タ７から成り、１つの行の総ての選択トランジスタ６は
１つの選択線３を１山して制御され、総てのメモリトラ
ンジスタ７はプログラミング線４を通して制御される。
メモリセル５は列毎に列導線２を通して続出され、列導
線２（二は負荷トランジスタ１８を介して第１動作電圧
Ｕ１．が加えられる。
記憶場１ａには更に例えば２つのフォトダイオード８か
ら成る放射感応性センサが含まれる。フォトダイオード
８と少くとも１本の列導線２の間には阻止回路１０ａが
接続され、センサによって制御されると所匡列導線２を
通しての諺出しを阻止する。
記憶場に放射線照射が行われない正規動作状態では、ダ
イオード８は数ボルトの第２動作電圧ＩＪｏｏ　　によ
ってほとんど阻止され僅かＣ：ｍ電性である。この場合
ダイオードの出力電圧は自己導電性又は自己阻止性の負
荷トランジスタ１１のためｌｏｇ、１となる。元又は放
射が作用するとダイオード８のｐｎ接合面に沿ってキャ
リヤが発生してダイオード電流を流し、センサの出力電
圧をｌｏｇ、０にｊ准く　。
各ダイオード８の出力信号は反転されて列導線２に結ば
れた少くとも１つの別の自己阻止性トランジスタ１２に
導かれる。放射線照射によりこのトランジスタは正の制
御電圧を受は導電性となる。列導線電位は照射が続く限
りｌｏｇ、０にとどまる。各列導線２には１つ又はそれ
以上のトランジスタ１２が所属する。複数のダイオード
８又はトランジスタ＋２がメモリフィールド内に設けら
れていると、総てのダイオード８の出力信号はＮＡＮＤ
素子１３で反転さ７ｔ１つにまとめられ℃別のトランジ
スタ１２に７ＪＯえられる。インバータは増幅作用又は
シュミット回路機能又はその双方を示すものが有利であ
る。
メモリフィールド１ｂを含む第２図の実施例ではセンサ
が光伝導素子１４によって、阻止回路１０ｂは自己尋電
性のトランジスタ１５で制御さｎるトランジスタ１６に
よって実現される。光伝導素子１４が放射線で照射され
ないときは僅かに導電性である。この状態でトランジス
タ】６の制御入力端は自己専゛屯性のトランジスタ１５
により地電位に置かれ阻止される。硬放射線照射（二よ
り元価導性となるとトランジスタ１６の側御入力端は光
伝導素子１４を通して動作電圧Ｕ。ｃ（＝結ばれて導通
状態になり１列導線２はその制御区間（−おいて地電位
に置かれる。光伝導素子１４は標準技術ではポリシリコ
ン抵抗となる。センサ（＝は例えばフォトサイリスタも
適当である。
記憶場１ａ、ｔｂが部分的に照射されるだけで読み出し
の阻止が行われるようにするため、第１図に示すように
複数のセンサ（フォトダイオード８、光伝導素子１４）
とそれに組合される阻止回路を設け、互に無関係に接続
する。このセンサはメモリフィールド１ａ、ｌｂ内ｆ二
適当に分布して配置する。この場合複数のセンサが１つ
のｌｏｇ論理回路１例えば第１図のＮＡＮＤ素子１３を
通して阻止回路１０ａ、１０ｂ又は列導線２に作用する
。
第３図、第４図にダイオード８とそれ（二属する頁萌ト
ランジスタ１１の構成を示す。ｐｎ接合ダイオード）よ
標準的の製造工程（二より通常のｎテヤイ・ルニ重ノリ
コンゲート型として製作される。放射感度を高めるため
このダイオードにはｐｎ接合２２を長くするストライプ
購造を採用する。実施例においてはｐ−型基板２３の上
に第１マスクを使用してｎ　型にドープされた領域２４
を通常のソース・ドレン・ドーピング法によっ１作る。
フォトダイオードのｐ型区域２５はノース・ドレン・ド
ーピング（二対して保護され、基礎材料のドーピング型
を保持する。
フォトダイオードの陰極のｐ型区域２５は基板２３上で
地電位に置かれる。このｐ型区域２５の上方では酸化シ
リコン層２６が除去される。デバイスは全面的の窒化ノ
リフン層２９（二よζ］外部にχＪして閉鎖されろ。更
に負荷トランジスタ１１の醐続線と阻止回路１０ａ、ｂ
に幻する総ての接続株はノリフン層２７ど埋込み接触３
０を通して接続され相互に結ばれる。これらは更にその
上に設けられたポリシリコン層２８によって外部に７１
して遮蔽される。
【図面の簡単な説明】
夷１図、第２図はこの発明（：よ１」保護されたメモリ
セルの接続図、果３図はメモリセルの平面図、第４図は
第３図のメモリセルの断面図である。 第１図において、１ａはメモリセル５のマトリックスを
含む記憶場、６は選択トランジスタ、７はメモリトラン
ジスタ、８は放射感応センサ、ｉｏａは阻止回路である
。 ＦＩＧ３ ＦＩＧ４

Claims (1)

  1. 【特許請求の範囲】 １）少くとも１つのメモリセル（５）の出力端が少くと
    も１つの放射感応センサ（８、１４）の制御の下に少く
    とも１つの阻止回路（１０ａ、ｂ）を使用して規定電位
    に置かれることを特徴とするＥ＾２ＰＲＯＭから成る記
    憶場（１ａ、ｂ）を含む集積ＭＯＳ回路。 ２）阻止回路（１０ａ、ｂ）が１つのトランジスタ（１
    ２、１６）から成り、その制御区間はメモリセル（５）
    の出力端と規定電位（ ＧＮＤ）の間にあり、その制御入力端はセンサ（８、１
    ４）に接続されていることを特徴とする特許請求の範囲
    第１項記載のＭＯＳ回路。 ３）複数のセンサ（８、１４）とそれに属する阻止回路
    （１０ａ、ｂ）とが互に無関係に引き出され、少くとも
    センサ（８、１４）が幾何学的に分布して記憶場（１ａ
    、ｂ）内に設けられていることを特徴とする特許請求の
    範囲第１項又は第２項記載のＭＯＳ回路。 ４）複数のセンサ（８、１４）の出力端がＯＲ論理素子
    を通して少くとも１つの阻止回路（１０ａ、ｂ）に接続
    されていることを特徴とする特許請求の範囲第１項乃至
    第３項の１つに記載のＭＯＳ回路。 ５）論理素子が増幅特性とシユミツト回路特性を示すこ
    とを特徴とする特許請求の範囲第４項記載のＭＯＳ回路
    。 ６）記憶場（１ａ、ｂ）とセンサが光非透過性の表面安
    定化層によって全面的に被覆されていることを特徴とす
    る特許請求の範囲第１項乃至第５項の１つに記載のＭＯ
    Ｓ回路。
JP60210898A 1984-09-27 1985-09-24 集積ｍｏｓ回路 Pending JPS6184054A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3435495 1984-09-27
DE3435495.6 1984-09-27

Publications (1)

Publication Number Publication Date
JPS6184054A true JPS6184054A (ja) 1986-04-28

Family

ID=6246514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60210898A Pending JPS6184054A (ja) 1984-09-27 1985-09-24 集積ｍｏｓ回路

Country Status (5)

Country Link
US (1) US4910707A (ja)
EP (1) EP0178512B1 (ja)
JP (1) JPS6184054A (ja)
AT (1) ATE43744T1 (ja)
DE (1) DE3570792D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005503662A (ja) * 2001-05-03 2005-02-03 エイチアールエル　ラボラトリーズ，エルエルシー リバースエンジニアリングを防止するためのビット線ブロック及び／あるいはワード線ブロックを有するメモリ

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107139A (en) * 1990-03-30 1992-04-21 Texas Instruments Incorporated On-chip transient event detector
US5053992A (en) * 1990-10-04 1991-10-01 General Instrument Corporation Prevention of inspection of secret data stored in encapsulated integrated circuit chip
DE4212111C2 (de) * 1992-04-10 2003-05-22 Angewandte Digital Elektronik Indikation unsachgemäß behandelter Chipkarten
JPH0793977A (ja) * 1993-04-26 1995-04-07 Samsung Electron Co Ltd 半導体メモリ装置の中間電圧発生回路
GB2319602B (en) * 1996-11-21 2000-10-04 Motorola Ltd Light detection device
EP1128248B1 (de) * 2000-02-21 2016-09-14 Infineon Technologies AG Halbleiterchip mit einem lichtempfindlichen Element
DE10101995A1 (de) * 2001-01-18 2002-07-25 Philips Corp Intellectual Pty Schaltungsanordnung und Verfahren zum Schützen mindestens einer Chipanordnung vor Manipulation und/oder vor Mißbrauch
DE10140045B4 (de) * 2001-08-16 2006-05-04 Infineon Technologies Ag IC-Chip mit Schutzstruktur
DE10206186B4 (de) 2002-02-14 2010-01-28 Infineon Technologies Ag Speichermatrix und Verfahren zur Absicherung einer Speichermatrix
DE10218096A1 (de) * 2002-04-23 2003-11-13 Infineon Technologies Ag Integrierte Schaltung
DE10221790A1 (de) * 2002-05-15 2003-11-27 Giesecke & Devrient Gmbh Verfahren zur Sicherung des Speicherinhalts von IC-Karten
DE10345240A1 (de) * 2003-09-29 2005-05-04 Infineon Technologies Ag Integrierte Schaltung mit Strahlungssensoranordnung
US8997255B2 (en) * 2006-07-31 2015-03-31 Inside Secure Verifying data integrity in a data storage device
US8352752B2 (en) * 2006-09-01 2013-01-08 Inside Secure Detecting radiation-based attacks
US20080061843A1 (en) * 2006-09-11 2008-03-13 Asier Goikoetxea Yanci Detecting voltage glitches
WO2009031057A2 (en) * 2007-09-04 2009-03-12 Nds Limited Security chip
GB2488583A (en) * 2011-03-03 2012-09-05 Nds Ltd Preventing unauthorized access to data stored in non-volatile memories
WO2017138773A1 (ko) * 2016-02-12 2017-08-17 한양대학교 산학협력단 보안 반도체 칩 및 그 동작 방법
US10972460B2 (en) * 2016-02-12 2021-04-06 Industry-University Cooperation Foundation Hanyang University Secure semiconductor chip and operating method thereof
US11316210B2 (en) 2018-11-21 2022-04-26 Samsung Sdi Co., Ltd. Control unit for a battery module or system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3551761A (en) * 1968-08-13 1970-12-29 Ibm Integrated photodiode array
US3696250A (en) * 1970-09-17 1972-10-03 Rca Corp Signal transfer system for panel type image sensor
US3721963A (en) * 1972-03-13 1973-03-20 North American Rockwell Photon to digital converter using photon flux integration
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
US4417325A (en) * 1981-07-13 1983-11-22 Eliyahou Harari Highly scaleable dynamic ram cell with self-signal amplification
US4677742A (en) * 1983-01-18 1987-07-07 Energy Conversion Devices, Inc. Electronic matrix arrays and method for making the same
US4608672A (en) * 1983-07-14 1986-08-26 Honeywell Inc. Semiconductor memory
US4714901A (en) * 1985-10-15 1987-12-22 Gould Inc. Temperature compensated complementary metal-insulator-semiconductor oscillator
US4722822A (en) * 1985-11-27 1988-02-02 Advanced Micro Devices, Inc. Column-current multiplexing driver circuit for high density proms
GB8531347D0 (en) * 1985-12-19 1986-01-29 Goran K Optoelectronic dynamic memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005503662A (ja) * 2001-05-03 2005-02-03 エイチアールエル　ラボラトリーズ，エルエルシー リバースエンジニアリングを防止するためのビット線ブロック及び／あるいはワード線ブロックを有するメモリ

Also Published As

Publication number Publication date
DE3570792D1 (en) 1989-07-06
EP0178512A1 (de) 1986-04-23
US4910707A (en) 1990-03-20
EP0178512B1 (de) 1989-05-31
ATE43744T1 (de) 1989-06-15

Similar Documents

Publication Publication Date Title
JPS6184054A (ja) 集積ｍｏｓ回路
US5301150A (en) Flash erasable single poly EPROM device
US4631592A (en) Semiconductor image sensor
US4612629A (en) Highly scalable dynamic RAM cell with self-signal amplification
US3721839A (en) Solid state imaging device with fet sensor
US6570207B2 (en) Structure and method for creating vertical capacitor and anti-fuse in DRAM process employing vertical array device cell complex
US3488636A (en) Optically programmable read only memory
US6034893A (en) Non-volatile memory cell having dual avalanche injection elements
US4245233A (en) Photosensitive device arrangement using a drift field charge transfer mechanism
US3469155A (en) Punch-through means integrated with mos type devices for protection against insulation layer breakdown
NL8800846A (nl) Geintegreerde schakeling met een programmeerbare cel.
US4686555A (en) Solid state image sensor
EP0874401B1 (en) Semiconductor device having a protective wiring layer
JP3001454B2 (ja) 半導体装置
US4930105A (en) Nonvolatile semiconductor memory device with a double gate structure
US3453507A (en) Photo-detector
US4949152A (en) Semiconductor integrated circuit
US4725875A (en) Memory cell with diodes providing radiation hardness
US4673985A (en) Semiconductor image sensor
KR950006302B1 (ko) 차단된 전하축적 구조체
JPH01166566A (ja) 電気的にプログラム可能なメモリセル
KR900002886B1 (ko) 반도체 기억장치
US4250568A (en) Capacitor semiconductor storage circuit
JP2556885B2 (ja) 半導体装置
JPS61228667A (ja) 固体撮像装置