CN101512660B - 电路装置和电路 - Google Patents

电路装置和电路 Download PDF

Info

Publication number
CN101512660B
CN101512660B CN200780032310XA CN200780032310A CN101512660B CN 101512660 B CN101512660 B CN 101512660B CN 200780032310X A CN200780032310X A CN 200780032310XA CN 200780032310 A CN200780032310 A CN 200780032310A CN 101512660 B CN101512660 B CN 101512660B
Authority
CN
China
Prior art keywords
circuit
value
initial
countermeasure
trigger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200780032310XA
Other languages
English (en)
Other versions
CN101512660A (zh
Inventor
亚历山大·克罗盖内克
伊夫·富塞拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rumbas
Original Assignee
Atmel Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Rousset SAS filed Critical Atmel Rousset SAS
Publication of CN101512660A publication Critical patent/CN101512660A/zh
Application granted granted Critical
Publication of CN101512660B publication Critical patent/CN101512660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells

Abstract

一种方法可包含在具有可存储至少第一值及第二值的多个电路(202A、202B...202N)的装置中：配置至少一个电路以持续地存储所述第一值；确定(106)所述至少一个电路是否正存储所述第二值；及如果所述至少一个电路正存储所述第二值，则起始对抗措施(103)。确定所述至少一个电路是否正存储所述第二值可包含检测所述装置是否已受到攻击。起始对抗措施(103)的非限定性实例可包含：重置所述装置的一部分(208A)；将所述装置的一部分断电(208B)；激活报警电路(208C)；致使所述装置中所存储的受保护数据被擦除；致使所述装置的若干部分自毁；或致使所述装置不响应于施加到接口的输入。

Description

电路装置和电路
技术领域
所揭示的实施方案涉及电路。 
背景技术
安全集成电路卡通常被称为智能卡，其可呈小到足以装到用户口袋中的嵌入式集成电路硬件装置的形式。安全集成电路卡可用于其中必须存储及共享重要信息的许多情形中。例如，促进计次付费或视频点播特征的机顶盒可使用安全集成电路卡来向提供方供应用户帐户信息连同存取此类特征的请求，且随后可将响应于所述请求而提供的经加密数字视频流解密。作为另一实例，可使用全球移动通信系统(GSM)电话中的订户识别模块(SIM)卡来存储用户的个人信息，例如其电话簿、装置偏好、偏好的网络、保存的文本或话音消息及服务提供方信息。例如，SIM卡可允许用户更换手机且同时将其所有信息保持在所述SIM卡上。智能卡可用于各种应用中(例如，电子支付系统，其中包含例如公交卡等专用自动借记装置及例如护照、驾驶执照及医疗识别卡等个人识别文档)。 
由于智能卡中所存储的受保护数据的潜在价值，因此黑客可采用各种技术来存取所述受保护数据或使所述数据讹误。例如，黑客可磨掉智能卡封装的一部分以存取内部信号并绕过可安置就位的安全措施。作为另一实例，黑客可使所述智能卡经受各种辐射(例如，被引导到暴露的内部电路的激光或被引导穿过封装的x射线或伽马辐射)以企图使受保护数据讹误。在某些实施方案中，所述装置中某些位置处的受保护数据的讹误可致使所述装置绕过安全措施(例如，加密算法)或向所述黑客产生关于装置架构或受保护数据自身的信息。 
发明内容
在一个实施方案中，提供一种针对对装置的基于辐射的攻击的对抗措施(例如以系统及方法的形式)。所述对抗措施采用用以实施一功能的第一群组电路且采用不用来实施所述功能的第二群组电路。所述对抗措施包含配置所述第二群组电路以存储第一值，及监视所存储的值以确定所存储的值是否不同于所述第一值。如果所存储的值不同于所述第一值，则可能已经发生对装置的基于辐射的攻击，且可起始一种保护性行动来保证装置的安全。 
在某些实施方案中，在具有可存储至少第一值及第二值的多个电路的装置中，一种方法包含：配置到至少一个电路以持续地存储所述第一值；确定所述至少一个电路是否正在存储所述第二值；及在所述至少一个电路正在存储所述第二值的情况下起始对抗措施。所述装置可以是安全半导体装置。在一种设计中，所述至少一个电路可包含未使用的门。在某些实施方案中，所述至少一个电路在布局操作之后被确定为未使用的。所述至少一个电路可以是经配置以存储一值的存储器单元。确定所述至少一个电路是否正在存储所述第二值可包含检测所述装置是否已受到攻击。 
起始对抗措施可包含重置所述装置的一部分，将所述装置的一部分断电或激活报警电路。激活报警电路可包含断定中断信号或设置报警寄存器值。起始一种对抗措施可包含：防止存储在装置内的数据被提供到装置的接口；防止接口处所接收的数据被存储在装置中；关闭与装置相关联的通信信道；或致使装置不响应于施加到接口的输入。起始对抗措施可包含致使装置中所存储的受保护数据被擦除或致使装置的若干部分自毁。致使装置的若干部分自毁可包含向电闭合的内部迹线或熔丝施加电压或电流，所述电压或电流足以致使所述内部迹线或熔丝在施加所述电压或电流之后具有电断开状态。 
在某些实施方案中，装置包含：多个标准逻辑单元；第一多个电路，其实施一功能且其包括所述多个标准逻辑单元的一部分；第二多个电路，其包括所述多个标准逻辑单元的未使用部分，其中所述第二多个电路中的每一电路适于存储第一值或第二值且经配置以持续地存储所述第一值；及检测电路，其确定所述第二多个电路中的电路中的至少一者是否正在存储所述第二值。 
在某些实施方案中，所述装置为半导体装置，且第二多个电路中的电路在所述半导体装置一表面的一部分上分布。所述装置可进一步包含对抗措施电路，所述对抗措施电路在检测电路确定第二多个电路中的电路中的至少一者正在存储第二值时起始保护性措施。所述保护性措施可包含重置所述装置或将所述装置断电。 
在某些实施方案中，第二多个电路中的标准逻辑电路的若干部分适于与第一多个电路中的标准逻辑单元的对应部分具有对电压噪声脉冲大致相同的敏感度。在某些实施方案中，第二多个电路中的标准逻辑单元的若干部分适于与第一多个电路中的标准逻辑单元的对应部分具有对辐射大致相同的敏感度。对辐射的敏感度可包含对基于激光的攻击的敏感度。对辐射的敏感度可包含对x射线或伽马射线的敏感度。 
在某些实施方案中，电路包含：a)多个触发器，每一触发器具有时钟输入、数据输入及输出，且适于在耦合到所述时钟输入的信号的边缘上将逻辑值从所述数据输入传播到所述输出，每一数据输入及时钟输入均耦合到表示第一逻辑状态的信号；及b)评估电路，其输入耦合到所述多个触发器中的每一触发器的输出且其输出耦合到对抗措施电路，当所述评估电路的相应输入从所述多个触发器中的相应触发器接收表示第一逻辑状态的相应信号时，所述评估电路具有第一状态下的初始输出，且当所述评估电路的任何输入接收不表示第一逻辑状态的信号时，所述评估电路产生第二状态下的输出。所述对抗措施电路可经配置以在从评估电路接收到第二状态下的输入时起始 保护性动作。在某些实施方案中，每一触发器均具有经配置以在重置事件时清除所述触发器的异步清除信号。 
在某些实施方案中-在具有以下各项的半导体装置中：多个标准逻辑单元；第一组电路，其包括所述多个标准逻辑单元的一部分且适于实施一功能；及第二组电路，其包括所述多个标准逻辑电路的未使用部分，其中所述第二组中的每一电路适于存储第一值或第二值-一种保护所述半导体装置免受攻击的方法包含：a)配置第二组中的每一电路以持续地存储所述第一值；b)确定第二组中的任何电路是否正在存储所述第二值；及c)在确定第二组中的任何电路正在存储所述第二值的情况下起始对抗措施。 
确定第二组中的任何电路是否正在存储所述第二值可包含检测基于辐射的攻击。检测基于辐射的攻击可包含检测第二组中的任何电路所存储的值从第一值到第二值的改变。起始对抗措施可包含重置所述半导体装置的至少一部分。 
在附图及下文说明中将阐述一个或一个以上实施方案的细节。根据所述说明及附图以及权利要求书，可明了本发明的其它特征、目标及优点。 
附图说明
图1是检测基于辐射的攻击的示例性装置的方块图。 
图2是显示可用来检测基于辐射的攻击的实例性电路的示意图。 
图3图解说明装置中的检测电路的一个实例性分布。 
图4是图解说明保证装置的安全的实例性方法的流程图。 
在各图式中，相同的参考符号指示相同的元件。 
具体实施方式
图1是可检测意图存取或讹误装置100中存储或处理的数据的可能的攻击(例如，基于辐射的攻击、电压噪声脉冲攻击等)。所述装置具有实施一功能的第一群组电路102及不用来实施所述功能的第二群组电路104。在某些实施方案中，所述装置为存储或处理受保护数据的安全集成电路装置(例如智能卡)，且第一群组电路102所实施的功能与存储或处理所述受保护数据有关；下文提供其它实例性装置及功能。为抵抗黑客可能存取或讹误装置100上所存储或处理的受保护数据的企图，装置100采用第二群组电路104与检测电路106的联合以检测存取或讹误受保护数据的企图。在一个特定实施方案中，装置100可检测基于辐射的攻击，例如激光、x射线或伽马射线攻击。装置100还包含在检测到攻击(例如基于辐射的攻击)时保护装置100的对抗措施电路108。例如，保护所述装置可包含：重置装置100的若干部分或将其断电以保护装置100中所存储的数据不受讹误或以防止装置的安全受到破坏。 
在某些实施方案中，第一群组电路102及第二群组电路104包含“标准”逻辑单元或元件，例如逻辑单元109。如图所示，每一标准逻辑单元(例如逻辑单元109) 均包含某些标准资源，例如：逻辑门；存储器元件(例如触发器)；多路复用器；用于形成数据路径的各种互连；时钟、重置或其它全局信号；等。例如，可标准化所述单元的若干方面以促进FPGA装置(现场可编程门阵列装置)、PLD(可编程逻辑装置)或ASIC装置(专用集成电路)的有效产生。通过使用FPGA、PLD或ASIC设计的标准逻辑单元，硬件设计人员可利用已知的电特性(例如传播延迟、电容、电感等)来减少设计时间。 
在某些实施方案中，标准逻辑单元包含在可配置逻辑块(CLB)中，所述可配置逻辑块连同可配置路由信道一起包含在FPGA或PLD装置中。CLB的各种组件可与所述可配置路由信道选择性地耦合在一起以提供特定的硬件功能，例如，已用硬件说明语言或借助示意性捕获工具来设计所述硬件功能，将其安置在特定FPGA或PLD架构内并在其内路由，且在配置过程期间将其装载到FPGA或PLD装置中。在其它实施方案中，所述标准逻辑单元包含在特定ASIC装置的设计库中。类似于FPGA或PLD装置中的CLB，ASIC设计库中的标准逻辑单元可最终与各种路由信道耦合在一起以提供特定的硬件功能；然而，ASIC装置一般不像FPGA或PLD装置那样可配置。还可以硬件说明语言或示意性捕获工具设计实施于ASIC装置中的特定硬件功能、对其进行模拟、安置及选路，且可在半导体制作过程中制作所述设计。 
不论是在FPGA、PLD、ASIC还是在其它装置中实施，第一群组电路102中的多个标准逻辑单元均可经组合以执行复杂的操作(例如一个或一个以上功能)。在某些实施方案中，所述标准逻辑单元经组合以存储或处理受保护数据。例如，所述标准逻辑单元可经组合以形成安全存储器的至少一部分以用于存储受保护数据。作为另一实例，所述标准逻辑单元可经组合以形成硬件加密或解密引擎的至少一部分以保证受保护数据的安全。作为另一实例，所述标准逻辑单元可经组合以形成存储受保护识别信息的安全存取控制或支付机构(例如智能卡、银行卡或订户识别模块(SIM)卡)的至少一部分。 
黑客可使用各种不同的侵入性或非侵入性攻击来企图存取或讹误装置100所存储或处理的受保护数据。特定来说，黑客可采用一种基于辐射的攻击，在此期间，所述黑客将一束辐射(例如激光束、x射线、伽马射线等)引到易受此辐射影响的第一群组电路处(例如引到标准逻辑单元的元件处)；所述元件可先前已暴露(例如通过黑客磨掉保护所述元件的封装材料而暴露)，或所述辐射可能够穿透完好无损的封装。在某些实施方案中，辐射通过(例如)注入可扰乱装置正常操作的电荷或内部电流而在晶体管级干扰半导体装置。半导体装置内的寄存器结构对此类扰乱可尤为敏感。作为更具体的实例，某些触发器在经受某一辐射时可锁存并输出不依赖于其输入上的值的值。因此，在某些实施方案中，黑客可使用辐射来修改触发器或其它电路内所存储的数字值。 
通过侵入性或非侵入性攻击对特定数字值的修改可致使装置100的正常操作被更改。例如，如果装置100采用第一群组电路102来实施加密或安全算法，则所述加 密或安全算法可在(例如)逻辑单元109内的位意外改变(例如由外部辐射源改变)的情况下受到影响或危害。通过在装置100操作期间反复地将辐射引到逻辑单元109处(或引到其它逻辑单元)，在某些情况下，黑客可致使装置100完全地绕过安全算法；在其它情况下，所述黑客可获得关于装置100的操作的信息以使得黑客能够随后以另一方式破译对应的安全算法(例如，黑客可能够获得密钥值，且随后可使用所述密钥值以由装置确定为“已授权”的方式来存取受保护信息)。装置100的易受损性允许黑客使用侵入性或非侵入性攻击来修改装置100内的特定数字值，此同样可使装置100作为“安全装置”的可销售性受到冲击。因此，可有利地检测有可能成为对装置的攻击的事件。 
为检测有可能成为攻击的事件，装置100采用第二群组电路104-其与第一群组电路102类似地易受攻击影响(例如易受辐射影响)-与检测装置106的联合。在某些实施方案中，第二群组电路104还包含标准逻辑单元或标准逻辑单元的若干部分，其中包含存储器元件110。或者，第二群组电路104可包含在架构及功能上与第一群组电路102所共有的其它标准元件(未显示)。由于第二群组电路104具有与第一群组电路102类似的易受攻击性，因此，在某些实施方案中，第二群组电路104检测可危害到第一群组电路102的安全的攻击。在检测到这一攻击时，检测电路106可触发对抗措施电路108以起始一种保护性对抗措施来维持装置100的安全。如上文所描述，实例性对抗措施可包含重置所述装置的若干部分或将其断电。现在参照图2来图解说明及描述第二群组电路104(下文也称为“电路104”)的特定实例。 
图2是显示可用于检测可能的攻击(例如基于辐射的攻击)的实例性电路104的示意图。在图2中，电路104包含存储器元件(例如D触发器)202A、202B及202N，其经配置以持续地存储第一值(例如逻辑1)或第二值(例如逻辑0)；如图所示(注意，每一数据及时钟输入均连系到接地)，存储器元件202A、202B及202N均经配置以持续地存储逻辑0(“期望值”)。检测电路106(例如“或”门)耦合到存储器元件202A、202B及202N且检测存储器元件202A、202B或202N中的任一者当前是否正存储逻辑1。 
在正常操作期间，由于存储器元件经配置以持续地存储已知状态(例如逻辑0)，因此所述存储器元件均不会在其输出处具有不同状态(例如逻辑1)，且检测电路106因此将具有已知的输出状态(例如不输出逻辑1)。然而，如果所述存储器元件中的一者(例如触发器202A)易受任何种类的攻击(例如辐射攻击(由闪电形203示意性地描绘))影响，则存储器元件可锁存并输出新值(例如逻辑1)，且检测电路106可检测此新值并在其输出处标记所述检测(例如，通过在图2中标注为“LIGHT_FAULT(光故障)”的网上输出逻辑1或其它适当值)。因此，在某些实施方案中，检测电路106与存储器元件202A、202B及202N联合可检测基于辐射的攻击。 
如图2中进一步描绘，对可能的攻击的检测可触发一个或一个以上对抗措施电路 108。例如，对LIGHT_FAULT信号的断定可触发重置电路208A以对装置100的一个或一个以上部分断定重置信号。所述重置信号可致使当前未决的操作(例如数据检索、数据存储操作或数据处理操作)被忽略且可进一步致使装置100返回到初始的通电状态。作为另一实例，对LIGHT_FAULT信号的断定可触发断电控制电路208B以将装置100的至少一部分断电。作为另一实例，对LIGHT_FAULT信号的断定可触发报警电路208C，报警电路208C可向另一硬件装置或向正由装置100(或由另一装置)执行的软件程序指示已发生可能的攻击；作为更具体的实例，报警电路208C可包含在断定LIGHT_FAULT信号时以特定值设置的寄存器(未显示)，且软件程序(未显示)可周期性地读取所述寄存器；作为另一具体实例，报警电路208C可触发对与装置100联合工作的控制器或微处理器(未显示)的扰乱。 
还可触发其它对抗措施电路(未显示)。例如，在某些实施方案中，对抗措施电路可防止读取数据被提供到装置100的输出接口；对抗措施电路可防止写入数据被存储在装置100中；对抗措施电路可致使所述装置“冻结”且不响应于外部输入；对抗措施电路可致使受保护数据被擦除；对抗措施电路可致使装置100的通信信道(未显示)被关闭；对抗措施电路可致使装置100的若干部分自毁以保证受保护数据的安全(例如，对抗措施电路可使某些电闭合的内部迹线或熔丝经受可致使所述迹线电断开(例如熔断)的短路电压或电流，从而不可逆转地防止装置100将所存储的数据提供给外部电路)；或对抗措施电路可起始其它动作或致使其它结果。 
在某些实施方案中，可依序或并行地触发多个对抗措施电路。例如，某些实施方案包含跟踪断定LIGHT_FAULT信号的次数的计数器(未显示)。在第一次断定LIGHT_FAULT信号时，可触发重置电路208A以重置装置100的一部分；在第二次断定LIGHT_FAULT信号时，可触发断电控制208B以将装置100的一部分断电；在第三次断定LIGHT_FAULT信号时，可激活致使装置100的一部分自毁的电路(未显示)，从而不可逆转地更改装置100并保证装置100中所存储或处理的受保护数据的安全。在某些实施方案中，可基于装置100内检测到攻击的特定位置来触发不同的对抗措施电路。例如，如果在装置100中存储或处理受保护数据的区域中检测到攻击，则可起始更有力的对抗措施，而如果在装置100中不直接存储或处理受保护数据的区域中检测到攻击，则可起始较不有力的对抗措施。 
在某些实施方案中，检测电路106可仅在一个以上存储器元件202A、202B或202N具有不同于期望值的值的情况下断定LIGHT_FAULT信号。例如，在某些实施方案中，检测电路在断定LIGHT_FAULT信号之前需要来自至少两个存储器元件202A、202B或202N的非期望值。特定来说，检测电路106可包含比单个“或”门更复杂的电路；此外，检测电路106的某些实施方案包含在断定LIGHT_FAULT信号之前必须达到预定值的计数器(未显示)。以此方式，可基于各种环境或过程参数来“调谐”检测电路106的敏感度。例如，在有极多噪声的环境中，可预期存储器元件202A中偶然的噪声脉冲。通过需要来自存储器元件202A、202A或202N的多个非期 望值，可避免对抗措施电路108的“误肯定”起始，但通过在来自存储器元件202A、202B及202N的预定数目的非期望值之后触发LIGHT_FAULT信号，装置100可仍被保护免受真实的攻击。 
如图2中所示，在一个实施方案中，每当重置所述装置时即清除每一存储器装置202A、202B及202N；特定来说，将“清除”输入(“CDN”)连系到DEVICE_RESET(装置重置)信号，以使得在重置装置100时(例如在初始通电期间)适当地起始第二群组电路104。在其它实施方案中，以其它方式重置存储器装置202A、202B及202N及/或检测电路106(及/或对抗措施电路108)。例如，在某些实施方案中，读取与报警电路208C相关联的寄存器可重置第二群组电路104中的至少一个电路；存储器装置202A、202B及202N；检测电路106；或对抗措施电路108。 
参照图2图解说明及描述了少数实例性检测及对抗措施电路，但也可能使用及预期其它实施方案。一般来说，可使用易受攻击影响(例如易受基于辐射的攻击影响)的任何电路来检测可能的攻击，且可组合任何数目的此类电路以提供在装置100的大面积表面上的检测。例如，图3图解说明若干存储器元件可在装置100上分布以检测可能的攻击的一种方式。此外，如上文所描述，检测电路可与一个或一个以上对抗措施电路组合以保证装置100所存储或处理的受保护数据的安全。 
图3图解说明检测电路的一个实例性分布，其可用来检测可能的攻击以保证装置100所存储或处理的受保护数据的安全。如图所示，装置100包含若干标准逻辑单元(例如逻辑单元304)，其包含在第一群组电路102(描绘为未加阴影的框，且下文中称为“功能单元”)中；所述装置还包含若干标准逻辑单元(例如逻辑单元307)，其包含在第二群组电路104(描绘为加阴影框，且下文中称为“检测单元”)中。(如本文中所使用，应了解，“标准逻辑单元”还包含标准逻辑单元的若干部分或个别的标准逻辑元件。)在某些实施方案中，如上文所描述，所述功能单元与所述检测单元类似地易受攻击(例如基于辐射的攻击)影响；也就是说，当功能单元或检测单元经受某些种类的攻击时，功能单元及检测单元两者中的某些逻辑单元元件(例如存储器元件)易受到所存储值意外改变的影响。 
为保护装置100的大部分，检测单元可在装置100的表面相当大的一部分上分布。因此，例如，引到功能单元的辐射将有可能侵犯一个或一个以上检测单元且借此可检测到所述辐射。例如，如果黑客将辐射引到功能单元304(例如，企图存取或讹误装置100所存储或处理的数据)，则所述辐射将有可能同样侵犯检测单元307。如果包含足够的检测单元，则可检测侵犯装置100的任何部分的辐射。例如，如果典型的基于辐射的攻击包括将激光束会聚到装置100的若干部分上，且如果典型的激光束大体同时影响固定数目的(例如500个)功能单元，则通过使大致每固定数目(例如500个)的功能单元包含至少一个检测单元并在装置100的表面上大致均匀地分布检测单元，则可能检测到对装置100的任何部分的基于激光的攻击。 
检测单元可以若干方式分布在装置100的表面上。例如，在某些实施方案中，检 测单元连同功能单元一起以规则的图案(例如棋盘图案(未显示))被安置及选路。作为另一实例，若干个检测单元在装置100上随机分布；特定来说，例如，若干(例如一百个)检测单元可在装置100上随机安置。作为另一实例，一个检测单元可与每一群组的某一数目的功能单元安置在一起；特定来说，例如，一个检测单元可与大致每二十个功能单元包含在一起，且检测单元可安置在基于所述二十个功能单元的布置及选路的方便位置处。作为另一实例，可安置及选路所有功能单元，且可将检测单元添加在所安置及选路的功能单元周围。在某些实施方案中，所述检测单元是不用作功能单元的标准逻辑单元。作为另一实例，可安置及选路装置100的重要部分(例如，装置100中最能影响待由装置100存储或处理的数据的安全的部分)，且可在所述重要部分周围添加更大数目的检测单元。 
在某些实施方案中，与功能单元一起选路“多余的”标准逻辑单元以提供一种更容易地调试、纠正或增强功能的手段(例如，以防止最终布局中出现错误)。以此方式，如果(例如)在产生ASIC之后确定所述ASIC中的电路没有适当地运行，则可使用邻近的多余逻辑单元来校正所述功能。如果所述设计中有足够的多余逻辑单元，则可以金属互连层的较小改变而不是通过对ASIC的整个重新设计来实施所述改变。在这些实施方案中，所述多余单元可用作检测单元-除非且直到其随后需用以实施改变，此时，可切断所述单元的检测功能且可使用所述多余单元来实施改变。 
图4是图解说明保证装置的安全的方法400的流程图。例如，可使用方法400来保证在存储器装置内存储或处理的受保护数据的安全。作为另一实例，可使用方法400来保证实施受保护函数(例如加密或解码算法)的硬件的安全。在某些实施方案中，在一装置中实施方法400，例如前面的图式中所图解说明且参照前面的图式而描述的装置100。 
方法400包含配置(402)电路以持续地存储第一值。例如，参照图2，方法400可包含配置存储器元件202A、202B及202N(例如检测单元)以各自持续地存储逻辑0。如图3中所示，可有众多检测单元且其可分布在装置100上。 
方法400包含监视(404)所存储的值，及确定(406)所存储的值是否等于第二值。例如，方法400可包含监视(404)存储器元件202A、202B及202N与检测电路106的输出以确定(406)存储器元件202A、202B或202N中的任一者当前是否具有逻辑1值。 
如果所监视的所存储值不等于第二值，则方法400包含继续监视(404)所存储的值。如果所存储的值等于第二值，则方法400包含起始(408)对抗措施。例如，方法400可包含响应于对LIGHT_FAULT信号的断定来起始对抗措施108，其指示存储器元件202A、202B或202N中的一者或一者以上当前正存储非期望值-基于辐射的攻击的可能指示。特定来说，起始(408)对抗措施可包含(例如)触发重置电路208A、触发断电控制电路208B、触发报警电路208C或触发某一其它对抗措施电路108。 
本文已描述若干实施方案。然而，应了解，可在不背离所描述实施方案的精神及范围的前提下作出各种修改。例如，可将本文中描述的技术及方法应用于用以实施智能卡、银行卡、安全存储器装置、SIM卡的FPGA、PLD、ASIC及其它电路或用于其它应用中；可以许多不同方式或方式的组合来应用对抗措施；检测单元可检测许多不同种类的辐射，其中包含(例如)可见光、红外线辐射、激光、x射线或伽马射线；检测单元可以许多不同方式安置在装置中且可包含不用来实施所述装置所执行的功能的单元；检测单元可检测不同于基于辐射的攻击的攻击，例如电压噪声脉冲攻击。因此，其它实施方案也在以上权利要求书的范围内。 

Claims (13)

1.一种电路装置，其包括：
多个标准逻辑单元；
第一多个电路，其实施一功能且其包括所述多个标准逻辑单元的一部分；
第二多个电路，其包括所述多个标准逻辑单元的未包含在实施所述功能的所述第一多个电路中的部分，其中所述第二多个电路中的每一电路均适于存储第一值或第二值且经配置以持续地存储所述第一值；
检测电路，其确定所述第二多个电路中的所述电路中的至少一者是否正存储所述第二值；及
对抗措施电路，其当所述检测电路确定所述第二多个电路中的第一电路正存储所述第二值时起始第一保护性措施，且当所述检测电路确定所述第二多个电路中的第二电路正存储所述第二值时起始不同于第一保护性措施的第二保护性措施，其中所述第一保护性措施和所述第二保护性措施均包含一个或多于一个措施以保护所述第一多个电路。
2.如权利要求1所述的电路装置，其中所述电路装置为半导体装置，且所述第二多个电路中的所述电路分布在所述半导体装置一表面的一部分上。
3.如权利要求1所述的电路装置，其中所述第一保护性措施或第二保护性措施中的至少一者包括重置所述电路装置或将所述电路装置断电。
4.如权利要求1所述的电路装置，其中所述第二多个电路中的标准逻辑单元的所述部分适于具有与所述第一多个电路中的所述标准逻辑单元的对应部分相同的对辐射的敏感度。
5.如权利要求4所述的电路装置，其中对辐射的敏感度包括对基于激光的攻击的敏感度。
6.如权利要求4所述的电路装置，其中对辐射的敏感度包括对x射线或伽马射线的敏感度。
7.如权利要求1所述的电路装置，其中所述第二多个电路中的所述标准逻辑单元的所述部分适于具有与所述第一多个电路中的所述标准逻辑单元的对应部分相同的对电压噪声脉冲的敏感度。
8.如权利要求1所述的电路装置，其中所述对抗措施电路经配置以逐步起始不同的保护性措施，其包含
a)当所述检测电路确定一阈值数量的所述第二多个电路中的一个或多于一个正存储所述第二值时起始第一保护性措施，且
b)当所述检测电路确定多于所述阈值数量的所述第二多个电路正存储所述第二值时起始第二保护性措施。
9.如权利要求1所述的电路装置，其中所述对抗措施电路经配置以
a)当所述检测电路确定在所述电路装置中的第一位置处的所述第二多个电路中的一个电路正存储所述第二值时起始第一保护性措施，且
b)当所述检测电路确定在所述电路装置中不同于第一位置的第二位置处的所述第二多个电路中的一个电路正存储所述第二值时起始第二保护性措施。
10.一种电路，其包括：
多个触发器，每一触发器具有时钟输入、数据输入及输出且适于在耦合到所述时钟输入的信号的边缘上将逻辑值从所述数据输入传播到所述输出，每一数据输入及时钟输入均耦合到表示第一逻辑状态的信号；及
评估电路，其输入耦合到所述多个触发器中的每一触发器的输出且其一个或多于一个输出耦合到对抗措施电路，当所述评估电路的相应输入从所述多个触发器中的相应触发器接收到表示所述第一逻辑状态的相应信号时，所述评估电路具有第一状态下的初始输出，且当所述评估电路的任一输入接收到不表示所述第一逻辑状态的信号时，所述评估电路产生第二状态下的输出；
所述对抗措施电路经配置以
a)在从所述评估电路接收到所述第二状态下的第一输入时起始第一保护性动作，且
b)在从所述评估电路接收到所述第二状态下的第二输入时起始不同于第一保护性动作的第二保护性动作，其中所述第一保护性动作和所述第二保护性动作均包含一个或多于一个措施以保护所述多个触发器。
11.如权利要求10所述的电路，其中起始所述第一保护性动作包括对包含所述电路的装置的至少一部分断定重置信号。
12.如权利要求10所述的电路，其中起始所述第二保护性动作包括对包含所述电路的装置的至少一部分断定断电信号。
13.如权利要求10所述的电路，其中每一触发器均具有经配置以在重置事件时清除所述触发器的异步清除信号。
CN200780032310XA 2006-09-01 2007-08-29 电路装置和电路 Active CN101512660B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/515,103 2006-09-01
US11/515,103 US8352752B2 (en) 2006-09-01 2006-09-01 Detecting radiation-based attacks
PCT/US2007/077112 WO2008027966A2 (en) 2006-09-01 2007-08-29 Detecting radiation-based attacks

Publications (2)

Publication Number Publication Date
CN101512660A CN101512660A (zh) 2009-08-19
CN101512660B true CN101512660B (zh) 2012-12-05

Family

ID=39136836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780032310XA Active CN101512660B (zh) 2006-09-01 2007-08-29 电路装置和电路

Country Status (5)

Country Link
US (1) US8352752B2 (zh)
CN (1) CN101512660B (zh)
DE (1) DE112007002037B4 (zh)
TW (1) TWI420397B (zh)
WO (1) WO2008027966A2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8997255B2 (en) * 2006-07-31 2015-03-31 Inside Secure Verifying data integrity in a data storage device
US20080061843A1 (en) * 2006-09-11 2008-03-13 Asier Goikoetxea Yanci Detecting voltage glitches
US20080086781A1 (en) * 2006-10-06 2008-04-10 Stephane Rodgers Method and system for glitch protection in a secure system
CN101543040B (zh) * 2006-11-08 2011-10-12 深圳Tcl新技术有限公司 用于检测和忽略无效频道映射特性的系统和方法
KR100884566B1 (ko) * 2006-11-16 2009-02-19 삼성전자주식회사 레이저 어택 검출기를 갖는 스마트 카드
FR2964218B1 (fr) 2010-08-25 2013-08-09 Oberthur Technologies Securisation d'un element de memorisation d'une donnee binaire, registre de controle et d'une carte a puce
US8752210B2 (en) * 2012-01-10 2014-06-10 International Business Machines Corporation Implementing data theft prevention
EP2629447A1 (en) * 2012-02-17 2013-08-21 Gemalto SA Method and device for protecting an electronic device against fault attack(s)
US8797059B2 (en) 2012-03-01 2014-08-05 International Business Machines Corporation Implementing carbon nanotube based sensors for cryptographic applications
US8819842B2 (en) 2012-11-20 2014-08-26 International Business Machines Corporation Implementing conductive microcapsule rupture to generate a tamper event for data theft prevention
US9690578B2 (en) 2013-02-20 2017-06-27 Intel Corporation High dose radiation detector
US9607952B1 (en) 2015-10-30 2017-03-28 International Business Machines Corporation High-z oxide nanoparticles embedded in semiconductor package
TWI588638B (zh) * 2015-11-09 2017-06-21 智原科技股份有限公司 電壓調整器的防鎖死電路及其相關電源系統
EP3226168A1 (en) 2016-03-31 2017-10-04 Nxp B.V. Electronic device and protection method
FR3051599A1 (fr) * 2016-05-17 2017-11-24 Stmicroelectronics Rousset Protection d'un circuit integre
US11055409B2 (en) * 2019-01-06 2021-07-06 Nuvoton Technology Corporation Protected system
US11366899B2 (en) * 2020-02-18 2022-06-21 Nuvoton Technology Corporation Digital fault injection detector
CN112148103A (zh) * 2020-09-09 2020-12-29 北京中电华大电子设计有限责任公司 一种保护从pad实施电源攻击的电路
CN112104448B (zh) * 2020-10-29 2024-01-19 深圳安捷丽新技术有限公司 一种防dema攻击的待测电路安全仿真分析方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910707A (en) * 1984-09-27 1990-03-20 Siemens Aktiengesellschaft EEPROM with protective circuit
US5084873A (en) * 1989-01-27 1992-01-28 Texas Instruments Incorporated Chip error detector
CN1198592A (zh) * 1997-04-23 1998-11-11 日本电气株式会社 半导体器件
US6249456B1 (en) * 1998-12-02 2001-06-19 Stmicroelectronics S.A. Secured EEPROM memory comprising means for the detection of erasure by ultraviolet radiation

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1047437B (it) 1975-10-08 1980-09-10 Cselt Centro Studi Lab Telecom Procedimento e dispositivo per il controllo in linea di memorie logiche sequenziali operanti a divisione di tempo
US4360915A (en) 1979-02-07 1982-11-23 The Warner & Swasey Company Error detection means
JPS603732A (ja) 1983-06-21 1985-01-10 Honda Motor Co Ltd 入出力装置の異常検出方法
JPS61218143A (ja) * 1985-03-25 1986-09-27 Hitachi Ltd 半導体集積回路装置
JPH0713879B2 (ja) 1985-06-21 1995-02-15 三菱電機株式会社 半導体記憶装置
US4931997A (en) 1987-03-16 1990-06-05 Hitachi Ltd. Semiconductor memory having storage buffer to save control data during bulk erase
JP2648840B2 (ja) 1988-11-22 1997-09-03 株式会社日立製作所 半導体記憶装置
FR2648652B1 (fr) 1989-06-19 1994-03-18 Alcatel Business Systems Interface pour acces en emission et en reception au support de transmission synchrone d'un reseau de commutation reparti
US5027397A (en) * 1989-09-12 1991-06-25 International Business Machines Corporation Data protection by detection of intrusion into electronic assemblies
US5107139A (en) 1990-03-30 1992-04-21 Texas Instruments Incorporated On-chip transient event detector
US5053992A (en) * 1990-10-04 1991-10-01 General Instrument Corporation Prevention of inspection of secret data stored in encapsulated integrated circuit chip
JPH04268809A (ja) 1991-02-22 1992-09-24 Mitsubishi Electric Corp パルス信号抽出方法及びその装置
JP2716906B2 (ja) 1992-03-27 1998-02-18 株式会社東芝 不揮発性半導体記憶装置
US5389738A (en) * 1992-05-04 1995-02-14 Motorola, Inc. Tamperproof arrangement for an integrated circuit device
US5546074A (en) * 1993-08-19 1996-08-13 Sentrol, Inc. Smoke detector system with self-diagnostic capabilities and replaceable smoke intake canopy
US6204701B1 (en) 1994-05-31 2001-03-20 Texas Instruments Incorporated Power up detection circuit
US5533123A (en) * 1994-06-28 1996-07-02 National Semiconductor Corporation Programmable distributed personal security
US5606532A (en) 1995-03-17 1997-02-25 Atmel Corporation EEPROM array with flash-like core
US5736777A (en) * 1995-12-29 1998-04-07 Intel Corporation Method and apparatus for fast self-destruction of a CMOS integrated circuit
US5712973A (en) * 1996-05-20 1998-01-27 International Business Machines Corp. Wireless proximity containment security
US5796148A (en) * 1996-05-31 1998-08-18 Analog Devices, Inc. Integrated circuits
AUPO799197A0 (en) 1997-07-15 1997-08-07 Silverbrook Research Pty Ltd Image processing method and apparatus (ART01)
EP0875939A1 (en) * 1997-04-30 1998-11-04 Interuniversitair Micro-Elektronica Centrum Vzw A spatially-modulated detector for electromagnetic radiation
US5898711A (en) * 1997-05-15 1999-04-27 Vlsi Technology, Inc. Single event upset detection and protection in an integrated circuit
US5991519A (en) 1997-10-03 1999-11-23 Atmel Corporation Secure memory having multiple security levels
JP3576382B2 (ja) 1997-10-31 2004-10-13 シャープ株式会社 インターフェース回路及び液晶駆動回路
US6510518B1 (en) 1998-06-03 2003-01-21 Cryptography Research, Inc. Balanced cryptographic computational method and apparatus for leak minimizational in smartcards and other cryptosystems
JP3802239B2 (ja) 1998-08-17 2006-07-26 株式会社東芝 半導体集積回路
US6414318B1 (en) * 1998-11-06 2002-07-02 Bridge Semiconductor Corporation Electronic circuit
JP3796993B2 (ja) 1998-12-22 2006-07-12 株式会社日立製作所 楕円曲線暗号実行方法及び装置並びに記録媒体
US6553496B1 (en) * 1999-02-01 2003-04-22 Koninklijke Philips Electronics N.V. Integration of security modules on an integrated circuit
US6298135B1 (en) 1999-04-29 2001-10-02 Motorola, Inc. Method of preventing power analysis attacks on microelectronic assemblies
US6665161B1 (en) * 1999-06-11 2003-12-16 Bae Systems Information & Electronic Systems Integration, Inc. Semiconductor circuit having increased susceptibility to ionizing radiation
JP2001077681A (ja) 1999-09-02 2001-03-23 Fujitsu Ltd パワー・オン・リセット信号作成回路
US6462971B1 (en) 1999-09-24 2002-10-08 Power Integrations, Inc. Method and apparatus providing a multi-function terminal for a power supply controller
JP4671571B2 (ja) 1999-09-29 2011-04-20 株式会社日立製作所 秘密情報の処理装置および秘密情報の処理プログラムを格納するメモリ
US6377086B1 (en) 1999-10-05 2002-04-23 Agere Systems Guardian Corp. Low power dual-voltage sense circuit buffer
US6724894B1 (en) 1999-11-05 2004-04-20 Pitney Bowes Inc. Cryptographic device having reduced vulnerability to side-channel attack and method of operating same
US6766455B1 (en) 1999-12-09 2004-07-20 Pitney Bowes Inc. System and method for preventing differential power analysis attacks (DPA) on a cryptographic device
GB2365153A (en) 2000-01-28 2002-02-13 Simon William Moore Microprocessor resistant to power analysis with an alarm state
CA2298990A1 (en) 2000-02-18 2001-08-18 Cloakware Corporation Method and system for resistance to power analysis
US6834331B1 (en) 2000-10-24 2004-12-21 Starfish Software, Inc. System and method for improving flash memory data integrity
CA2327911A1 (en) 2000-12-08 2002-06-08 Cloakware Corporation Obscuring functions in computer software
FR2818766A1 (fr) * 2000-12-21 2002-06-28 Bull Cp8 Procede de securisation de l'execution d'un programme implante dans un module electronique a microprocesseur, ainsi que le module electronique et la carte a microcircuit associes
JP2003032098A (ja) 2001-07-16 2003-01-31 Oki Electric Ind Co Ltd 出力バッファ回路
KR100471147B1 (ko) * 2002-02-05 2005-03-08 삼성전자주식회사 보안 기능을 갖는 반도체 집적 회로
US7142400B1 (en) 2002-03-27 2006-11-28 Cypress Semiconductor Corp. Method and apparatus for recovery from power supply transient stress conditions
AU2003231894A1 (en) * 2002-06-04 2003-12-19 Nds Limited Prevention of tampering in electronic devices
JP4049641B2 (ja) 2002-09-06 2008-02-20 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US7042756B2 (en) * 2002-10-18 2006-05-09 Viciciv Technology Configurable storage device
US6956473B2 (en) * 2003-01-06 2005-10-18 Jbs Technologies, Llc Self-adjusting alarm system
JP2006513481A (ja) * 2003-01-10 2006-04-20 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 不正操作から電子構成部品を保護する回路構成および方法
US7026944B2 (en) * 2003-01-31 2006-04-11 Veritainer Corporation Apparatus and method for detecting radiation or radiation shielding in containers
US6998670B2 (en) 2003-04-25 2006-02-14 Atmel Corporation Twin EEPROM memory transistors with subsurface stepped floating gates
US6969859B2 (en) * 2003-05-14 2005-11-29 International Business Machines Corporation Radiation detecting system
US20040237001A1 (en) 2003-05-21 2004-11-25 Sun Microsystems, Inc. Memory integrated circuit including an error detection mechanism for detecting errors in address and control signals
WO2004112306A2 (en) 2003-06-12 2004-12-23 Philips Intellectual Property & Standards Gmbh Method for defence against differential power analysis attacks
DE10327285A1 (de) * 2003-06-17 2005-01-13 Infineon Technologies Ag Schaltungsanordnung
EP1496641A3 (en) 2003-07-07 2005-03-02 Sony Corporation Cryptographic processing apparatus, cryptographic processing method and computer program
EP1801616A3 (en) * 2003-07-12 2007-07-04 Radiation Watch Ltd Ionising radiation detector
US7045788B2 (en) * 2003-08-04 2006-05-16 Thermo Electron Corporation Multi-way radiation monitoring
US20050283566A1 (en) 2003-09-29 2005-12-22 Rockwell Automation Technologies, Inc. Self testing and securing ram system and method
US6868009B1 (en) 2003-10-20 2005-03-15 Macronix International Co., Ltd. Flash memory device with byte erase
JP4057990B2 (ja) 2003-10-23 2008-03-05 東芝マイクロエレクトロニクス株式会社 半導体集積回路装置
US7747936B2 (en) 2004-03-02 2010-06-29 Stmicroelectronics Sa Device for protection against error injection into an asynchronous logic block of an elementary logic module
ATE345620T1 (de) 2004-05-24 2006-12-15 Research In Motion Ltd Tabellenmaskierung zur beständigkeit gegen angriffe durch analyse der leistungsaufnahme.
DE102004037590B4 (de) * 2004-08-03 2006-06-14 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Betrieb einer solchen
US7764785B2 (en) 2004-11-08 2010-07-27 King Fahd University Of Petroleum And Minerals Method for communicating securely over an insecure communication channel
US7442583B2 (en) * 2004-12-17 2008-10-28 International Business Machines Corporation Using electrically programmable fuses to hide architecture, prevent reverse engineering, and make a device inoperable
EP1859345A1 (en) * 2005-03-08 2007-11-28 Koninklijke Philips Electronics N.V. Arrangement for and method of protecting a data processing device against e[lectro]m[agnetic]radiation attacks
EP1899803A2 (en) * 2005-06-29 2008-03-19 Koninklijke Philips Electronics N.V. Arrangement for and method of protecting a data processing device against an attack or analysis
KR100649882B1 (ko) * 2005-07-19 2006-11-27 삼성전자주식회사 비정상 조건 검출회로, 집적회로 카드, 및 ｃｐｕ 작동방법
US7348836B1 (en) 2005-08-15 2008-03-25 Nvidia Corporation Integrated circuit core power supply event monitor
EP1920374A1 (en) * 2005-08-19 2008-05-14 Nxp B.V. Circuit arrangement with non-volatile memory module and method for registering attacks on said non-volatile memory module
DE102005058238B4 (de) * 2005-12-06 2008-08-14 Infineon Technologies Ag Detektorschaltung zur Erfassung einer externen Manipulation einer elektrischen Schaltung sowie Verfahren zum Betreiben einer Schaltungsanordnung, bei dem externe Manipulation erfasst werden
US7295046B2 (en) 2006-01-09 2007-11-13 Atmel Corporation Power down detection circuit
US8997255B2 (en) * 2006-07-31 2015-03-31 Inside Secure Verifying data integrity in a data storage device
US20080061843A1 (en) 2006-09-11 2008-03-13 Asier Goikoetxea Yanci Detecting voltage glitches

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910707A (en) * 1984-09-27 1990-03-20 Siemens Aktiengesellschaft EEPROM with protective circuit
US5084873A (en) * 1989-01-27 1992-01-28 Texas Instruments Incorporated Chip error detector
CN1198592A (zh) * 1997-04-23 1998-11-11 日本电气株式会社 半导体器件
US6249456B1 (en) * 1998-12-02 2001-06-19 Stmicroelectronics S.A. Secured EEPROM memory comprising means for the detection of erasure by ultraviolet radiation

Also Published As

Publication number Publication date
TWI420397B (zh) 2013-12-21
WO2008027966A3 (en) 2008-06-19
DE112007002037T5 (de) 2009-08-06
WO2008027966A2 (en) 2008-03-06
TW200820091A (en) 2008-05-01
US20080059741A1 (en) 2008-03-06
US8352752B2 (en) 2013-01-08
DE112007002037B4 (de) 2022-03-03
CN101512660A (zh) 2009-08-19

Similar Documents

Publication Publication Date Title
CN101512660B (zh) 电路装置和电路
Anderson et al. Tamper resistance-a cautionary note
US5533123A (en) Programmable distributed personal security
US10205588B2 (en) Device keys protection
US20110145934A1 (en) Autonomous distributed programmable logic for monitoring and securing electronic systems
US20100077472A1 (en) Secure Communication Interface for Secure Multi-Processor System
KR20170035820A (ko) 접적 회로, 접적 회로를 보호하는 방법 및 컴퓨터 프로그램 제품
KR100840954B1 (ko) 데이터 기억 장치
US8484481B2 (en) Chip lockout protection scheme for integrated circuit devices and insertion thereof
Van Woudenberg et al. The Hardware Hacking Handbook: Breaking Embedded Security with Hardware Attacks
Leng Smart card applications and security
EP1507185A1 (fr) Méthode et dispositif de protection contre l'accès non-autorisé à une routine sensible
Lemke Embedded security: Physical protection against tampering attacks
Hutter et al. On the security of RFID devices against implementation attacks
Zanero Smart card content security
Kucera et al. FPGA-Rootkits hiding malicious code inside the hardware
Zamiri Azar et al. Multilayer Approach to Logic Locking
Anderson et al. Tamper Resistance-a Cautionary
Feller et al. Design Security and Cyber-Physical Threats
Burugapalli et al. Secured hardware design-an overview
CN116451221A (zh) 用于检测数据处理系统中的故障注入的方法
Krhovják et al. Secure hardware–pv018
Rydfalk et al. En studie av metoder för manipuleringsresistens
Gladman et al. Physical Tamper Resistance
Lee et al. A Cryptographic SoC for Robust Protection of Secret Keys in IPTV DRM Systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: ATMEL ROUSSEAU CO., LTD.

Free format text: FORMER OWNER: ATMEL CO., LTD.

Effective date: 20100617

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA, USA TO: ROUSSE, FRANCE

TA01 Transfer of patent application right

Effective date of registration: 20100617

Address after: French ruse

Applicant after: Atmel Rousset S. A. S.

Address before: American California

Applicant before: Atmel Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INSIDE SECURE CORPORATION

Free format text: FORMER OWNER: ATMEL ROUSSET SAS

Effective date: 20130121

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130121

Address after: Provence

Patentee after: Inside Secure

Address before: French ruse

Patentee before: Atmel Rousset S. A. S.

CP03 Change of name, title or address

Address after: Fa Guomeileyi

Patentee after: Weimei Anshi Co., Ltd

Address before: Fa Guopuluowangsi

Patentee before: Inside Secure

CP03 Change of name, title or address
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200310

Address after: California, USA

Patentee after: Rumbas

Address before: Fa Guomeileyi

Patentee before: Weimei Anshi Co., Ltd