JP2006513481A - 不正操作から電子構成部品を保護する回路構成および方法 - Google Patents
不正操作から電子構成部品を保護する回路構成および方法 Download PDFInfo
- Publication number
- JP2006513481A JP2006513481A JP2004566191A JP2004566191A JP2006513481A JP 2006513481 A JP2006513481 A JP 2006513481A JP 2004566191 A JP2004566191 A JP 2004566191A JP 2004566191 A JP2004566191 A JP 2004566191A JP 2006513481 A JP2006513481 A JP 2006513481A
- Authority
- JP
- Japan
- Prior art keywords
- component
- activation
- circuit
- unit
- prevention unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/86—Secure or tamper-resistant housings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
- Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
起動手順中にまたは起動手順に関してさえも操作を加える機会のない、少なくとも1つの電子構成部品を不正操作および/または無許可アクセスから保護するための超小型電子回路構成(100)および方法を提供するために、少なくとも1つのアクティブ化条件が満たされているかどうかをチェックし、少なくとも1つの防止ユニット(Vj、j=1、2、3、4、5、6および7)をアクティブにするように少なくとも1つのアクティブ化ユニット(Ai、i=1、2、3、4および5)を構成することを提案する。防止ユニットは、やはり回路構成(100)に関連し、アクティブ化ユニット(Ai)に接続され、不正操作および/または無許可アクセスがあった場合に、防止ユニット(Vj)を用いて構成部品(200)を少なくとも部分的に非アクティブにしかつ/または少なくとも部分的に破壊することができる。
Description
本発明は、不正操作および/または無許可アクセスから電子構成部品を保護する技術分野に関する。
従来から、無許可アクセスまたはメモリ内容の不正な変更から保護すべき電子構成部品は、ヒューズをアクティブにするまたはパスワードを記憶させることによって改変されている。使用時に、このような改変が、組み込まれた状態機械の起動手順中に認識され、あるいは、使用前に、有効なパスワードが照会され、次いでそれによって他の機能が支配される。また構成部品に操作を加えようとする試みを検出するセンサが起動手順において分析されている。
上述の従来技術のシステムは、起動手順自体の間にさえ操作を加えることが可能であるため不利である。また、起動手順は所望の回数だけ行うことができ、従ってそれ自体が操作を加えるための分析の対象となり得る。
上述の欠点および短所を出発点とし、上記で概略した従来技術を正当に考慮すると、本発明の目的は、起動手順中または起動手順に関連してさえ操作を加える機会のない、不正操作および/または無許可アクセスから少なくとも1つの電子構成部品を保護する超小型電子回路および方法を提供することである。
この目的は、請求項1に詳述する特徴を有する回路構成、および請求項5に詳述する特徴を有する方法によって達成される。本発明の有利ないくつかの実施形態および有用なさらなるいくつかの実施形態は、従属請求項に特徴が記載されている。
本発明による超小型電子回路構成は、それぞれ少なくとも1つのアクティブ化ユニットまたはアクティブ化回路、および少なくとも1つの防止ユニットまたは防止回路が一緒に存在する、複数のユニットまたは部分を有する。
アクティブ化ユニットは、少なくとも1つのアクティブ化条件が満たされていることをチェックし、少なくとも1つのアクティブ化条件(つまり、電子構成部品の不正操作および/または電子構成部品への無許可アクセス)が満たされている場合には、防止ユニットをアクティブにする。それによってその構成部品の動作を少なくとも部分的に非アクティブにすることができ、かつ/またはその構成部品を少なくとも部分的に破壊することができる。有利なことには、防止ユニットは、アナログ回路技術、または直接にディジタルな回路技術(ヒューズまたはアンチヒューズなど)、あるいはアナログ/ディジタル混合回路技術さえも使用することによって構成することができる。
特に、独創性の高い一実施形態では、少なくとも1つのアクティブ化条件が満たされていることのチェック、つまり自己破壊するための起動条件の検出は、外部から適用されたデータ流れを分析することによって、または内部センサ回路からの信号によって行うことができる。
アクティブ化ユニット内で実装されるアクティブ化方法に関し、
− 少なくとも1つの不正コマンドを1回または複数回認識すること、
− 複数の異なる操作を認識すること、
− 少なくとも1つの特定のアクティブ化コマンドを発行すること、
− 少なくとも1つのグループ符号化によって複数の構成部品にアドレスされ、あるいは個別に符号化された構成部品にアドレスされる少なくとも1つのアクティブ化コマンドをデータとともに発行すること、および/または
− その目的のための構成部品に属するセンサ回路を用いて構成部品への少なくとも1つの物理的攻撃を1回または複数回認識すること
など別々にまたは互いに組み合わせて実施することができる複数の選択肢がある。この場合「物理的攻撃」とは、例えば、
− 光の作用、
− 構成部品の被覆層への損傷、または
− 周波数および/または温度の、および/または供給電圧の、またはこれらのパラメータの組合せの、許容される制限値外の動き
である。
アクティブ化ユニット内で実装されるアクティブ化方法に関し、
− 少なくとも1つの不正コマンドを1回または複数回認識すること、
− 複数の異なる操作を認識すること、
− 少なくとも1つの特定のアクティブ化コマンドを発行すること、
− 少なくとも1つのグループ符号化によって複数の構成部品にアドレスされ、あるいは個別に符号化された構成部品にアドレスされる少なくとも1つのアクティブ化コマンドをデータとともに発行すること、および/または
− その目的のための構成部品に属するセンサ回路を用いて構成部品への少なくとも1つの物理的攻撃を1回または複数回認識すること
など別々にまたは互いに組み合わせて実施することができる複数の選択肢がある。この場合「物理的攻撃」とは、例えば、
− 光の作用、
− 構成部品の被覆層への損傷、または
− 周波数および/または温度の、および/または供給電圧の、またはこれらのパラメータの組合せの、許容される制限値外の動き
である。
防止ユニット内で実装される防止方法に関し、
− 少なくとも1つの内部発振器が発振し始めるのを防止すること、
− 外部クロック信号用の少なくとも1つの発振器が発振し始めるのを防止すること、
− 少なくとも1つの高電圧リミタを、特に永久プログラミングを用いてオフにすること、
− 少なくとも1つの高電圧部の形成を防止すること、
− アドレスの割振りおよび/もしくはデータの割振りを再プログラミングすること、
− 構成部品のうち少なくとも1つのメモリ要素にデータの不正値をロードすること、ならびに/または
− 動作状態または静止状態において、少なくとも1つの、電流の増大したドレインをオンにすること
など別々にまたは互いに組み合わせて実施することができる複数の選択肢がある。
− 少なくとも1つの内部発振器が発振し始めるのを防止すること、
− 外部クロック信号用の少なくとも1つの発振器が発振し始めるのを防止すること、
− 少なくとも1つの高電圧リミタを、特に永久プログラミングを用いてオフにすること、
− 少なくとも1つの高電圧部の形成を防止すること、
− アドレスの割振りおよび/もしくはデータの割振りを再プログラミングすること、
− 構成部品のうち少なくとも1つのメモリ要素にデータの不正値をロードすること、ならびに/または
− 動作状態または静止状態において、少なくとも1つの、電流の増大したドレインをオンにすること
など別々にまたは互いに組み合わせて実施することができる複数の選択肢がある。
つまり、要約すると、本発明は、例えばアナログ/ディジタル混合の性質を有し得、かつ、認識された外部コマンドまたは内部センサによって回路構成がアクティブにされたとき、好ましくは不可逆的に電子構成部品を非アクティブにし、かつ/または更なる障害を引き起こす回路構成によって実施することができる。
この目的のために、従来のメモリ・ベースのソフト・ヒューズに加えて、電子構成部品が動作するのを初めから停止させ、あるいは作為的必然的な追加の障害さえ生じさせるさらなるヒューズを、例えば、電気的消去可能なプログラマブル読出し専用メモリ(EEPROM)またはフラッシュ製品に組み込まれた監視回路および高電圧回路を用いてアクティブにする。
覗き見および分析に対するEEPROMまたはフラッシュ製品のセキュリティは、このようにして高められる。また、顧客には、現場で使用の際、少なくとも1つのアクティブ化条件が満たされたときに顧客が必要と思った場合、適当なソフトウェアを使用して自分の製品を作為的に非アクティブにし、あるいは自分の製品に不可逆的損傷を与える機会が提供される。
上述の相互関係を、センサによって監視される、EEPROMまたはフラッシュ製品上の被覆層と特に有用な形で組み合わせて使用して、製品が分析のために部分的にまたは完全に逆作成(reverse−prepared)されたときにその製品を破壊することができる。
さらに、上述の機能は、最終顧客にとってさえ、特にスマート・カード制御チップ(SCC)においては有用である。というのは、その場合、最終顧客は、現場で使用している製品を、マスター・システムに接続しているとき、例えば作為的に非アクティブにすることができるからである。
本発明は結局、現場で無許可使用があった場合、または少なくとも部分的な逆作成によって集積回路を分析しようとする不正な試みがあった場合に、少なくとも1つの集積回路に自己破壊を起こさせるための、上述のような少なくとも1つの回路構成、および/または上述のような方法の使用に関する。
先に既に論じたように、本発明の教示を実施し開発することのできる様々な方法が可能である。それについては、一方では、請求項1および請求項5に従属する請求項を参照されたい。他方では、本発明のこれらの態様および他の態様は、以下に説明する実施形態から明らかであり、それらを参照すると判明するであろう。
図1に、不正操作および無許可アクセスから電子構成部品200を保護するための超小型電子回路構成100の一実施形態を示す。
基本的に、この回路構成100は、以下の動作方法を使用することによって動作する。
(i)アクティブ化ユニットA1、A2、A3、A4およびA5を用いてアクティブ化条件の完了をチェックする。その際、
(i1)アクティブ化ユニットA1は、1回または複数回の不正コマンドを認識するように構成されており、
(i2)アクティブ化ユニットA2は、複数の異なる不正操作を認識するように構成されており、
(i3)アクティブ化ユニットA3は、所与のアクティブ化コマンドを発行するように構成されており、
(i4)アクティブ化ユニットA4は、少なくとも1つのグループ符号化によって複数の構成部品をアドレスする、もしくは個別に符号化された構成部品をアドレスするアクティブ化コマンドをデータとともに発行するように構成されており、かつ/または
(i5)アクティブ化ユニットA5は、その目的のための構成部品200に属するセンサ回路を用いて、構成部品200への物理的攻撃を1回または複数回認識するように構成されている。
(i)アクティブ化ユニットA1、A2、A3、A4およびA5を用いてアクティブ化条件の完了をチェックする。その際、
(i1)アクティブ化ユニットA1は、1回または複数回の不正コマンドを認識するように構成されており、
(i2)アクティブ化ユニットA2は、複数の異なる不正操作を認識するように構成されており、
(i3)アクティブ化ユニットA3は、所与のアクティブ化コマンドを発行するように構成されており、
(i4)アクティブ化ユニットA4は、少なくとも1つのグループ符号化によって複数の構成部品をアドレスする、もしくは個別に符号化された構成部品をアドレスするアクティブ化コマンドをデータとともに発行するように構成されており、かつ/または
(i5)アクティブ化ユニットA5は、その目的のための構成部品200に属するセンサ回路を用いて、構成部品200への物理的攻撃を1回または複数回認識するように構成されている。
(ii)構成部品200の不正操作および/または構成部品200への無許可アクセスが認識された場合、アクティブ化ユニットA1、A2、A3、A4およびA5に接続された1つまたは複数の防止ユニットV1、V2、V3、V4、V5、V6およびV7がアクティブになる。その際、
(ii1)防止ユニットV1は、内部発振器が発振し始めるのを防止しするように構成され、
(ii2)防止ユニットV2は、外部クロック信号用の発振器が発振し始めるのを防止するように構成され、
(ii3)防止ユニットは、特に永久プログラミングを用いて高電圧リミタをオフにするように構成され、
(ii4)防止ユニットV4は、高電圧部の形成を防止するように構成され、
(ii5)防止ユニットV5は、アドレスの割振りおよび/またはデータの割振りをプログラミングするように構成され、
(ii6)防止ユニットV6は、構成部品200のメモリ要素210にデータの不正値をロードするように構成され、かつ/または
(ii7)防止ユニットV7は、動作状態または静止状態において、電流の増大したドレインをオンにするように構成されている。かつ、
(iii)構成部品200は、防止ユニットV1、V2、V3、V4、V5、V6およびV7によって非アクティブとなり、かつ/または構成部品200は、防止ユニットV1、V2、V3、V4、V5、V6およびV7を用いて破壊される。
(ii1)防止ユニットV1は、内部発振器が発振し始めるのを防止しするように構成され、
(ii2)防止ユニットV2は、外部クロック信号用の発振器が発振し始めるのを防止するように構成され、
(ii3)防止ユニットは、特に永久プログラミングを用いて高電圧リミタをオフにするように構成され、
(ii4)防止ユニットV4は、高電圧部の形成を防止するように構成され、
(ii5)防止ユニットV5は、アドレスの割振りおよび/またはデータの割振りをプログラミングするように構成され、
(ii6)防止ユニットV6は、構成部品200のメモリ要素210にデータの不正値をロードするように構成され、かつ/または
(ii7)防止ユニットV7は、動作状態または静止状態において、電流の増大したドレインをオンにするように構成されている。かつ、
(iii)構成部品200は、防止ユニットV1、V2、V3、V4、V5、V6およびV7によって非アクティブとなり、かつ/または構成部品200は、防止ユニットV1、V2、V3、V4、V5、V6およびV7を用いて破壊される。
図1に示す実施形態は、特に、高電圧をアクティブにする原理に基づいている。
アクティブ化条件が満たされている場合、つまり、外部から加えられたデータ流れを分析することによって、または構成部品200の内部センサ回路からの信号によって自己破壊のための起動条件が認識された場合、この認識およびそれがもたらすべき所望の効果が、起動時に使用されるメモリ210内に符号化された形で、つまり、自己破壊SZおよび防止方法V1、V2、V4およびV7の形で記憶される。
アクティブ化条件が満たされている場合、つまり、外部から加えられたデータ流れを分析することによって、または構成部品200の内部センサ回路からの信号によって自己破壊のための起動条件が認識された場合、この認識およびそれがもたらすべき所望の効果が、起動時に使用されるメモリ210内に符号化された形で、つまり、自己破壊SZおよび防止方法V1、V2、V4およびV7の形で記憶される。
次の段階で、自己破壊SZの条件が認識されたときに適切な動作を開始する起動手順が繰り返される。
次に製品を起動しようと試みるとき、以下の条件が生じる。
[a]条件が読み取られ、
[b]防止方法V7がセットされ、電流の増大したドレインがオンにされ、
[c]防止方法V4がセットされ、高電圧の発生が阻止され、
[d]防止方法V2がセットされ、外部クロック信号が無視され、
[e]防止方法V1がセットされ、内部クロック信号が停止される。
[a]条件が読み取られ、
[b]防止方法V7がセットされ、電流の増大したドレインがオンにされ、
[c]防止方法V4がセットされ、高電圧の発生が阻止され、
[d]防止方法V2がセットされ、外部クロック信号が無視され、
[e]防止方法V1がセットされ、内部クロック信号が停止される。
従って、構成部品200全体の非機能化から、構成部品200の機能範囲の制限(今は不可能なプログラミング)を経て、集積回路環境内での作為的な障害(例えば、バッテリー駆動の応用例での増大した零入力電流)に至るまでの様々な状態を生じさせることができる。
(符号の説明)
100 超小型電子回路構成
110 アクティブ化ユニットAi(i=1、2、3、4および5)と、防止ユニットVj(j=1、2、3、4、5、6および7)の接続
200 電子構成部品
210 構成部品200のメモリ要素
A1 第1のアクティブ化ユニットまたは第1のアクティブ化方法
A2 第2のアクティブ化ユニットまたは第2のアクティブ化方法
A3 第3のアクティブ化ユニットまたは第3のアクティブ化方法
A4 第4のアクティブ化ユニットまたは第4のアクティブ化方法
A5 第5のアクティブ化ユニットまたは第5のアクティブ化方法
SZ 自己破壊
V1 第1の防止ユニットまたは第1の防止方法
V2 第2の防止ユニットまたは第2の防止方法
V3 第3の防止ユニットまたは第3の防止方法
V4 第4の防止ユニットまたは第4の防止方法
V5 第5の防止ユニットまたは第5の防止方法
V6 第6の防止ユニットまたは第6の防止方法
V7 第7の防止ユニットまたは第7の防止方法
100 超小型電子回路構成
110 アクティブ化ユニットAi(i=1、2、3、4および5)と、防止ユニットVj(j=1、2、3、4、5、6および7)の接続
200 電子構成部品
210 構成部品200のメモリ要素
A1 第1のアクティブ化ユニットまたは第1のアクティブ化方法
A2 第2のアクティブ化ユニットまたは第2のアクティブ化方法
A3 第3のアクティブ化ユニットまたは第3のアクティブ化方法
A4 第4のアクティブ化ユニットまたは第4のアクティブ化方法
A5 第5のアクティブ化ユニットまたは第5のアクティブ化方法
SZ 自己破壊
V1 第1の防止ユニットまたは第1の防止方法
V2 第2の防止ユニットまたは第2の防止方法
V3 第3の防止ユニットまたは第3の防止方法
V4 第4の防止ユニットまたは第4の防止方法
V5 第5の防止ユニットまたは第5の防止方法
V6 第6の防止ユニットまたは第6の防止方法
V7 第7の防止ユニットまたは第7の防止方法
Claims (10)
- 少なくとも1つの電子構成部品を不正操作および/または無許可アクセスから保護するための超小型電子回路構成であって、少なくとも1つのアクティブ化条件が満たされていることをチェックし、かつ、少なくとも1つの防止ユニット(Vj、j=1、2、3、4、5、6および7)であって前記回路構成にやはり関連し前記アクティブ化ユニットに接続される防止ユニットをアクティブにするための少なくとも1つのアクティブ化ユニット(Ai、i=1、2、3、4および5)を有し、不正操作および/または無許可アクセスがあった場合に、前記防止ユニットを用いて前記構成部品が少なくとも部分的に非アクティブにされ、かつ/または、少なくとも部分的に破壊される回路構成。
- 前記防止ユニットは、
アナログ回路技術内、または
例えば、少なくとも1つのヒューズおよび/または少なくとも1つのアンチヒューズの形をとる、少なくとも直接にディジタルな回路技術内
で構成されることを特徴とする、請求項1に記載の回路構成。 - 前記アクティブ化ユニットが、
(i=1) 少なくとも1つの不正コマンドを1回または複数回認識し、
(i=2) 複数の異なる操作を認識し、
(i=3) 少なくとも1つの特定のアクティブ化コマンドを発行し、
(i=4) 少なくとも1つのグループ符号化を用いて複数の構成部品にアドレスし、または個別に符号化された構成部品にアドレスするデータとともに、少なくとも1つのアクティブ化コマンドを発行し、
かつ/または、
(i=5) この目的のための前記構成部品に属するセンサ回路を用いて前記構成部品への少なくとも1つの物理的攻撃を1回または複数回認識するように
構成されることを特徴とする、請求項1または2に記載の回路構成。 - 前記防止ユニットが、
(j=1) 内部発振器が発振し始めるのを防止し、
(j=2) 外部クロック信号用の発振器が発振し始めるのを防止し、
(j=3) 高電圧リミタを、特に永久プログラミングを用いてオフにし、
(j=4) 高電圧部の形成を防止し、
(j=5) アドレスの割振りおよび/またはデータの割振りを再プログラミングし、
(j=6) 前記構成部品の前記メモリ要素にデータの不正値をロードし、
かつ/または、
(j=7) 動作状態または静止状態において、電流の増大したドレインをオンにするように
構成されることを特徴とする、請求項1乃至3のいずれかに記載の回路構成。 - 少なくとも1つの電子構成部品を不正操作および/または無許可アクセスから保護する方法であって、
(i)少なくとも1つのアクティブ化ユニット(Ai、i=1、2、3、4および5)を用いて少なくとも1つのアクティブ化条件が満足されていることをチェックするステップと、
(ii)前記構成部品の不正操作および/または前記構成部品への無許可アクセスがあった場合、前記アクティブ化ユニットに接続された少なくとも1つの防止ユニット(Vj、j=1、2、3、4、5、6および7)をアクティブにするステップと、
(iii)前記防止ユニットを用いて、前記構成部品の動作を少なくとも部分的に非アクティブにし、かつ/または前記構成部品を少なくとも部分的に破壊するステップと
を特徴とする方法。 - 前記アクティブ化条件が満足されているかどうかのチェックを、
外部から加えられた、少なくとも1つのデータ流れを分析することによって、または
前記構成部品の内部センサ回路からの信号によって
行うことを特徴とする、請求項5に記載の方法。 - 前記アクティブ化条件が満足されている場合、
その事実の認識、およびそれがもたらすべき所望の効果がコード化された態様で、前記構成部品を起動する際に使用される少なくとも1つのメモリ要素に記憶され、
適切な動作を開始する起動が繰り返されること
を特徴とする、請求項5または6に記載の方法。 - 前記アクティブ化が、
(i=1) 少なくとも1つの不正コマンドが1回または複数回認識された結果として、
(i=2) 複数の異なる不正操作が認識された結果として、
(i=3) 少なくとも1つの特定のアクティブ化コマンドが発行された結果として、
(i=4) 少なくとも1つのグループ符号化を用いて複数の構成部品にアドレスする、または個別に符号化された構成部品にアドレスするデータとともに、少なくとも1つのアクティブ化コマンドが発行された結果として、
(i=5) この目的のための前記構成部品に属するセンサ回路を用いて前記構成部品への少なくとも1つの物理的攻撃が1回または複数回認識された結果として
起こることを特徴とする、請求項5乃至7のいずれかに記載の方法。 - 前記構成部品の動作の前記少なくとも部分的な非アクティブ化、および/または前記構成部品の前記少なくとも部分的な破壊が、
(j=1) 内部発振器が発振し始めるのを防止し、
(j=2) 外部クロック信号用の発振器が発振し始めるのを防止し、
(j=3) 高電圧リミタを、特に永久プログラミングを用いてオフし、
(j=4) 高電圧部の形成を防止し、
(j=5) アドレスの割振りおよび/またはデータの割振りを再プログラミングし、
(j=6) 前記構成部品の少なくとも1つのメモリ要素にデータの不正値をロードし、
かつ/または、
(j=7) 動作状態または静止状態において、電流の増大したドレインをオンすることによって
実行されることを特徴とする、請求項5乃至8のいずれかに記載の方法。 - 現場で無許可使用があった場合に、または少なくとも部分的な逆作成によって集積回路を分析しようとする不正な試みがあった場合に、少なくとも1つの集積回路を自己破壊するための、請求項1乃至4のいずれかに記載の少なくとも1つの回路構成の使用、および/または請求項5乃至9のいずれかに記載の方法の使用。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03100033 | 2003-01-10 | ||
PCT/IB2003/006166 WO2004063910A1 (en) | 2003-01-10 | 2003-12-15 | Circuit arrangement and method for protecting electronic components against illicit manipulation |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006513481A true JP2006513481A (ja) | 2006-04-20 |
Family
ID=32695631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004566191A Withdrawn JP2006513481A (ja) | 2003-01-10 | 2003-12-15 | 不正操作から電子構成部品を保護する回路構成および方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7836516B2 (ja) |
EP (1) | EP1586016A1 (ja) |
JP (1) | JP2006513481A (ja) |
CN (1) | CN100351730C (ja) |
AU (1) | AU2003285675A1 (ja) |
WO (1) | WO2004063910A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060152173A1 (en) * | 2004-12-27 | 2006-07-13 | M-Systems Flash Disk Pioneers Ltd. | Method and apparatus for intentionally damaging a solid-state disk |
KR20080059321A (ko) * | 2005-10-24 | 2008-06-26 | 엔엑스피 비 브이 | 반도체 장치 및 이를 포함하는 스마트 카드, 공격 방어방법 |
US8352752B2 (en) * | 2006-09-01 | 2013-01-08 | Inside Secure | Detecting radiation-based attacks |
US8321926B1 (en) * | 2008-12-02 | 2012-11-27 | Lockheed Martin Corporation | System and method of protecting a system that includes unprotected computer devices |
US9812407B2 (en) | 2015-09-29 | 2017-11-07 | Honeywell International Inc. | Self-destructing electronic device |
CN106991341B (zh) * | 2016-09-08 | 2020-04-24 | 宜鼎国际股份有限公司 | 具备实体销毁功能的闪存装置 |
US10339324B2 (en) * | 2016-12-22 | 2019-07-02 | Apple Inc. | Tamper-proof storage using signatures based on threshold voltage distributions |
FR3084520B1 (fr) | 2018-07-25 | 2020-08-14 | Stmicroelectronics Rousset | Procede de protection d'un circuit integre, et dispositif correspondant |
FR3084521B1 (fr) * | 2018-07-25 | 2020-08-14 | Stmicroelectronics Rousset | Procede de protection d'un module de circuit integre et dispositif correspondant |
FR3084492A1 (fr) | 2018-07-30 | 2020-01-31 | Stmicroelectronics (Rousset) Sas | Procede de detection d'une attaque par un faisceau de particules electriquement chargees sur un circuit integre, et circuit integre correspondant |
EP3604049B1 (en) | 2018-08-03 | 2022-10-05 | Aptiv Technologies Limited | Secure vehicle control unit |
FR3099259B1 (fr) | 2019-07-24 | 2021-08-13 | St Microelectronics Rousset | Procédé de protection de données stockées dans une mémoire, et circuit intégré correspondant |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4023163A (en) * | 1975-09-19 | 1977-05-10 | Johnson Controls, Inc. | High security alarm transmission system |
FR2470478A1 (fr) * | 1979-11-21 | 1981-05-29 | Omera Segid | Memoire electronique de securite utilisable en signalisation ferroviaire |
FR2668274B1 (fr) * | 1990-10-19 | 1992-12-31 | Gemplus Card Int | Circuit integre a securite d'acces amelioree. |
US5117222A (en) * | 1990-12-27 | 1992-05-26 | Guardian Technologies, Inc. | Tamper indicating transmitter |
US6782479B1 (en) | 1991-04-26 | 2004-08-24 | Raytheon Company | Apparatus and method for inhibiting analysis of a secure circuit |
US5388156A (en) | 1992-02-26 | 1995-02-07 | International Business Machines Corp. | Personal computer system with security features and method |
EP0588222B1 (de) | 1992-09-16 | 1997-02-26 | BASF Aktiengesellschaft | Verfahren zur Herstellung von Glykolid und Lactid |
US5533123A (en) * | 1994-06-28 | 1996-07-02 | National Semiconductor Corporation | Programmable distributed personal security |
FR2728369B1 (fr) * | 1994-12-19 | 1997-01-31 | Sgs Thomson Microelectronics | Procede et dispositif pour accroitre la securite d'un circuit integre |
EP0839344A1 (en) * | 1995-07-20 | 1998-05-06 | Dallas Semiconductor Corporation | Microcircuit with memory that is protected by both hardware and software |
US6292898B1 (en) * | 1998-02-04 | 2001-09-18 | Spyrus, Inc. | Active erasure of electronically stored data upon tamper detection |
US6240493B1 (en) | 1998-04-17 | 2001-05-29 | Motorola, Inc. | Method and apparatus for performing access censorship in a data processing system |
US6330668B1 (en) * | 1998-08-14 | 2001-12-11 | Dallas Semiconductor Corporation | Integrated circuit having hardware circuitry to prevent electrical or thermal stressing of the silicon circuitry |
US6289456B1 (en) * | 1998-08-19 | 2001-09-11 | Compaq Information Technologies, Inc. | Hood intrusion and loss of AC power detection with automatic time stamp |
US6553496B1 (en) * | 1999-02-01 | 2003-04-22 | Koninklijke Philips Electronics N.V. | Integration of security modules on an integrated circuit |
US6396400B1 (en) * | 1999-07-26 | 2002-05-28 | Epstein, Iii Edwin A. | Security system and enclosure to protect data contained therein |
DE10131578A1 (de) * | 2001-07-02 | 2003-01-16 | Bosch Gmbh Robert | Verfahren zum Schutz eines Mikrorechner-Systems gegen Manipulation von in einer Speicheranordnung abgelegten Daten |
US6968420B1 (en) * | 2002-02-13 | 2005-11-22 | Lsi Logic Corporation | Use of EEPROM for storage of security objects in secure systems |
US7089419B2 (en) * | 2002-04-18 | 2006-08-08 | International Business Machines Corporation | Control function with multiple security states for facilitating secure operation of an integrated system |
-
2003
- 2003-12-15 AU AU2003285675A patent/AU2003285675A1/en not_active Abandoned
- 2003-12-15 EP EP03778666A patent/EP1586016A1/en not_active Withdrawn
- 2003-12-15 US US10/541,881 patent/US7836516B2/en active Active
- 2003-12-15 JP JP2004566191A patent/JP2006513481A/ja not_active Withdrawn
- 2003-12-15 CN CNB2003801085825A patent/CN100351730C/zh not_active Expired - Fee Related
- 2003-12-15 WO PCT/IB2003/006166 patent/WO2004063910A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
AU2003285675A1 (en) | 2004-08-10 |
EP1586016A1 (en) | 2005-10-19 |
WO2004063910A1 (en) | 2004-07-29 |
US7836516B2 (en) | 2010-11-16 |
CN1735852A (zh) | 2006-02-15 |
US20060090211A1 (en) | 2006-04-27 |
CN100351730C (zh) | 2007-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006513481A (ja) | 不正操作から電子構成部品を保護する回路構成および方法 | |
US7268577B2 (en) | Changing chip function based on fuse states | |
US7550789B2 (en) | Using electrically programmable fuses to hide architecture, prevent reverse engineering, and make a device inoperable | |
US6731536B1 (en) | Password and dynamic protection of flash memory data | |
US8359481B2 (en) | Secured coprocessor comprising an event detection circuit | |
EP1669863A2 (en) | Secure booting apparatus and method | |
CN103503318B (zh) | 用于检测和减轻可编程逻辑器件篡改的系统和方法 | |
US20090049548A1 (en) | Semiconductor Device and Method For Preventing Attacks on the Semiconductor Device | |
JPH0833914B2 (ja) | スマートカードのロック方法 | |
JP5976308B2 (ja) | 攻撃の場合のマイクロ回路カードの指令手段の電源の安全確保 | |
US20060136858A1 (en) | Utilizing fuses to store control parameters for external system components | |
US20020184523A1 (en) | Programmable unit | |
US6883075B2 (en) | Microcontroller having embedded non-volatile memory with read protection | |
US20200194083A1 (en) | Data processing system and data processing method | |
US8896346B1 (en) | Self-modifying FPGA for anti-tamper applications | |
JP2748339B2 (ja) | 集積回路の安全性を向上させるための方法および装置 | |
KR100400532B1 (ko) | 다수의전자회로성분을갖는회로장치 | |
DE102019201096A1 (de) | Integrierter Schaltkreis und eingebettetes System mit einem solchen integrierten Schaltkreis | |
US8913454B2 (en) | Programmable memory with restricted reprogrammability | |
EP3929783A1 (en) | Devices and methods to secure a system on a chip | |
JP2002135970A (ja) | 保護装置を備えた集積回路 | |
EP2649617A1 (en) | Protection of memory field using illegal values | |
JP2002229856A (ja) | 高セキュリティicチップ | |
JP2000250815A (ja) | 電子メモリおよびこのようなメモリを備えた電子デバイス | |
JP2023541881A (ja) | 電子装置のブート方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061213 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080529 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090929 |