JP2748339B2 - 集積回路の安全性を向上させるための方法および装置 - Google Patents

集積回路の安全性を向上させるための方法および装置

Info

Publication number
JP2748339B2
JP2748339B2 JP7348757A JP34875795A JP2748339B2 JP 2748339 B2 JP2748339 B2 JP 2748339B2 JP 7348757 A JP7348757 A JP 7348757A JP 34875795 A JP34875795 A JP 34875795A JP 2748339 B2 JP2748339 B2 JP 2748339B2
Authority
JP
Japan
Prior art keywords
microprocessor
sensor
sensors
safety
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7348757A
Other languages
English (en)
Other versions
JPH08249239A (ja
Inventor
ヴィダル シルヴィー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ESU JEE ESU TOMUSON MIKUROEREKUTORONIKUSU SA
Original Assignee
ESU JEE ESU TOMUSON MIKUROEREKUTORONIKUSU SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ESU JEE ESU TOMUSON MIKUROEREKUTORONIKUSU SA filed Critical ESU JEE ESU TOMUSON MIKUROEREKUTORONIKUSU SA
Publication of JPH08249239A publication Critical patent/JPH08249239A/ja
Application granted granted Critical
Publication of JP2748339B2 publication Critical patent/JP2748339B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Theoretical Computer Science (AREA)
  • Storage Device Security (AREA)
  • Microcomputers (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路の安全性
を向上させるための方法および装置に関するものであ
る。本発明の方法は特に、あらゆる不正使用の試みに対
する安全性を備えなければならない集積回路カードに適
用される。これらは例えば、銀行関連の用途に使用され
るカードまたは保護された場所へのアクセスをチェック
するためのカードである。
【０００２】このような用途のために、集積回路は少な
くとも１つのマイクロプロセッサと秘密の情報要素を含
む揮発性メモリとを備えている。情報要素は損傷された
り不正な動作によって外部に伝送されるようなことがあ
ってはならない。
【０００３】
【従来の技術】そのため、集積回路の動作を禁止しなけ
ればならないような異常な動作状態を検出するように構
成された安全性センサが数多くある。そのように構成さ
れたセンサには、過剰に低い周波数を感知するセンサ
（周波数が低すぎると内部の動作をスパイし易くな
る）、過剰に高い電圧または過剰に低い電圧を感知する
ためのセンサ（電圧が高すぎたり低すぎると、読み出し
または書き込みされるメモリセルの内容が損なわれるこ
とがあるため）、過剰に高い温度または過剰に低い温度
を感知するためのセンサ、あるいはデパッシベーション
または光に対するセンサがある。
【０００４】安全性センサはそれぞれ２進信号を発し、
その信号の状態が正常な動作または異常な状態を表す。
これら２進信号が集積回路を保護するために使用され
る。それら２進信号が直接、物理的な保護システム、例
えばクロックのロックや、強制的な永久的初期化システ
ムまたはその他のシステムを作動させてもよい。
【０００５】それら２進信号はソフトウェア保護システ
ムにおいて使用されてもよい。その場合、センサには記
憶レジスタが接続される。マイクロプロセッサによって
個々のレジスタがサンプリングされ、このマイクロプロ
セッサが個々の警報を考慮するか否かを決定し、状況に
応じてどのような動作が行われるべきか（例えば再初期
化、ロック、秘密データの破壊など）を決定する。レジ
スタは一般に単安定型のものである。警報が検出される
とレジスタが切り換わり、それらを初期の状態に再設定
できるのは、マイクロプロセッサによって管理される安
全になされた再初期化プロセスのみである。
【０００６】センサはプログラム割込によって管理する
ことができる。つまり、センサのレジスタが切り換わる
ことによって、割込を管理するための対応するプログラ
ムによってマイクロプロセッサが割込される。実際、割
込信号はそれほど多くなく、その他の用途のために確保
されている。
【０００７】従って、センサのソフトウェアおよび順次
動作を行うのが好ましいとされている。なぜならば、そ
のような動作は、用途に応じて程度の異なる安全性を確
立することが可能となり、さらに間違った警報を管理す
ることが可能となる。この方法は、システマティックな
ロック動作を行わずにすむためにより柔軟性が高い。つ
まり、センサの状態は各種の命令プログラムの実行中に
逐次制御される。しかしながら、センサの状態の逐次使
用は不正な用いられ方をする可能性があることに注意さ
れたい。
【０００８】つまり、もし不正を行おうとする個人がマ
イクロプロセッサによって逐次実行される各種の命令を
見つけ出すことが可能であれば、この個人はシーケンス
内で１つまたは複数のセンサの状態が読み取られる正確
な瞬間を決定することができる。所定の動作（例えば電
圧をオンすること、オペレータの命令を待つこと、読み
取り動作やプログラミングあるいは識別コードの確認を
実行することなど）について、これらは逐次命令である
ので、この瞬間は常に同じである。
【０００９】従って、センサの状態が読み取られる前ま
たはちょうどその時に、確実に正常な状態が存在するよ
うにして、これらの状態を直後に変更すればよい。マイ
クロプロセッサがセンサを読み取る時、対応する状態は
正常である。従ってマイクロプロセッサは正常な動作を
続ける。しかし実際には、動作状態は直後に変更されて
「正常」ではなくなる。
【００１０】従って、センサの状態の逐次使用は、一般
の認めるところでは割込による動作よりも明らかに柔軟
性が高いものの、安全性センサのチェックを回避するこ
とを可能にすることがわかってる。１つまたは複数のセ
ンサの読み取り後、マイクロプロセッサが新たにチェッ
クを行わない限り、その後の変化は、マイクロプロセッ
サにはわからない。ここで、これらのセンサを読み取り
続けることは不可能である。なぜならプログラムの進行
があまりにも遅くなってしまうからである。一般に、初
期化時と、それぞれのサブプログラムについて少なくと
も１回の適当な時間、例えばストラテジック動作の直前
に読み取りが行われる。
【００１１】
【発明が解決しようとする課題】本発明の目的は、安全
性センサのチェックプロセスを安全にすることにある。
センサが読み取られる瞬間（単数または複数）を決定す
ることを防ぐことができれば、マイクロプロセッサによ
って検出されることなく集積回路に異常な状態を与える
ことは、はるかに困難となろう。
【００１２】
【課題を解決するための手段】従って、少なくとも１つ
のマイクロプロセッサと異常な動作状態を検出するため
の１つまたは複数の安全性センサを備えている集積回路
の安全性を向上させるための本発明による方法は、マイ
クロプロセッサによってアクセス可能なレジスタの各々
が、それぞれ対応する安全性センサの状態を記憶するよ
うに構成されている。そして、少なくとも１つの上記レ
ジスタについて、このレジスタを読み取る命令をマイク
ロプロセッサが受けた時に、ランダムな時間が経過した
ときこの読み取り動作を実行する。
【００１３】マイクロプロセッサは、上記レジスタを読
み取らなければならない時はいつでも、カウントループ
を初期化するためのランダムな値を固定する。
【００１４】本発明はさらにそのような方法を実行する
ための、マイクロプロセッサに連結された擬似ランダム
ジェネレータを備えた装置に関するものである。以下、
添付した図を参照しながらその他の特徴および利点をさ
らに詳しく説明する。以下の記載はなんら本発明を限定
するものではない。
【００１５】
【発明の実施の形態】本発明によれば、図１に示すよう
に、集積回路は、マイクロプロセッサ、プログラムメモ
リＲＯＭ、例えばＥ2 ＰＲＯＭ型の不揮発性メモリおよ
び異常な動作状態を検出するための安全性センサを備え
ている。図に示した例では、それらは３個の安全性セン
サを備えている。つまり過剰に高い温度を検出するため
のセンサＣ１、過剰に低い周波数を検出するためのセン
サＣ２、および過剰に高い電源電圧を検出するためのセ
ンサＣ３である。上記に示したように、その他のセンサ
を、デパッシベーションまたは過剰に低い温度または電
圧などを検出するように構成させることが可能である。
これらのセンサは一般に用いられるもので、当業者には
広く周知である。従ってそれらの製造に関する詳細な説
明は行わない。
【００１６】これらのセンサは、正常な動作または場合
によっては警報を示す論理情報要素を発する。この情報
要素は、マイクロプロセッサによって読み取られるレジ
スタ（図１ではセンサに統合されている）に記憶され
る。本発明によれば、集積回路はさらに、マイクロプロ
セッサからのコマンドを受けてランダム値ｎを与える擬
似ランダムジェネレータＧＡを備えている。
【００１７】本発明によれば、初期化信号または外部か
らのコマンドに応答してサブプログラムを実行するマイ
クロプロセッサが、センサをテストせよという内部命令
を受け取ると、マイクロプロセッサはまず初めに、カウ
ントループを初期化するために擬似ランダムジェネレー
タに値ｎを要求する。数ｎがカウントされた後（マイク
ロプロセッサの命令サイクルの速度で）、マイクロプロ
セッサがセンサのレジスタを読み取って、異常事態管理
用のプログラムに従ってそれを処理する。
【００１８】集積回路が複数のセンサを有する場合に
は、マイクロプロセッサがこの方法を全てのセンサに適
用するか、そのうちのいくつかのみに適用する。マイク
ロプロセッサはこの方法を逐次テストされるセンサのう
ちの少なくとも最初のセンサに適用する。図２に示した
センサをテストするためのシーケンスの例では、この方
法は図１のセンサＣ１およびＣ３に適用され、センサＣ
２には適用されない。このようにして、逐次プログラム
にランダムな時間が導入される。このことによってセン
サが読み取られる時間を決定することが困難となる。し
かしながらプログラムの継続時間は長くなる。
【００１９】従って、求められる安全性の程度によって
プログラムの実行にとって許容可能な遅延を割り当てる
ことが必要である。例えばテストすべきセンサの種類に
よってランダムな数字の幅を決定することが可能であ
る。最大限の安全性が望まれる場合には、本発明の方法
を集積回路の全てのセンサに適用する。
【図面の簡単な説明】
【図１】 本発明の装置に関連して使用される集積回路
を示す概略図。
【図２】 本発明の方法に対応するフローチャート。
【符号の説明】
Ｃ１、Ｃ２、Ｃ３ センサ ＧＡ 擬似ランダムジェネレータ

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 少なくとも１つのマイクロプロセッサと
    異常な動作状態を検出するための１つまたは複数の安全
    性センサとを備え、マイクロプロセッサによってアクセ
    ス可能なレジスタがそれぞれ対応するセンサの状態を記
    憶するように構成されているような集積回路の安全性を
    向上させるための方法であって、上記レジスタのうちの
    少なくとも１つについて、このレジスタを読み取る命令
    をマイクロプロセッサが受けた時に、ランダムな時間だ
    け遅延してこのマイクロプロセッサが読み取りを行うこ
    とを特徴とする方法。
  2. 【請求項２】 マイクロプロセッサが上記レジスタを読
    み取らなければならない時はいつも、カウントループを
    初期化するためのランダムな値を引き出すようになされ
    ることを特徴とする請求項１に記載の方法。
  3. 【請求項３】 それぞれのレジスタに適用されることを
    特徴とする請求項１および２のいずれか一項に記載の方
    法。
  4. 【請求項４】 マイクロプロセッサに連結された擬似ラ
    ンダムジェネレータを備えることを特徴とする請求項１
    〜３のいずれか一項に記載の方法を実行するための装
    置。
JP7348757A 1994-12-19 1995-12-19 集積回路の安全性を向上させるための方法および装置 Expired - Fee Related JP2748339B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9415269 1994-12-19
FR9415269A FR2728369B1 (fr) 1994-12-19 1994-12-19 Procede et dispositif pour accroitre la securite d'un circuit integre

Publications (2)

Publication Number Publication Date
JPH08249239A JPH08249239A (ja) 1996-09-27
JP2748339B2 true JP2748339B2 (ja) 1998-05-06

Family

ID=9469945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7348757A Expired - Fee Related JP2748339B2 (ja) 1994-12-19 1995-12-19 集積回路の安全性を向上させるための方法および装置

Country Status (5)

Country Link
US (1) US5948102A (ja)
EP (1) EP0718794B1 (ja)
JP (1) JP2748339B2 (ja)
DE (1) DE69501035T2 (ja)
FR (1) FR2728369B1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19634133C2 (de) * 1996-08-23 1999-03-11 Siemens Ag Mikroprozessor, insbesondere zur Verwendung in einer Chipkarte, sowie Chipkarte mit einem ebensolchen Mikroprozessor
TW380344B (en) * 1998-02-04 2000-01-21 Admtek Co Multiple output single crystal device for not generating simultaneous switch output
ATE237167T1 (de) * 1999-05-21 2003-04-15 Infineon Technologies Ag Verfahren zur verhinderung widerrechtlicher benutzung von chipkarten
DE19938890C2 (de) 1999-08-17 2001-08-09 Infineon Technologies Ag Integrierter Schaltkreis und Schaltungsanordnung zur Stromversorgung eines integrierten Schaltkreises
JP2001094550A (ja) 1999-09-17 2001-04-06 Toshiba Corp 信号処理装置
FR2810438B1 (fr) * 2000-06-19 2002-09-06 St Microelectronics Sa Circuit de detection d'usure
JP3977592B2 (ja) 2000-12-28 2007-09-19 株式会社東芝 データ処理装置
US7289764B2 (en) * 2001-09-30 2007-10-30 Harrow Products, Llc Cardholder interface for an access control system
KR100471147B1 (ko) * 2002-02-05 2005-03-08 삼성전자주식회사 보안 기능을 갖는 반도체 집적 회로
CN100351730C (zh) * 2003-01-10 2007-11-28 皇家飞利浦电子股份有限公司 用于保护电子元件免受非法操作的电路装置和方法
GB2399426A (en) * 2003-03-12 2004-09-15 Sharp Kk Fault detection in data processing apparatus
US8286005B2 (en) * 2007-03-27 2012-10-09 Mitsubishi Electric Corporation Confidential information memory apparatus, erasing method of confidential information, and erasing program of confidential information
KR101436982B1 (ko) * 2007-10-12 2014-09-03 삼성전자주식회사 반도체 집적 회로 및 그것의 검사 방법
JP5332840B2 (ja) * 2009-04-08 2013-11-06 ソニー株式会社 無線通信装置、無線通信システム、無線通信方法及びプログラム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3334333A (en) * 1964-04-16 1967-08-01 Ncr Co Memory sharing between computer and peripheral units
GB1397412A (en) * 1971-05-28 1975-06-11 Gen Electric Co Ltd Communication systems and apparatus for use in such systems
US4221931A (en) * 1977-10-17 1980-09-09 Harris Corporation Time division multiplied speech scrambler
FR2513408A1 (en) * 1981-09-18 1983-03-25 Thomson Csf Self-destructing memory system for card reader - uses volatile memory in logic authentication circuit providing power cut=out control signal
DE3347483A1 (de) * 1983-12-29 1985-07-11 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Vorrichtung zur sicherung geheimer informationen
FR2580834B1 (fr) * 1985-04-17 1989-09-22 Grandmougin Michel Carte a memoire, a resistance de protection
US4734680A (en) * 1986-02-06 1988-03-29 Emhart Industries, Inc. Detection system with randomized transmissions
US4672365A (en) * 1986-06-06 1987-06-09 Emhart Industries, Inc. Security system with digital data filtering
JPH0821011B2 (ja) * 1987-06-03 1996-03-04 株式会社日立製作所 バス拡張制御方式
JPH01114995A (ja) * 1987-10-29 1989-05-08 Toppan Printing Co Ltd Ｉｃカード
FR2649817B1 (fr) * 1989-07-13 1993-12-24 Gemplus Card International Carte a microcircuit protegee contre l'intrusion
US5081457A (en) * 1989-11-30 1992-01-14 Honeywell Inc. Apparatus for reducing synchronous fruit in tcas surveillance systems
GB9009739D0 (en) * 1990-05-01 1990-06-20 Disys Inc Transponder system
FR2667715A1 (fr) * 1990-10-09 1992-04-10 Gemplus Card Int Procede et dispositif pour accroitre la protection d'une carte a memoire.
FR2668274B1 (fr) * 1990-10-19 1992-12-31 Gemplus Card Int Circuit integre a securite d'acces amelioree.
US5214423A (en) * 1991-04-22 1993-05-25 Motorola, Inc. Random number generation using volatile RAM
US5258656A (en) * 1991-07-25 1993-11-02 Pawlick William F Electronic on/off timer apparatus and method incorporating predetermined time delay intervals
JP3263135B2 (ja) * 1992-06-30 2002-03-04 キヤノン株式会社 情報処理装置
JPH06139191A (ja) * 1992-10-27 1994-05-20 Nec Corp バスサイクルタイミング制御回路
AU2364095A (en) * 1994-05-12 1995-12-05 Ast Research, Inc. Cpu activity monitoring through cache watching
US5548797A (en) * 1994-10-03 1996-08-20 International Business Machines Corporation Digital clock pulse positioning circuit for delaying a signal input by a fist time duration and a second time duration to provide a positioned clock signal

Also Published As

Publication number Publication date
DE69501035T2 (de) 1998-03-05
FR2728369A1 (fr) 1996-06-21
US5948102A (en) 1999-09-07
FR2728369B1 (fr) 1997-01-31
EP0718794A1 (fr) 1996-06-26
DE69501035D1 (de) 1997-12-18
JPH08249239A (ja) 1996-09-27
EP0718794B1 (fr) 1997-11-12

Similar Documents

Publication Publication Date Title
JP2748339B2 (ja) 集積回路の安全性を向上させるための方法および装置
JP3703075B2 (ja) スマート・カード内の情報を記録し、記憶する方法及びシステム
US5768496A (en) Method and apparatus for obtaining a durable fault log for a microprocessor
JPH04264643A (ja) 改良されたアクセス安全装置を備える集積回路
KR20000070127A (ko) 소프트웨어 프로그램의 규정된 실행을 모니터링하기 위한 방법
RU2254608C2 (ru) Способ защиты хода выполнения программы
US8359481B2 (en) Secured coprocessor comprising an event detection circuit
US6920566B2 (en) Secure system firmware by disabling read access to firmware ROM
US20050182961A1 (en) Electronic data processing device
US8495734B2 (en) Method and device for detecting an erroneous jump during program execution
RU2249247C2 (ru) Защита ядра вычислительного устройства от несанкционированных изменений извне
US7747935B2 (en) Method and device for securing the reading of a memory
US8161293B2 (en) Protection of the execution of a program executed by an integrated circuit
US7593258B2 (en) Protection of the flow of a program executed by an integrated circuit or of data contained in this circuit
JP7247638B2 (ja) 電子情報記憶媒体、ｉｃカード、改竄チェック方法、及びプログラム
EP1271317A1 (en) System-on-chip with time redundancy operation
JP2020013249A (ja) Ｉｃチップ及びｉｃカード
WO2014142659A1 (en) Data storage device and computer system comprising such data storage device
US11841938B2 (en) Method for activating sensors in a multi-unit device
US20230109011A1 (en) Placing a device in secure mode
CN118251673A (zh) 调试端口控制电路
KR20200060157A (ko) Smram 변조 탐지 방법 및 장치
JP2001084160A (ja) マイクロコンピュータ及びその検査方法
JPH06236300A (ja) マイクロコンピュータ
JP2019067031A (ja) 不正ソフトウエア検知システム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees