KR20080059321A - 반도체 장치 및 이를 포함하는 스마트 카드, 공격 방어방법 - Google Patents

반도체 장치 및 이를 포함하는 스마트 카드, 공격 방어방법 Download PDF

Info

Publication number
KR20080059321A
KR20080059321A KR1020087012207A KR20087012207A KR20080059321A KR 20080059321 A KR20080059321 A KR 20080059321A KR 1020087012207 A KR1020087012207 A KR 1020087012207A KR 20087012207 A KR20087012207 A KR 20087012207A KR 20080059321 A KR20080059321 A KR 20080059321A
Authority
KR
South Korea
Prior art keywords
semiconductor device
initialization
attack
information item
stored information
Prior art date
Application number
KR1020087012207A
Other languages
English (en)
Inventor
요아힘 가르베
소엔케 오스테르툰
Original Assignee
엔엑스피 비 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엑스피 비 브이 filed Critical 엔엑스피 비 브이
Publication of KR20080059321A publication Critical patent/KR20080059321A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/554—Detecting local intrusion or implementing counter-measures involving event detection and direct action
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2101—Auditing as a secondary aspect
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2137—Time limited access, e.g. to a computer or data

Abstract

본 발명은 반도체 장치에 대한 비허가 액세스를 검출하는 수단을 포함하는 방법 및 반도체 장치에 관한 것으로, 상기 반도체 장치는 비허가 액세스의 검출에 후속하여 반도체 장치의 초기화를 수행하고 비허가 액세스와 관련된 정보 항목은 초기화 이전에 반도체 장치에 의해 저장될 수 있으며, 비허가 액세스에 관련된 저장된 정보 항목은 반도체 장치의 초기화에 후속하여 그대로 유지된다. 저장된 정보 항목은 반도체 장치가 전원으로부터 접속해제된 이후 사전결정된 기간 동안 그대로 유지된다.

Description

반도체 장치 및 이를 포함하는 스마트 카드, 공격 방어 방법{SEMICONDUCTOR DEVICE AND METHOD FOR PREVENTING ATTACKS ON THE SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 대한 공격에 뒤이어 초기화를 수행하는 반도체 장치 및 그에 대응하는 방법에 관한 것이다.
그와 같은 반도체 장치는 특히 스마트 카드용 칩으로서 사용된다. 전형적으로, 스마트 카드 칩 상에는 허가된 사람에 의해서만 호출될 수 있는 정보 항목이 저장된다. 이들 정보 항목은 예를 들어 사용자를 식별하거나 또는 상기 사용자에 권한을 부여하는 보안 정보 항목이다. 이러한 정보 항목은 외부로부터 액세스될 수 없어야 하는데, 그 이유는 만약 액세스되는 경우 이들 정보 항목이 오용될 수 있기 때문이다. 특히 외부에서 운반되는 정보 항목을 암호화하는 키 데이터를 보호하는 것은 절대적으로 필요하다.
이러한 제품의 보안성 또는 무결성에 대한 공격은 특히 칩의 사양, 즉, 다시 말해 온도, 빛, 공급 전압, 클록 속도 등을 벗어나는 동작 조건에 칩을 노출시키거나, 또는 전압 스파이크를 칩에 인가함으로써 이루어진다. 그 결과, 그러한 공격 은 스마트 칩이 제어되지 않는 동작 상태에 놓이게 하고 제어되지 않는, 의도하지 않은 동작을 수행하도록 함으로써, 저장된 보호 데이터와 관련된 정보가 유도될 수 있는 스마트 카드 칩의 기능을 붕괴(disrupt)시킨다.
예를 들어, 공격 의도는 공급 전압을 Vpp-0.5V(프로그래밍 전압)로 설정함으로써 PIC 16C84 마이크로컨트롤러의 보안 비트를 소거할 수 있다. 이러한 이유는 스마트 카드 칩 상에 또한 위치하는 몇몇 난수 발생기가 공급 전압이 약간 감소되는 경우 점진적으로 값 1을 생성하기 때문이다.
이러한 공격을 방어하기 위해, 동작 조건에서 붕괴를 검출하는 센서를 스마트 카드에 장착하는 것이 공지되어 있다. 예를 들어 이러한 센서는 전압 센서, 온도 센서, 주파수 센서 및 광 및 전압 스파이크에 대한 검출기이다.
공격으로부터 방어하는 하나의 방법은 칩이 동작 조건에서 붕괴를 검출하는 경우 칩은 그 자신을 파괴하여 저장된 데이터에 대한 임의의 가능한 출력을 차단하는 것이다. 이와 달리, 대응하는 정보 항목은 메모리에 영구적으로 기록될 수 있다. 이 두 방법 모두가 가지고 있는 단점은 동작 조건에서 붕괴가 검출된 이후에, 다시 말해, 예를 들어, 붕괴가 사실상 단지 랜덤한 경우에도, 즉 고의적이지 않은 경우에도, 또는 공격자가 공격을 실패한 이후 공격을 포기한 경우에도 칩이 영구적으로 사용될 수 없게 된다는 것이다.
이러한 단점을 피하는 또 다른 보호 방법은 칩이 붕괴의 검출 이후 자동으로 초기화하여 정의된 동작 상태로 복귀하는 것이다. 이 방법이 가지고 있는 단점은 칩이 초기화 과정을 완료한 이후 또 다시 공격에 노출된다는 것이다. 이러한 초기 화의 지속기간은 전형적으로 단지 100 마이크로 초 정도이기 때문에, 공격은 짧은 시간 내에 매우 자주, 즉 높은 빈도로 수행될 수 있다. 따라서, 공격자는 칩을 충분한 횟수로 공격한 경우 스마크 카드 칩은 결국 저장된 정보를 노출시킬 것으로 기대할 수 있다. 이것은 "무차별 대입 공격(brute force attack)"으로 공지되어 있다.
본 발명의 목적은 전술한 단점을 적어도 부분적으로 피하는 반도체 장치 및 방법을 제공하는 것이다.
이러한 목적은 청구항 제1항의 반도체 장치 및 청구항 제18항의 방법에 의해 달성된다.
본 명세서에서의 "공격"이라는 용어는 반도체 장치 내에 저장된 정보의 보안을 손상시킬 수 있는 반도체 장치에 대한 임의의 영향을 커버한다. 이러한 공격은 특히 전술한 방법, 예를 들어 반도체 장치를 그의 사양을 벗어나는 동작 조건에 노출시키는 것을 포함한다.
따라서, 본 발명은 공격에 뒤이어 반도체 장치의 초기화를 수행하는 반도체 장치를 제공하는데, 공격에 관련된 정보 항목은 제 1 초기화 이전에 반도체 장치에 의해 저장될 수 있고, 공격에 관련된 저장된 정보 항목은 반도체 장치의 초기화 이후에 그대로 유지된다.
초기화 이후에도 여전히 이용가능한 정보 항목은 공격이 초기화 이전에 반도체 장치에 대해 발생했음을 나타낸다. 이 정보 항목은 일단 초기화 동작이 이루어지면 반도체 장치에 대해 되풀이되는 공격을 방지하는 또 다른 방법을 개시하는데 사용될 수 있다.
그 결과, 반도체 장치의 보안에 대한 공격의 반복 속도를 상당히 감소시키고 따라서 반도체 장치를 파괴하는 일 없이 저장된 데이터의 보안성을 증가시키는 반도체 장치가 바람직하게 제공된다.
바람직하게, 저장된 정보 항목은 사전결정된 기간 동안만 그대로 유지된다. 이것이 의미하는 바는 반도체 장치가 상기 사전결정된 기간이 경과하면 정상의 동작 상태로 자동으로 복귀한다는 것이다.
이 기간은 더 사전정의될 수 있다.
바람직한 일 실시예에서, 반도체 장치의 초기와 이후, 저장된 정보 항목은 반도체 장치의 추가적인 초기화를 트리거하는데 사용된다. 그 결과, 초기화의 끝없는 루프가 수행될 수 있다. 초기화 동작 동안, 반도체 장치에 대한 공격은 불가능하다.
바람직하게, 저장된 정보 항목은 반도체 장치가 전원으로부터 접속해제된 이후 사전결정된 기간 동안 그대로 유지된다. 공격이 반도체 장치에 대해 발생했다는 사실과 관련된 정보 항목은 반도체 장치가 전원으로부터 접속해제된 이후에도 계속적으로 이용가능하다. 반도체 장치가 사전결정된 기간 내에 전원에 다시 연결되는 경우, 이 정보 항목은 또 다시 끝없는 초기화 루프를 야기할 수 있는 추가적인 초기화를 트리거하는데 사용될 수 있으며, 그에 따라 반도체 장치에 대한 또 다른 공격은 특별히 효과적인 방식으로 방어될 수 있다.
또 다른 실시예에서, 반도체 장치는 정보 항목을 저장하는 수단, 바람직하게는 용량성 소자를 포함한다.
또 다른 실시예에서, 용량성 소자를 충전하는 수단 및 이 용량성 수단의 전하 상태를 판독하는 수단이 제공된다.
사전결정된 기간은 바람직하게 용량성 소자의 방전 전류에 의해 정의된다.
바람직한 일 실시예에서, 방전 전류는 소모자(consumer), 바람직하게는 다이오드를 통해 소모된다.
예를 들어, 다이오드의 누설 전류를 통한 용량성 소자의 방전을 고려하면, 반도체 장치는 소정의 기간 이후에 또 다시 이용가능하며, 상기 기간은 용량성 소자의 방전 시간에 의존한다. 그 결과, 보안에 관련된 상이한 요건이 충족될 수 있다. 매우 높은 보안 요건을 요구하는 스마트 카드 칩의 경우, 예를 들어, 방전 시간은 매우 낮은 누설 전류를 갖는 다이오드를 사용하여 매우 높게 설정될 수 있다.
바람직하게, 소모자는 금속에 의해 보호된다. 따라서, 다이오드에 대해 조작된 광 방사로 인한 증가된, 바람직하지 않은 누설 전류는 피하게 된다.
반도체 장치는 반도체 장치의 초기화 이후 용량성 소자의 전하를 리프레시하는 수단을 포함한다.
또 다른 실시예에서, 반도체 장치의 초기화에 뒤이어 용량성 소자에 존재하는 저하는 반도체 장치에 대한 사전결정된 수의 공격 또는 사전결정된 유형의 공격 이후에 리프레시될 수 있다. 따라서, 고의성이 없는 개개의 영향이 반도체 장치의 연속적인 초기화를 트리거하는 상황을 효과적으로 방지할 수 있다. 공격의 수 또는 유형과 관련된 정보 항목은 부가적인 저장 수단에 저장될 수 있다.
바람직하게, 반도체 장치는 반도체 장치에 대한 공격을 검출하는 적어도 하나의 센서를 포함한다.
또 다른 실시예에서, 정보 항목을 저장하는 수단은 다수의 용량성 소자를 포함한다. 그 결과, 공격과 관련된 다수의 정보 항목이 저장될 수 있고, 정보 항목은 상이한 센서로부터 제공될 수 있다.
바람직한 일 실시예에서, 반도체 장치는 집적 회로이다.
본 발명은 또한 본 발명에 따른 적어도 하나의 반도체 장치를 포함하는 스마트 카드에 관한 것이다.
본 발명은 더 나아가 반도체 장치에 대한 공격을 방어하는 방법을 제공하는데, 이 방법은,
- 반도체 장치에 대한 공격을 검출하는 단계와,
- 반도체 장치에 대한 공격과 관련된 정보 항목을 저장하는 단계와,
- 반도체 장치의 초기화를 수행하되, 정보 항목은 그대로 유지되는 단계를 포함한다.
초기화를 수행한 후, 또 다른 초기화가 수행될 수 있다.
바람직하게, 반도체 장치의 초기화를 수행한 후, 저장된 정보 항목은 리프레시될 수 있다.
더 나아가, 저장된 정보 항목은 바람직하게 반도체 장치가 전원으로부터 접속해된 이후 사전결정된 기간 동안 그대로 유지된다.
저장 장치에 저장된 정보 항목은 사전정의된 기간 내에 저장 장치로부터 소거된다. 그런 다음, 반도체 장치는 또 다시 이용가능하다.
본 발명은 도면에 도시된 실시예를 참조하여 더 기술될 것이지만, 그러한 실시예에 본 발명이 국한되는 것은 아니다.
도 1은 본 발명에 따른 반도체 장치의 블록도,
도 2는 정보 항목을 기록하는 회로도,
도 3은 정보 항목을 판독하는 회로도,
도 4는 본 발명에 따른 방법의 흐름도.
이하에서는 반도체 장치가 스마트 카드 칩으로서 구성되는 실시예의 일예를 기술한다. 스마트 카드 칩은 공격과 관련된 정보 항목을 저장하는 수단을 포함한다. 정보 항목은 예를 들어 전술한 센서들 중 하나의 반응으로부터 제공될 수 있다. 이러한 센서의 반응은 스마트 카드 칩의 초기화를 야기한다. 본 발명에 따르면, 스마트 카드 칩에 대한 공격과 관련된 이 정보 항목은 초기화가 발생된 이후에도 계속적으로 이용가능하다. 초기화가 일단 발생하면, 이들 정보 항목은 판독되고 또 다른 초기화를 트리거하는데 사용된다. 이것은 끝없는 초기화 루프를 야기 하며, 그 결과 스마트 카드 칩에 대한 임의의 되풀이되는 공격이 차단된다.
스마트 카드 칩이 전원으로부터 접속해제되는 경우, 공격과 관련된 저장된 정보 항목은 손실되기 전에 사전결정된 기간 동안 그대로 유지된다. 이 기간은 바람직하게 1초 정도이다. 이것은 스마트 카드 칩이 고의적이지는 않지만 공격인 것으로 검출된 붕괴에 뒤이어 비교적 신속하게 기능을 재개할 수 있도록 보장해준다. 한편, 이 기간은 통상적인 초기화의 기간보다 약 10000배 정도 길고, 그 결과 공격의 빈도는 동일한 계수만큼 감소된다.
이 실시예에서, 회로는 공격과 관련된 정보 항목을 전하의 형태로 저장하는 용량성 소자를 포함한다. 전하를 저장하고 그 전하 상태를 판독하는 회로는, 공급 전압이 스위치 오프되는 경우, 전하는 소형 다이오드의 누선 전류를 통해서만 손실되도록 설계된다. 레이아웃 방안을 사용함으로써, 예를 들어 금속 층을 이용한 다이오드의 차폐를 이용함으로써, 누설 전류가 외부로부터 조작되는 것, 예를 들어 광 방사에 의해 조작되는 것을 방지할 수 있다.
더 나아가, 회로는 또한 초기화에 뒤이어 용량성 소자의 전하 상태를 자동으로 체크할 뿐만 아니라 공급 전압이 없는 사전결정된 저장 기간을 또 다시 달성하기 위해 임의의 기존 전하를 자동으로 리프레시하도록 설계될 수 있다.
본 발명의 일 실시예가 도 1 내지 도 3에 도시되어 있다.
도 1은 일 비트에 대한 메모리 로케이션으로서 기능하는 캐패시터(50)와, 메모리 로케이션에 기록하는 회로 블록(100) 및 메모리 로케이션으로부터 판독하는, 즉 캐패시터(50)의 전하 상태를 판독하는 회로 블록(200)을 구비한 본 발명에 따른 반도체 장치의 블록 회로도를 나타낸다.
도 2는 캐패시터(50)에 기록하는 회로 블록(100)의 회로도를 나타낸다. 반도체 장치의 공급 전압(Vdd)이 스위치 온된 경우, 저장 캐패시터(50)의 일 단자도 Vdd이다. 다른 단자는 전하가 저장될 수 있는 노드(67)이다. 이 노드(67)는 대부분의 Vdd 전위에 용량성으로 도달하게 되는데, 그 이유는 저장 캐패시턴스는 이 노드(67) 상의 다른 모든 캐패시턴스에 비해 크기 때문이다. 이것은 기록되지 상태이다.
메모리 비트가 기록된 경우, 다시 말해 저장 캐패시터(50)가 충전된 경우, 이 노드(67)는 대략 0V에 놓이게 된다. 이것은 노드(152)가 0 볼트인 경우 도 2의 다이오드(120)를 통해 이루어진다. 이 경우, 0 볼트는 완전히 달성되는 것은 아니다.
도 2의 다른 트랜지스터는 순전히 논리 기능만을 가지며 기록 동작이 이루어지는 조건을 정의한다. 이 실시예에서, 트랜지스터(111, 112, 109, 110)는 노드(151)를 통해 셋 및 리셋될 수 있는 래치를 형성한다. 기록 상태는 참조번호(151)에서 Vdd이다. 트랜지스터(108)는 반도체 장치의 개시이후 메모리 비트가 리셋되도록 보장하는데, 그 이유는 신호(61)(파워-온-리셋)가 잠시동안 Vdd로 있기 때문이다. 기록 동작은 트랜지스터(107)의 게이트 전위(150)가 0 볼트인 경우 트랜지스터(107)에 의해 개시될 수 있다.
노드(150)는 트랜지스터(104)를 경유하는 신호(62)(프로그래밍 입력)에서의 Vdd에 의해, 또는 트랜지스터(106)가 Vdd 및 신호(60)를 통해 동시에 도통되는 경 우(자동-리프레시) 트랜지스터(105)를 경유하는 신호(64)(Qin)에서의 Vdd에 의해 0으로 설정될 수 있다.
트랜지스터(101,102)는 신호(62)가 0 볼트이고 그와 동시에 신호(60)가 0볼트인 경우 노드(150)를 Vdd에 놓이게 하는데, 이는 "무-기록"을 의미한다. 신호(60)가 Vdd에 있는 경우, 신호(64)가 0 볼트에 있을 때 Vdd는 트랜지스터(103)를 통해 노드(150)에 인가된다.
도 3은 캐패시터의 전하 상태를 판독하는 회로 블록(200)의 회로도를 나타낸다. 판독 결과는 출력(65)에 제공된다. 출력(65)이 Vdd에 있는 경우, 비트는 기록되었다. 그런 다음 노드(250)는 0 볼트로 존재한다. 트랜지스터(201,205,204,208)는 판독 결과를 저장하는 래치를 형성한다. 래치는 트랜지스터(202,203)로부터의 전송 게이트가 도통인 경우, 즉 신호(61)가 Vdd에 존재하고 따라서 반전된 신호(252)는 0 볼트에 있는 경우, 다시 말해 초기화 프로세스 동안에만 셋 또는 리셋될 수 있다. 이 경우, 트랜지스터(207,206)는 래치의 우측 브랜치를 차단함으로써, 래치가 셋되는 경우, 교차 전류는 흐르지 않는다. 신호(66)(In)가 Vdd에 있는 경우, 노드(251)는 트랜지스터(209) 및 전송 게이트를 통해 대략 0.5 볼트까지 도달하는데, 그 이유는 임계 전압이 트랜지스터(210)에서 하강하기 때문이다. 신호(66)가 Vdd로부터 상당히 아래에 있는 경우, 트랜지스터(201)는 개방되고 노드(251)에서의 전위를 상승시키려 시도한다. 신호(66)가 보다 낮을수록, 전송 게이트가 스위치 오프되면 노드(251)에서 Vdd 전위는 보다 빨리 야기될 것이다. 트랜지스터(210)는 스위칭 임계값을 상승시키는 역할만을 할 뿐 절대적으로 필요한 것은 아니다.
도 1 내지 도 3에 도시된 회로 동작의 모드는 이하에서 설명될 것이다. 신호(62)는 메모리 비트의 프로그래밍을 허가한다. 그 결과, 반도체 장치의 비허가 상태를 검출하는 경우 경고 신호를 제공할 수 있다. 공급 전압(Vdd)이 존재하는 한, 메모리 비트- 충전된 캐패시터(50)-는 셋으로 유지된다. 캐패시터(50)의 리셋 또는 방전은 이 실시예에서 제공되지 않으며 초기화(Vdd)에의 신호(61))에 의해서만 발생될 수 있다.
그러나, 초기화 동안, 캐패시터(50)의 메모리 콘텐츠는 그와 동시에 판독 및 래치된다. 도 1에서 알 수 있는 바와 같이, 이 판독 결과(65)는 동시에 기록 회로(100)의 입력(64)이다. 입력(60)이 활성화되어 있는 경우, 판독 결과(65)는 기록 동작용의 입력(64)으로서 사용된다. 그 결과, 전술한 끝없는 초기화 루프가 생성된다. 스마트 카드 칩은 캐패시터(50)가 판독되는 것과 동시에 초기화되지 때문에 공격자가 두 개의 초기화 사이에서는 스마트 카드 칩에 대해 공격을 감행할 수 없다는 상당한 장점이 있다.
이러한 구성은 전원(Vdd)이 일시적으로 스위치 오프되는 경우 바람직하다. 이 경우, 캐패시터(50)는 그의 전하를 유지하며 양 측은 단지 Vdd에 의해 0으로 이동된다. 캐패시터(50)의 전하 손실은 오직 다이오드(120) 내의 누설 전류에 의해서만 발생될 수 있다. 이들 누설 전류는 다이오드(120)가 광 조사로부터 보호되고 작은 크기를 갖는 경우 특히 낮다. 전원(Vdd)이 또 다시 스위치 온되는 경우, 캐패시터(50)의 전하를 완전히 충전되는 값으로 되돌리려 할 때 활성의 자동-리프레 시 신호(60)를 이용하면 캐패시터(50) 상의 작은 잔여 전하로도 충분할 수 있다. 실제에 있어서, 캐패시터의 크기 및 온도에 따라 수초에서 수분의 저장 시간이 측정되었다.
요건에 따라, 또 다른 실시예에서, 자동-리프레시 신호(60)는 다수의 비허가 액세스 또는 비허가 액세스의 소정의 조합이 이후에만 활성화될 수 있다. 그 결과, 개개의 랜덤한 붕괴에 의해 야기되는 문제는 방지될 수 있다. 신호(60)가 0 볼트에 있는 경우, 신호(62)를 통해 Vdd로의 메모리 비트의 명시적 설정만이 가능할 수 있고, 그렇지 않은 경우, 하나의 초기화로도 비트를 소거하는데 충분하다.
물론, 메모리 비트가 트랜지스터를 통해 소거될 수 있는 실시예도 가능하다. 그러나, 이 트랜지스터는 증가된 누설 전류의 결과로서 캐패시터의 저장 시간을 단축시킬 수 있다.
도 4는 본 발명에 따른 방법의 흐름도를 나타낸다. 단계(301)에서의 액세스 검출에 뒤이어, 단계(302)에서, 이것이 공격인지를 확인하는 검사가 이루어진다. 이 검사는 예를 들어 사전결정된 기간 내에 다수의 공격이 발생했는지를 검사함으로써 수행될 수 있다. 이러한 절차를 통해, 개개의 랜덤한 붕괴가 비허가 액세스로서 검출되지 않는 상황을 달성할 수 있다. 물론, 임의의 액세스가 비허가 액세스인 것으로 여겨질 수 있다. 비허가 액세스가 존재하지 않는 경우, 방법은 종료된다.
공격의 경우, 공격과 관련된 정보 항목은 후속하는 단계(303)에서 저장된다. 그런 다음, 단계(304)에서, 반도체 장치의 초기화가 수행된다. 이 초기화 동안, 반도체 장치는 그의 본래의 상태로 리셋된다. 단계(303)에서 저장된 공격과 관련된 정보 항목은 이 리셋 동작으로부터 배제되고, 따라서, 이 정보 항목은 초기화 이후에도 이용가능하다.
방법은 단계(306)로 계속되며, 이 단계에서는, 단계(303)에서 저장된 공격과 관련된 정보 항목이 판독된다. 단계(307)에서 검사한 그러한 정보 항목이 존재하는 경우, 방법은 이 정보 항목이 리프레시되어야 하는지를 검사하며, 이 리프레시는 후속하는 단계(309)에서 발생한다.
다음 단계에서, 방법은 단계(304)로 복귀하고 반도체 장치의 또 다른 초기화를 수행한다. 그 결과, 끝없는 초기화 루프가 생성되며, 그에 따라 초기화 과정은 연속적인 초기화에 의해 상당히 연장되며 공격은 두 개의 초기화 과정 사이에서만 가능하기 때문에 공격자가 스마트 카드 칩으로부터 정보를 획득하는 것이 매우 어렵게 된다.
도 1 내지 도 3에 도시된 회로 설계는 캐패시터(50)가 다이오드(120)의 누설 전류를 통해서만 서서히 방전되기 때문에 저장된 정보 항목이 공급 전압이 제거된 이후에 소정의 기간 동안 그대로 유지되도록 보장한다. 공급 전압이 소정의 기간 내에 반도체 장치에 또 다시 인가되는 경우, 캐패시터(50)의 잔여 전하는 단계(309)에서 상기 전하를 리프레시하여 완전히 충전하기에 충분할 수 있다. 스마트 카드 칩을 공급 전압으로부터 짧은 기간 동안 제거한 이후에도 스마트 카드 칩 상에 대한 공격은 불가능하다.
또 다른 실시예에서, 방법은 특히 저장된 정보 항목의 리프레싱이 발생하지 않는 경우 캐패시터를 방전시킴으로써 단계(308)로부터 단계(311)로 계속될 수 있다. 방법은 초기화 단계(304)로 계속된다. 따라서, 이 실시예를 이용하면, 반도체 장치에 대한 공격에 뒤이어, 캐패시터(50)가 방전된 이후 반도체 장치로부터 공급 전압을 접속해제할 필요 없이 반도체 장치는 또 다시 이용가능하다.
본 발명의 하나의 중요한 장점은 영구적 기능 고장의 위험없이 스마트 카드의 보안에 대한 공격이 보다 어려워질 수 있다는 것이다. 더 나아가, 스마트 카드 칩의 통상적인 칩 로직 내에 그러한 회로를 숨길 수 있다. 스마트 카드 칩의 일반적인 로직 부분 내에 위치한 보안 회로는 아날로그 블록 내에 별도로 위치한 아날로그 회로보다 침투 및 조작하기가 훨씬 어렵다. 또 다른 중요한 장점은 공간 요건 및 그에 따른 회로의 비용이 매우 낮다는 것이다.
참조 부호
50 : 캐패시터
60 : 자동-리프레시 신호
61 : 파워-온-리셋 신호
62 : 프로그래밍 신호 또는 프로그래밍 입력
64 : 기록 회로의 입려 신호 또는 입력
65 : 판독 회로의 출력 신호 또는 출력
66 : 판독 회로의 입력 신호 또는 입력
67 : 캐패시터의 접속 노드
100 : 캐패시터에 기록하는 회로 블록(기록 회로)
101-102 : 기록 회로 내의 트랜지스터
150 : 트랜지스터(107)의 게이트 전위
151 : 트랜지스터(108,109,110,112)에 대한 전위에서의 노드
152 : 다이오드(120)에 대한 전위에서의 노드
200 : 캐패시터의 전하 상태를 판독하는 회로 블록(판독 회로)
201-210 : 판독 회로 내의 트랜지스터
250 : 트랜지스터(205)에 대한 전위에서의 노드
251 : 전위에서의 노드
252 : 파워-온-리셋 신호의 반전된 신호
301-311 : 본 발명에 따른 방법의 방법 단계

Claims (22)

  1. 반도체 장치에 있어서,
    상기 반도체 장치에 대한 공격에 뒤이어 상기 반도체 장치의 초기화를 수행하되,
    상기 공격과 관련된 정보 항목이 상기 초기화 이전에 상기 반도체 장치에 의해 저장되고,
    상기 공격과 관련된 상기 저장된 정보 항목은 상기 반도체 장치의 상기 초기화 이후에도 그대로 유지되는
    반도체 장치.
  2. 제 1 항에 있어서,
    상기 저장된 정보 항목은 사전결정된 기간 동안에만 그대로 유지되는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 사전결정된 기간은 정의될 수 있는 반도체 장치.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 반도체 장치의 초기화에 후속하여, 상기 저장된 정보 항목은 상기 반도체 장치의 또 다른 초기화를 트리거하는데 사용될 수 있는 반도체 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 저장된 정보 항목은 상기 반도체 장치가 전원으로부터 접속해제된 이후에 사전결정된 기간 동안 그대로 유지되는 반도체 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 정보 항목을 저장하는 수단을 포함하는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 저장 수단은 용량성 소자를 포함하고,
    상기 용량성 소자를 충전하는 수단 및 상기 용량성 소자의 전하 상태를 판독하는 수단이 제공되는 반도체 장치.
  8. 제 7 항에 있어서,
    상기 사전결정된 기간은 상기 용량성 소자의 방전 전류에 의해 정의되는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 방전 전류는 소모자(a consumer), 바람직하게는 다이오드를 통과하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 소모자는 금속에 의해 차폐되는 반도체 장치.
  11. 제 7 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 반도체 장치의 초기화에 후속하여 상기 용량성 소자의 전하를 리프레시하는 수단을 포함하는 반도체 장치.
  12. 제 7 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 반도체 장치의 초기화에 후속하여 상기 용량성 소자에 존재하는 전하는 상기 반도체 장치에 대한 사전결정된 수의 공격 또는 사전결정된 유형의 공격 이후에 리프레시될 수 있는 반도체 장치.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 반도체 장치에 대한 공격을 검출하는 수단을 포함하는 반도체 장치.
  14. 제 6 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 정보 항목을 저장하는 수단은 다수의 용량성 소자를 포함하는 반도체 장치.
  15. 제 14 항에 있어서,
    상기 반도체 장치에 대한 공격과 관련된 다수의 정보 항목이 상기 다수의 용량성 소자에 저장될 수 있는 반도체 장치.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 반도체 장치는 집적 회로인 반도체 장치.
  17. 제 1 항 내지 제 16 항 중 어느 한 항에 따른 반도체 장치를 적어도 하나 포함하는 스마트 카드.
  18. 반도체 장치에 대한 공격으로부터 방어하는 방법에 있어서,
    상기 반도체 장치에 대한 공격을 검출하는 단계와,
    상기 반도체 장치에 대한 공격과 관련된 정보 항목을 저장하는 단계와,
    상기 공격과 관련된 상기 저장된 정보 항목은 그대로 유지하면서 상기 반도체 장치의 초기화 단계를 수행하는 단계를
    포함하는 공격 방어 방법.
  19. 제 18 항에 있어서,
    상기 반도체 장치의 초기화를 수행한 이후에, 상기 저장된 정보 항목의 함수로서 상기 반도체 장치의 또 다른 초기화가 수행되는 공격 방어 방법.
  20. 제 18 항 또는 제 19 항에 있어서,
    상기 반도체 장치의 초기화를 수행한 이후에, 상기 저장된 정보 항목은 리프레시되는 공격 방어 방법.
  21. 제 17 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 저장된 정보 항목은 사전결정된 기간 이후에 소거되는 공격 방어 방법.
  22. 제 17 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 저장된 정보 항목은 상기 반도체 장치가 전원으로부터 접속해제된 이후에 사전결정된 기간동안 그대로 유지되는 공격 방어 방법.
KR1020087012207A 2005-10-24 2006-10-16 반도체 장치 및 이를 포함하는 스마트 카드, 공격 방어방법 KR20080059321A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05109899 2005-10-24
EP05109899.4 2005-10-24

Publications (1)

Publication Number Publication Date
KR20080059321A true KR20080059321A (ko) 2008-06-26

Family

ID=37776856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087012207A KR20080059321A (ko) 2005-10-24 2006-10-16 반도체 장치 및 이를 포함하는 스마트 카드, 공격 방어방법

Country Status (6)

Country Link
US (1) US20090049548A1 (ko)
EP (1) EP1943604A1 (ko)
JP (1) JP2009512952A (ko)
KR (1) KR20080059321A (ko)
CN (1) CN101292249A (ko)
WO (1) WO2007049181A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150020589A (ko) * 2012-06-21 2015-02-26 제말토 에스에이 디스에이블된 센시티브 모드를 갖는 전자 디바이스를 제작하는 방법, 및 그러한 전자 디바이스를 변환하여 그것의 센시티브 모드를 재활성화시키기 위한 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100911379B1 (ko) * 2007-06-14 2009-08-10 삼성전자주식회사 반도체 집적 회로의 해킹 검출기 및 그것의 검출 방법
KR101436982B1 (ko) * 2007-10-12 2014-09-03 삼성전자주식회사 반도체 집적 회로 및 그것의 검사 방법
US20100013631A1 (en) * 2008-07-16 2010-01-21 Infineon Technologies Ag Alarm recognition
DE102009005483A1 (de) * 2009-01-21 2010-07-22 Giesecke & Devrient Gmbh Verfahren zum Ausführen einer Fehlerroutine durch einen Prozessor bei einem Angriff auf einen Datenträger
US9105344B2 (en) * 2012-12-20 2015-08-11 Intel Corporation Shut-off mechanism in an integrated circuit device
JP5641589B2 (ja) * 2013-04-05 2014-12-17 Ｎｅｃプラットフォームズ株式会社 耐タンパ回路、耐タンパ回路を備える装置及び耐タンパ方法
CN108701193B (zh) * 2016-02-12 2022-08-30 汉阳大学校产学协力团 安全半导体芯片及其工作方法
US10192608B2 (en) * 2017-05-23 2019-01-29 Micron Technology, Inc. Apparatuses and methods for detection refresh starvation of a memory
US11880454B2 (en) * 2020-05-14 2024-01-23 Qualcomm Incorporated On-die voltage-frequency security monitor
US11790974B2 (en) 2021-11-17 2023-10-17 Micron Technology, Inc. Apparatuses and methods for refresh compliance

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2668274B1 (fr) * 1990-10-19 1992-12-31 Gemplus Card Int Circuit integre a securite d'acces amelioree.
JPH07261942A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd メモリカードの不正複写防止装置
US6289456B1 (en) * 1998-08-19 2001-09-11 Compaq Information Technologies, Inc. Hood intrusion and loss of AC power detection with automatic time stamp
US6553496B1 (en) * 1999-02-01 2003-04-22 Koninklijke Philips Electronics N.V. Integration of security modules on an integrated circuit
US20010011947A1 (en) * 1999-05-24 2001-08-09 Muhammed Jaber System and method for securing a computer system
FR2795838B1 (fr) * 1999-06-30 2001-08-31 Bull Cp8 Procede de securisation du traitement d'une information sensible dans un module de securite monolithique, et module de securite associe
US6507913B1 (en) * 1999-12-30 2003-01-14 Yeda Research And Development Co. Ltd. Protecting smart cards from power analysis with detachable power supplies
JP3559498B2 (ja) * 2000-04-06 2004-09-02 Ｎｅｃインフロンティア株式会社 セキュリティ機能付きのカードリーダ装置
US20020007459A1 (en) * 2000-07-17 2002-01-17 Cassista Gerard R. Method and apparatus for intentional blockage of connectivity
FR2819070B1 (fr) * 2000-12-28 2003-03-21 St Microelectronics Sa Procede et dispositif de protection conte le piratage de circuits integres
JP2003050474A (ja) * 2001-08-07 2003-02-21 Fuji Photo Film Co Ltd 平版印刷版の製版方法
KR100471147B1 (ko) * 2002-02-05 2005-03-08 삼성전자주식회사 보안 기능을 갖는 반도체 집적 회로
KR100440451B1 (ko) * 2002-05-31 2004-07-14 삼성전자주식회사 전압 글리치 검출 회로, 그것을 구비하는 집적회로장치,그리고 전압 글리치 어택으로부터 집적회로장치를보호하는 장치 및 방법
US7205883B2 (en) * 2002-10-07 2007-04-17 Safenet, Inc. Tamper detection and secure power failure recovery circuit
US7237172B2 (en) * 2002-12-24 2007-06-26 Micron Technology, Inc. Error detection and correction in a CAM
JP2006513481A (ja) * 2003-01-10 2006-04-20 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 不正操作から電子構成部品を保護する回路構成および方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150020589A (ko) * 2012-06-21 2015-02-26 제말토 에스에이 디스에이블된 센시티브 모드를 갖는 전자 디바이스를 제작하는 방법, 및 그러한 전자 디바이스를 변환하여 그것의 센시티브 모드를 재활성화시키기 위한 방법

Also Published As

Publication number Publication date
EP1943604A1 (en) 2008-07-16
US20090049548A1 (en) 2009-02-19
CN101292249A (zh) 2008-10-22
JP2009512952A (ja) 2009-03-26
WO2007049181A1 (en) 2007-05-03

Similar Documents

Publication Publication Date Title
KR20080059321A (ko) 반도체 장치 및 이를 포함하는 스마트 카드, 공격 방어방법
US7477554B2 (en) Data retention kill function
JP5070297B2 (ja) 電子回路に含まれる情報の保護
US8031540B2 (en) Randomizing current consumption in memory devices
JP4882006B2 (ja) 電子回路のリソースへのアクセス制限
US8997255B2 (en) Verifying data integrity in a data storage device
US8316242B2 (en) Cryptoprocessor with improved data protection
JPS6210744A (ja) 秘密コ−ドデ−タの保護方法および回路
KR101108516B1 (ko) 비휘발성 저장 장치와 방법
EP1220101B1 (fr) Procédé et dispositif de protection contre le piratage de circuits intégrés
EP2300954B1 (en) Security within integrated circuits
US20070217274A1 (en) Nonvolatile memory system and method for controlling nonvolatile memory
RU2189082C2 (ru) Схемное устройство с некоторым числом электронных схемных компонентов
US20070233984A1 (en) Method and device for detecting possible corruption of sector protection information of a non-volatile memory stored in an on board volatile memory array at power-on
US7787315B2 (en) Semiconductor device and method for detecting abnormal operation
US10998306B2 (en) Protection of an integrated circuit
JP2005149438A (ja) 半導体装置
US10186327B1 (en) Self-tracked bistable latch cell
US8848459B2 (en) Semiconductor device
JP2006172384A (ja) 半導体装置
Noel et al. A near-instantaneous and non-invasive erasure design technique to protect sensitive data stored in secure SRAMs
CN114860626A (zh) 一种具有老化检测和自毁功能的atd电路模块
KR100882591B1 (ko) 플래시 메모리 소거 장치 및 방법
CN114863987A (zh) 一种可永久性自毁的atd电路模块
WO2009040694A1 (en) Electric circuit for preventing integrated circuits from attacks

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application