CN113253092B - 使用软安全对策的安全集成电路 - Google Patents

使用软安全对策的安全集成电路 Download PDF

Info

Publication number
CN113253092B
CN113253092B CN202110079948.0A CN202110079948A CN113253092B CN 113253092 B CN113253092 B CN 113253092B CN 202110079948 A CN202110079948 A CN 202110079948A CN 113253092 B CN113253092 B CN 113253092B
Authority
CN
China
Prior art keywords
counter value
update
integrated circuit
event
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110079948.0A
Other languages
English (en)
Other versions
CN113253092A (zh
Inventor
日弗·赫诗曼
丹·摩瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN113253092A publication Critical patent/CN113253092A/zh
Application granted granted Critical
Publication of CN113253092B publication Critical patent/CN113253092B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55Detecting local intrusion or implementing counter-measures
    • G06F21/554Detecting local intrusion or implementing counter-measures involving event detection and direct action
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2856Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/03Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
    • G06F2221/034Test or assess a computer or a system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Storage Device Security (AREA)

Abstract

本发明提供了一种使用软安全对策的安全集成电路,包括功能电路以及保护电路。上述保护电路配置为保持一计数器值,上述计数器值为在集成电路的整个一工作周期内,尝试对功能电路进行恶意攻击的累计量,以检测功能电路上发生恶意攻击的事件,根据检测到的事件与集成电路中最近一次的电力开启之间的时间差,以回应于检测到的一事件来决定计数器值的一更新,并根据上述决定更新来更新计数器值,以及回应于计数器值超过一阀值,禁用集成电路的至少一部分。

Description

使用软安全对策的安全集成电路
技术领域
本发明涉及电子电路中的数据安全性,尤其涉及具有可变灵敏度的安全性对策。
背景技术
现今已开发出各种技术来破坏电子设备,例如,用于存取储存在装置内的机密信息。例如,旁路攻击试图通过非侵入性式地测量从装置发出的电信号和/或电磁辐射来提取信息。另一个例子,故障注入攻击通常涉及以协助攻击者的方式使电路或元件改变其逻辑状态和行为。故障注入攻击可能会被发起,例如,通过物理接触信号线,施加大功率激光或电磁脉冲或在电源或其他外部接口上引起故障。
发明内容
本发明的一实施例提供了一种集成电路(IC),包括功能电路和保护电路。上述保护电路配置为保持一计数器值,上述计数器值为在集成电路的整个一工作周期内,尝试对功能电路进行恶意攻击的累计量,以检测功能电路上发生恶意攻击的事件,根据检测到的事件与集成电路中最近一次的电力开启之间的时间差,以回应于检测到的一事件来决定计数器值的一更新,并根据上述更新来更新计数器值,以及回应于计数器值超过一阀值,禁用集成电路的至少一部分。
根据本发明的一实施例,上述保护电路配置为决定上述更新,使检测到的事件对计数器值的影响与最近一次的电力开启的时间差成反比。根据本发明的一实施例,上述保护电路配置判断检测到的事件的一严重程度,上述严重程度与时间差成反比,并根据上述严重程度决定是否更新该计数器值。
根据本发明的一实施例,上述保护电路配置为在没有检测到的一个或多个事件的预定义持续时间到期时,更新一事件容忍度,并根据上述事件容忍度来决定上述更新。根据本发明的一实施例,上述保护电路配置为以该事件与最近一次的电力开启的时间差成反比的概率来判断是否更新计数器值。
根据本发明的一实施例,上述保护电路配置为根据一更新值来决定更新计数器值,其中更新值的大小与最近一次的电力开启的时间差成反比。根据本发明的一实施例,当与最近一次的电力开启的时间超过一预定义持续时间时,上述保护电路配置为将上述更新延迟至一预定义时间延迟。
根据本发明的一实施例,上述保护电路进一步配置为用于与相反更新而作为经过时间函数的计数器值,其中上述相反更新与相对于回应于应用检测到的事件的更新在方向上相反。根据本发明的一实施例,上述保护电路配置保持计数器值,通过增加第一计数器值以指示尝试恶意攻击的累积量,对作为经过时间函数的第二计数器值进行递增,且通过第一计数器值减去第二计数器值来得出该计数器值。
根据本发明的一实施例,还提供了一种保护保护电路(IC)的方法。上述方法包括保持计数器值,计数器值为在集成电路的整个一工作周期内,尝试对该功能电路进行恶意攻击的累计量。检测功能电路上发生恶意攻击的事件。根据检测到的事件与集成电路中最近一次的电力开启之间的时间差,回应于检测到的事件来决定计数器值的一更新,并根据上述更新来更新计数器值。回应于计数器值超过一阀值,禁用至少一部分的集成电路。
附图说明
通过结合下面附图对实施例的详细描述,可以更全面地理解本发明,其中:
图1绘示依据本发明的一实施例的支持软安全对策的安全集成电路(IC)的方块图;以及
图2绘示依据本发明的一实施例的用于在安全集成电路中应用软安全对策方法的流程图。
符号说明:
20:安全集成电路
24:功能电路
28:保护电路
32:攻击检测器
36:保护逻辑
40:终结计数器
50-86:步骤
具体实施方式
本发明的实施例提供了用于保护电子电路免受恶意攻击的改进的安全对策。
根据本发明的一实施例,安全集成电路(IC)包括功能电路和配置为保护功能电路免受恶意攻击的保护电路。保护电路检测到可能疑似对功能电路进行恶意攻击的事件,并做为回应启动回应动作。
一些回应措施涉及增加“终结计数器(Death counter)”-一个计数器值,上述计数器值为跟踪在集成电路的整个工作周期内对功能电路尝试进行的恶意攻击的累积量。当终结计数器超过预定义的阈值时,集成电路的至少部分会被永久禁用。终结计数器机制可防止攻击者使集成电路遭受大量重复攻击,也就是在使集成电路失效之前限制攻击尝试的次数。
虽然非常有效,但终结计数器机制是不可逆的,因此应谨慎使用。尤其是,将由于无害异常事件而被误解为攻击而增加终结计数器的可能性降至最低。
根据本发明的一实施例,保护电路通过修改终结计数器对一段时间内检测到的事件的容忍度,减少错误的终结计数器更新的机率。实际上,集成电路工作周期中的某些时间特别容易受到攻击,而在其他时间,无害异常事件的可能性更高。例如,紧随集成电路电力开启(power-up)之后的时间段被视为容易受到攻击,因为一种常见的操作方式是在连续的攻击尝试之间关闭和启动集成电路电源。集成电路电力关闭周期的典型特征是发生攻击的可能性较小,但另一方面,发生无害异常事件的可能性很高。
因此,根据本发明的一实施例,在检测到事件时,保护电路根据检测到的事件与集成电路中最近的电力开启之间的时间差来决定是否以及如何更新终结计数器值。保护电路通常将严重程度归因于检测到的事件,上述严重程度与事件和最近的电力开启之间的时间差成反比。以这种方式,在电力开启之后不久发生的事件对终结计数器有很大的影响,而在电力开启之后很长时间(例如,在电力关闭期间)发生的事件对终结计数器的影响较小。
保护电路可以各种方式调整检测到的事件对计数器更新的影响。根据本发明的一实施例,保护电路修改了更新终结计数器的概率,例如,随着电力开启时间的流逝降低了概率。在其他实施例中,保护电路修改更新的大小(即,更新步骤,或者每次更新从计数器值中增加或减去的值)。例如,保护电路可以随着时间减小更新大小。
在其他实施例中,如果从最近的电力开启起经过的时间超过某个预定持续时间,则保护电路将上述更新延迟一预定延迟。延迟更新对于电力关闭期间发生的事件很有帮助,在这种情况下,集成电路将在延迟到期之前关闭电力,并且终结计数器将不会被更新。
本发明描述了各种时间相关的更新方案以及所公开技术的其他实施例。根据本发明的一实施例,保护电路维持被称为事件容忍度(EVTL)的变量。对于每个事件容忍度,保护电路定义如何根据事件更新终结计数器(如果有的话)。在没有事件的情况下,保护电路根据预定义的超时时间逐渐增加事件容忍度。因此,对事件的容忍度随电力开启后成长为时间的函数。
系统描述
图1绘示依据本发明的一实施例的支持软安全对策的安全集成电路(IC)20的方块图。安全集成电路20可以包括例如用于执行加密操作的安全处理器,用于存储敏感信息的安全存储器或任何其他合适类型的集成电路。
安全集成电路20包括功能电路24。术语“功能电路”是指被配置为执行安全集成电路20的指定功能,例如各种处理和/或数据存储操作的电路。另外,安全集成电路20包括保护电路28,上述保护电路28被配置为保护功能电路24免受恶意攻击。所揭露的技术可以用于防止任何适当类型的攻击,例如故障注入攻击。
根据图1的实施例,保护电路28包括保护逻辑36,上述保护逻辑36从一个或多个攻击检测器32接收检测到的事件的指示,并作为回应发起适当的回应动作。在本发明的实施例中,尽管不是必须的,一个或多个攻击检测器32实体上位于功能电路24中或附近,并且一个或多个攻击检测器32实体上位于保护电路28中或附近。无论实体上位置如何,攻击检测器32在本发明中被视为保护电路28的一部分。
攻击检测器可以配置为检测任何合适类型的事件,例如,信号、时脉或电源线上的故障,某些时间的意外或不成立逻辑值,不同信号、温度过高、温度过低等的逻辑值之间的差异。任何此类事件都可能表示存在攻击,但另一方面也可能是无害的。
在各种实施例中,保护逻辑36可以回应于被怀疑为攻击的检测到的事件来发起各种回应动作。在本发明的实施例中,保护电路28包括被称为“终结计数器”的计数器40,其由保护逻辑36回应于检测到的事件而被更新。
终结计数器40为跟踪在安全集成电路20的整个工作周期中在功能电路24上尝试恶意攻击的累积量。通常,计数器40保持在非挥发性存储器(例如OTP、快闪、EEPROM或其他合适类型的存储器)中,并且在安全集成电路20的产生或最终测试期间被初始化为某个初始值。在安全集成电路20的寿命中,保护逻辑36回应于检测到的事件而更新计数器40。当终结计数器40超过预定阈值时,保护逻辑36永久禁用安全集成电路20的至少一部分。此时,安全集成电路20无法工作,无法遭受其他攻击。
在下面的描述中,假设终结计数器40被初始化为零,然后在安全集成电路20的工作寿命内递增。根据此约定,较高的计数器值对应于较高的累积敌对攻击量。但是,仅以示例方式使用此约定。或者,可以使用任何其他更新约定。例如,终结计数器可以初始化为某个正值,然后在集成电路的整个工作周期内递减,在这种情况下,较低的计数器值对应于较高的累积敌对攻击量。
除了终结计数器机制之外,保护逻辑36可以发起任何其他合适的回应动作,例如禁用一些或全部集成电路,删除敏感信息或触发警报。
图1所示的安全集成电路20及其元件的配置是示例配置,仅出于概念上的清楚起见对其进行了描述。在其他实施例中,可以使用任何其他合适的配置。在各种实施例中,可以使用任何适当的硬件来实现安全集成电路20及其元件,例如在特殊应用集成电路(ASIC)或场域可程序化逻辑门阵列(FPGA)中。
根据本发明的一实施例,保护电路28的一些或全部功能可以由通用处理器执行,上述通用处理器在软体中被可程序为执行本发明描述的功能。上述软体例如可为通过网路以电子形式下载到处理器,或者可以替代地或附加地将其提供和/或存储和存储在诸如磁性、光学或电子存储器的非暂时性有形介质上。
电力开启后随时间变化的终结计数器更新放宽
可以理解的是,“终结计数器”机制是不可逆的,并导致永久禁用安全集成电路20或其部分。因此,重要的是要区分真实指示性攻击的事件和异常但无害的事件,并仅对前者作出回应来更新终结计数器。换句话说,重要的是减小回应于无害的异常事件保护逻辑36更新终结计数器40的可能性。
根据本发明的一实施例,保护逻辑36通过在不同时间对检测到的事件设置不同的容忍度来减少错误的终结计数器更新的机率。特别是,根据本发明的一实施例,保护逻辑36在电力开启之后的很短时间内,假设可能发生尝试攻击的情况下设置相对较低的容限(也就是,对高度敏感的事件更新终结计数器40)。随着电力开启时间的流逝,在没有事件的情况下,保护逻辑36逐渐增加对事件的容忍度(也就是,对较低度敏感的事件更新终结计数器40)。
上述机制在降低电力关闭期间对事件的敏感性方面特别有用。电力关闭时段特别容易导致终结计数器的错误更新,这是因为电力关闭时段通常以无害异常事件的发生为特征。
通常,根据本发明的一实施例,在检测到事件时(例如,从一个攻击检测器32中接收到指示时),保护逻辑36根据检测到的事件与在安全集成电路20中最近一次电力开启之间的时间差来决定终结计数器40的更新。保护逻辑36根据决定的上述更新来更新计数器值。
在本发明中,上述“决定更新”是指可调整事件对终结计数器更新的影响的任何决定。例如保护逻辑36可决定是否更新终结计数器,通过多少更新终结计数器,以何种可能性来更新终结计数器,以什么延迟来更新终结计数器等等。在某些情况下,将决定完全不进行任何更新。
图2绘示依据本发明的一实施例的用于在安全集成电路中应用软安全对策方法的流程图。图2的方法展示了取决于自电力开启以来的时间来调整检测到的事件对终结计数器40的更新的影响的几种方式。
保护逻辑36在电力开启时初始化事件容限级别(EVTL),并在没有检测到事件的预定义持续时间到期后逐渐增加EVTL。终结计数器40根据EVTL被更新。
保护逻辑36以与从最近一次电力开启起的时间差成反比的概率来更新终结计数器40。(例如,可以通过生成具有零和一之间均匀分布的随机数,并以概率p更新终结计数器,如果随机数小于p,则更新终结计数器。)
通常在电力开启之后很长一段时间的较高EVTL下,保护逻辑36在检测到事件后故意将更新延迟预定的延迟。如果事件发生在电力关闭期间,则集成电路通常会在延迟到期之前关闭电力,并且不会更新终结计数器。
图2的方法开始于保护逻辑36在电力开启时在EVTL初始化步骤50将EVTL初始化为零。
当EVTL=0的同时,在EVTL=0时的操作步骤54中,一旦检测到事件,保护逻辑36就以50%的概率使终结计数器40递增,然后停止安全集成电路20直到下一次电力开启。
在没有检测到事件的情况下经过十分钟之后,在EVTL=0的到期步骤58中,保护逻辑36将事件容限级别增加到EVTL=1。
在EVTL=1的同时,在EVTL=1的操作步骤62中,检测到事件后,保护逻辑36以25%的概率使终结计数器40递增,然后停止安全集成电路20直到下一次电力开启。
在没有检测到事件的情况下经过十分钟之后,在EVTL=1的到期步骤64中,保护逻辑36将事件容限级别增加到EVTL=2。
在EVTL=2的同时,在EVTL=2的操作步骤70中,一旦检测到事件,保护逻辑36将终结计数器40以50%的概率递增并跟随100毫秒的延迟,然后停止安全集成电路20直到下一次电力开启。
在没有检测到事件的情况下经过了一个小时之后,在EVTL=2的到期步骤74中,保护逻辑36将事件容限级别增加到EVTL=3。
在EVTL=3的同时,在EVTL=3的操作步骤78中,依据检测到事件后,保护逻辑36不会递增终结计数器40的值,而只是停止安全集成电路20直到下一次电力开启。
在没有检测到事件的情况下经过了五个小时之后,在EVTL=3的到期步骤82中,保护逻辑36将事件容限级别增加到EVTL=4。
在EVTL=4的同时,在EVTL=4的操作步骤86中,依据检测到事件,保护逻辑36就不增加终结计数器40,而是将事件容忍度降低到EVTL=3。然后,上述方法进行到如上所述的EVTL=3操作步骤78。
图2中的逻辑和数值(例如增加终结计数器的概率以及用于增加事件容忍度水平的时间段)仅是出于概念清楚的目的而描绘的例子。在替代实施例中,可以使用任一其他合适的逻辑和数值。
根据本发明的一实施例,除了上述计数器更新之外,保护逻辑36应用于与相反更新而作为经过时间函数的终结计数器40。相反的更新与应用于相对于回应于检测到的事件的更新在方向(极性)上相反。例如,如果终结计数器回应于检测到的事件而增加,则保护逻辑可以随着时间逐渐减少终结计数器。
根据本发明的一实施例,保护逻辑36代替递减终结计数器40,而维护两个计数器,称为“事件计数器”和“恢复计数器”。保护逻辑回应于检测到的事件而递增事件计数器,并随时间逐渐递增恢复计数器。为了启动对策,终结计数器的实际值是从事件计数器值中减去恢复计数器值。以这种方式,只能通过增加计数器来达到复原效果。在某些情况下,“事件计数器”和“恢复计数器”被实现为一元计数器。例如,当计数器是在OTP中实现的,其中仅在一个方向上可以改变位值时(例如逻辑0至逻辑1,反之则不能),上述实现是有用的。根据本发明的一实施例,保护逻辑将终结计数(事件计数器减去恢复计数器)限制为最小的零,藉以在晶片寿命期间将不生成“攻击凭证”,并且仅可能复原过去的攻击。
根据本发明的一实施例,保护逻辑36可以将来自一个或多个攻击检测器32的指示的组合视为单个事件,以更新终结计数器。例如,由一个检测器32检测到的故障,或由另一个检测器32检测到的“几乎时脉违规(almost timing violation)”,当每一个都单独考虑时,可能不会被视为事件。当例如在某个预定义的时间接近度内一起接收到两个指示时,出于终结计数器更新的目的,保护逻辑36可以将它们一起视为检测到的事件。
可理解的是,上述实施例仅作为例子被引用,并且本发明不限于以上已经具体示出和描述的内容。而是,本发明的范围包括上述各种特征的组合和子组合,以及本领域技术人员在阅读前述说明后将想到的并且在现有技术中未公开的其变型和修改。通过引用并入本专利申请的文件应被认为是本申请的组成部分,除了在这些并入文件中以与本说明书中明确或隐含的定义相抵触的方式定义任何术语的范围外,应该考虑本说明书中的定义。

Claims (18)

1.一种集成电路,其特征在于,包括:
一功能电路;以及
一保护电路,配置为:
保持一计数器值,所述计数器值为在所述集成电路的整个一工作周期内,尝试对所述功能电路进行恶意攻击的一累计量;
检测所述功能电路上发生恶意攻击的事件;
当检测到恶意攻击的事件,根据所检测到的所述事件与所述集成电路中最近一次的一电力开启之间的一时间差,以判断是否更新所述计数器值;以及
当所述计数器值超过一阀值,禁用所述集成电路的至少一部分。
2.根据权利要求1所述的集成电路,其特征在于,所述保护电路判断更新所述计数器值的可能性,与检测到的所述事件与最近一次的所述电力开启的所述时间差成反比。
3.根据权利要求1所述的集成电路,其特征在于,所述保护电路配置判断检测到的所述事件的一严重程度,所述严重程度与所述时间差成反比,并根据所述严重程度决定是否更新所述计数器值。
4.根据权利要求1所述的集成电路,其特征在于,所述保护电路在没有检测到的一个或多个事件的预定义持续时间到期时,更新一事件容忍度,并根据所述事件容忍度来决定是否更新所述计数器值。
5.根据权利要求1所述的集成电路,其特征在于,所述保护电路配置为以所述事件与最近一次的所述电力开启的所述时间差成反比的一概率来判断是否更新所述计数器值。
6.根据权利要求1所述的集成电路,其特征在于,所述保护电路根据一更新值来更新所述计数器值,其中所述更新值的大小与所述时间差成反比。
7.根据权利要求1所述的集成电路,其特征在于,当所述时间超过一预定义持续时间时,所述保护电路将延迟至一预定义时间延迟才开始更新所述计数器值。
8.根据权利要求1所述的集成电路,其特征在于,所述保护电路进一步配置为根据一经过时间将一相反更新应用于所述计数器值,其中所述相反更新在方向上与回应于检测到的事件而应用的更新相反。
9.根据权利要求1所述的集成电路,其特征在于,所述保护电路配置为通过以下方式保持所述计数器值:
增加一第一计数器值以指示尝试恶意攻击的累积量;
对作为经过时间函数的一第二计数器值进行递增;以及
通过所述第一计数器值减去所述第二计数器值来得出所述计数器值。
10.一种保护集成电路的方法,其特征在于,包括:
保持一计数器值,所述计数器值为在所述集成电路的整个一工作周期内,尝试对功能电路进行恶意攻击的一累计量;
检测所述功能电路上发生恶意攻击的事件;
当检测到恶意攻击的事件,根据所检测到的所述事件与所述集成电路中最近一次的一电力开启之间的一时间差,以判断是否更新所述计数器值;以及
当所述计数器值超过一阀值,禁用所述集成电路的至少一部分。
11.根据权利要求10所述的方法,其特征在于,决定是否更新所述计数器值的步骤包括:
将检测到的所述事件对所述计数器值的影响设置为与所述时间差成反比。
12.根据权利要求10所述的方法,其特征在于,决定是否更新所述计数器值的步骤包括:
判断所检测到的所述事件的一严重程度,所述严重程度与最近一次的所述电力开启的所述时间差成反比,并根据所述严重程度决定是否更新所述计数器值。
13.根据权利要求10所述的方法,其特征在于,决定是否更新所述计数器值的步骤包括:
在没有检测到的一个或多个事件的预定义持续时间到期时,更新一事件容忍度,并根据所述事件容忍度来决定是否更新所述计数器值。
14.根据权利要求10所述的方法,其特征在于,决定是否更新所述计数器值的步骤包括:
以与所述时间差成反比的一概率来判断是否更新所述计数器值。
15.根据权利要求10所述的方法,其特征在于,决定是否更新所述计数器值的步骤包括:
根据一更新值来决定更新所述计数器值,其中所述更新值的大小与所述时间差成反比。
16.根据权利要求10所述的方法,其特征在于,决定是否更新所述计数器值的步骤包括:
当与最近一次的所述电力开启的所述时间超过一预定义持续时间时,保护电路延迟至一预定义时间延迟才开始更新所述计数器值。
17.根据权利要求10所述的方法,其特征在于,保持所述计数器值包括应用于与相反更新而作为经过时间函数的计数器值,其中所述相反更新与应用在回应于检测到的事件的更新在方向上相反。
18.根据权利要求10所述的方法,其特征在于,保持所述计数器值包括:
增加一第一计数器值以指示尝试恶意攻击的累积量;
对作为经过时间函数的一第二计数器值进行递增;以及
通过所述第一计数器值减去所述第二计数器值来得出所述计数器值。
CN202110079948.0A 2020-01-28 2021-01-21 使用软安全对策的安全集成电路 Active CN113253092B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/773,997 2020-01-28
US16/773,997 US11321458B2 (en) 2020-01-28 2020-01-28 Secure IC with soft security countermeasures

Publications (2)

Publication Number Publication Date
CN113253092A CN113253092A (zh) 2021-08-13
CN113253092B true CN113253092B (zh) 2023-08-08

Family

ID=76970568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110079948.0A Active CN113253092B (zh) 2020-01-28 2021-01-21 使用软安全对策的安全集成电路

Country Status (4)

Country Link
US (1) US11321458B2 (zh)
JP (1) JP7033676B2 (zh)
CN (1) CN113253092B (zh)
TW (1) TWI763121B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11366899B2 (en) * 2020-02-18 2022-06-21 Nuvoton Technology Corporation Digital fault injection detector
US11567855B1 (en) * 2020-09-09 2023-01-31 Two Six Labs, LLC Automated fault injection testing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101086519A (zh) * 2006-06-07 2007-12-12 通用汽车环球科技运作公司 用于管理电能存储器件以实现目标寿命目的的方法和设备
JP2009222431A (ja) * 2008-03-13 2009-10-01 Seiko Epson Corp クーロンカウンタ、そのダイナミックレンジ可変方法
CN103984898A (zh) * 2014-05-29 2014-08-13 北京神州绿盟信息安全科技股份有限公司 一种喷射模式攻击的检测方法和装置
CN105823980A (zh) * 2016-05-04 2016-08-03 国家电网公司 静止无功补偿器晶闸管阀组控制性能现场检测方法及装置
CN106803031A (zh) * 2017-01-25 2017-06-06 维沃移动通信有限公司 一种信息保护方法和移动终端

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5533123A (en) 1994-06-28 1996-07-02 National Semiconductor Corporation Programmable distributed personal security
JP4882006B2 (ja) * 2007-01-05 2012-02-22 プロトン ワールド インターナショナル エヌ.ヴィ. 電子回路のリソースへのアクセス制限
EP2108163A1 (fr) 2007-01-05 2009-10-14 Proton World International N.V. Protection d'informations contenues dans un circuit electronique
FR2948795A1 (fr) 2009-07-30 2011-02-04 St Microelectronics Rousset Detecteur d'injection de fautes dans un circuit integre
US8150841B2 (en) * 2010-01-20 2012-04-03 Microsoft Corporation Detecting spiking queries
FR2959580A1 (fr) * 2010-05-03 2011-11-04 St Microelectronics Rousset Circuit et procede de detection d'une attaque par injection de fautes
JP4881468B1 (ja) * 2010-09-17 2012-02-22 株式会社東芝 記憶装置、保護方法及び電子機器
JP5516292B2 (ja) * 2010-09-30 2014-06-11 富士通株式会社 終了ログ取得プログラム、終了ログ取得装置及び終了ログ取得方法
US8806591B2 (en) * 2011-01-07 2014-08-12 Verizon Patent And Licensing Inc. Authentication risk evaluation
DE102011014665A1 (de) * 2011-03-22 2012-09-27 Giesecke & Devrient Gmbh Detektieren von Angriffen auf einen portablen Datenträger
JP5776927B2 (ja) * 2011-03-28 2015-09-09 ソニー株式会社 情報処理装置及び方法、並びにプログラム
DE102013227165A1 (de) * 2013-12-27 2015-07-16 Siemens Aktiengesellschaft Überwachungsvorrichtung zur Überwachung eines Schaltkreises
EP3149886B1 (en) * 2014-05-30 2020-05-06 BlackBerry Limited Controlling access to a resource via a computing device
US9523736B2 (en) 2014-06-19 2016-12-20 Nuvoton Technology Corporation Detection of fault injection attacks using high-fanout networks
US10013581B2 (en) 2014-10-07 2018-07-03 Nuvoton Technology Corporation Detection of fault injection attacks
TW201617870A (zh) * 2014-11-13 2016-05-16 神達電腦股份有限公司 開機方法
CN105843699B (zh) * 2015-02-02 2019-06-04 国际商业机器公司 用于错误监视与校正的动态随机存取存储器设备与方法
US10380341B2 (en) * 2016-04-01 2019-08-13 Qualcomm Incorporated Adaptive systems and procedures for defending a processor against transient fault attacks
US10178110B2 (en) * 2016-04-28 2019-01-08 Broadcom Corporation Detection of sleep deprivation attack and mitigation
US10296738B2 (en) * 2017-05-03 2019-05-21 Nuvoton Technology Corporation Secure integrated-circuit state management
US10990682B2 (en) 2017-12-18 2021-04-27 Nuvoton Technology Corporation System and method for coping with fault injection attacks
US10778415B2 (en) * 2018-01-19 2020-09-15 Cox Communications, Inc. Systems and methods for disabling physical modules in network switches using encryption
US11232196B2 (en) * 2018-07-09 2022-01-25 Arm Limited Tracking events of interest to mitigate attacks
US10809944B1 (en) * 2020-01-22 2020-10-20 Cypress Semiconductor Corporation Memory device resilient to cyber-attacks and malfunction

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101086519A (zh) * 2006-06-07 2007-12-12 通用汽车环球科技运作公司 用于管理电能存储器件以实现目标寿命目的的方法和设备
JP2009222431A (ja) * 2008-03-13 2009-10-01 Seiko Epson Corp クーロンカウンタ、そのダイナミックレンジ可変方法
CN103984898A (zh) * 2014-05-29 2014-08-13 北京神州绿盟信息安全科技股份有限公司 一种喷射模式攻击的检测方法和装置
CN105823980A (zh) * 2016-05-04 2016-08-03 国家电网公司 静止无功补偿器晶闸管阀组控制性能现场检测方法及装置
CN106803031A (zh) * 2017-01-25 2017-06-06 维沃移动通信有限公司 一种信息保护方法和移动终端

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于串扰延时查找表的静态时序分析方法;张军 等;《复旦学报》;第55卷(第6期);第799-805页 *

Also Published As

Publication number Publication date
US11321458B2 (en) 2022-05-03
JP2021118543A (ja) 2021-08-10
US20210232679A1 (en) 2021-07-29
TWI763121B (zh) 2022-05-01
TW202131209A (zh) 2021-08-16
JP7033676B2 (ja) 2022-03-10
CN113253092A (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
CN113253092B (zh) 使用软安全对策的安全集成电路
US7590880B1 (en) Circuitry and method for detecting and protecting against over-clocking attacks
TWI420397B (zh) 偵測基於輻射之攻擊
US10380341B2 (en) Adaptive systems and procedures for defending a processor against transient fault attacks
US10726122B2 (en) Automatic reset filter deactivation during critical security processes
CN111670366B (zh) 电压攻击检测电路和芯片
CN103034804A (zh) 安全芯片及其攻击检测电路
CN110781059B (zh) 使用天线保护芯片免受电磁脉冲攻击
WO2014110550A1 (en) One-time programmable integrated circuit security
CN106716072A (zh) 用于校准数字传感器的设备以及方法
JP2021047845A (ja) 相対遅延を伴うフリップフロップを用いてデータサンプリング完全性チェックを行う電子デバイスおよびその方法
TW202113655A (zh) 使用時脈閘控時脈進行數據取樣完整性檢查之電子裝置及其方法
KR20210113289A (ko) 보안 시간축의 주파수 조작의 검출
EP3140775B1 (en) Dynamic change of security configurations
CN109388956B (zh) 对集成电路的保护
EP3964989A1 (en) Collection of diagnostic information in a device
CN111480160B (zh) 用于过程验证的系统、方法和介质
CN112861124A (zh) 一种终端的防入侵检测方法及装置
EP3667533A1 (en) Method for securing a system in case of an undesired power-loss
WO2018081883A1 (pt) Detector de pulsos rápidos na tensão de alimentação de circuitos integrados
KR101730638B1 (ko) 모놀리틱 집적 회로 디바이스에서 공급 전압 글리치를 검출하는 방법 및 장치
CN108256356B (zh) 一种抵抗芯片寄存器故障注入的方法
KR20150092753A (ko) 네트워크 요소에서의 알람 조건 프로세싱
EP4078425A1 (en) Method for secure executing of a security related process
CN115979340A (zh) 一种SoC系统中安全运行环境监测实现方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant