JP2021047845A - 相対遅延を伴うフリップフロップを用いてデータサンプリング完全性チェックを行う電子デバイスおよびその方法 - Google Patents
相対遅延を伴うフリップフロップを用いてデータサンプリング完全性チェックを行う電子デバイスおよびその方法 Download PDFInfo
- Publication number
- JP2021047845A JP2021047845A JP2020107357A JP2020107357A JP2021047845A JP 2021047845 A JP2021047845 A JP 2021047845A JP 2020107357 A JP2020107357 A JP 2020107357A JP 2020107357 A JP2020107357 A JP 2020107357A JP 2021047845 A JP2021047845 A JP 2021047845A
- Authority
- JP
- Japan
- Prior art keywords
- state sampling
- output
- sampling component
- functional state
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
- G06F21/554—Detecting local intrusion or implementing counter-measures involving event detection and direct action
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
- G06F2221/034—Test or assess a computer or a system
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
Description
24…組み合わせ回路
28、48、56…FF回路
32A…機能FF
32B、102…保護FF
36、64…遅延素子
40…クロックツリーロジック
44、60、68、82、90、106…XORゲート
62…FF(フリップフロップ)
72…ラッチ
76、118…ANDゲート
80…NOTゲート
84…クリティカルタイミングパス
94、110…インバータ(NOTゲート)
98、104…ORゲート
114…クロックゲート収集ブロック
D…データ信号
L1…第1ラッチ
L11…ラッチ
L2…第2ラッチ
Q…出力
Claims (16)
- 1つ以上の出力を含む組み合わせ論理回路と、
前記組み合わせ論理回路の前記1つ以上の出力をサンプリングする1つ以上の機能状態サンプリングコンポーネントと、
前記機能状態サンプリングコンポーネントにそれぞれ関連付けられ、対応する前記機能状態サンプリングコンポーネントと共に前記組み合わせ論理回路の同じ出力をサンプリングし、前記機能状態サンプリングコンポーネントとは別に所定時間オフセットを有する1つ以上の保護状態サンプリングコンポーネントと、
前記機能状態サンプリングコンポーネントによってサンプリングされた前記出力と、前記保護状態サンプリングコンポーネントによってサンプリングされたすべての前記同じ出力との間の不一致を検出し、前記不一致に応じて応答アクションを開始する保護ロジックと、
を備えることを特徴とする電子デバイス。 - 前記組み合わせ論理回路の前記出力を遅延して遅延出力を生成する遅延素子をさらに含み、
前記機能状態サンプリングコンポーネントは、前記出力および前記遅延出力の一方をサンプリングし、前記保護状態サンプリングコンポーネントは、前記出力と前記遅延出力のもう一方をサンプリングする請求項1に記載の電子デバイス。 - クロック信号を遅延させて遅延クロック信号を生成する遅延素子をさらに含み、
前記前記機能状態サンプリングコンポーネントは、前記クロック信号と前記遅延クロック信号の一方によってクロックされるように構成され、対応する前記保護状態サンプリングコンポーネントは、前記クロック信号と前記遅延クロック信号のもう一方によってクロックされる請求項1に記載の電子デバイス。 - 前記機能状態サンプリングコンポーネント及び前記対応する保護状態サンプリングコンポーネントは、フリップフロップを含む請求項1に記載の電子デバイス。
- 前記機能状態サンプリングコンポーネントは、第2ラッチを駆動する第1ラッチを含み、
前記対応する保護状態サンプリングコンポーネントは、前記第1ラッチに関連付けられた第3ラッチを含む請求項1に記載の電子デバイス。 - 前記保護ロジックは、2つ以上の前記機能状態サンプリングコンポーネントと2つ以上の前記保護状態サンプリングコンポーネントとの間で検出された複数の不一致を統合し、統合された前記不一致に応答して応答アクションを開始する請求項1に記載の電子デバイス。
- 前記保護ロジックは、検出された前記不一致がクロックサイクルの所定期間に発生したときにのみ応答アクションを開始する請求項1に記載の電子デバイス。
- 前記機能状態サンプリングコンポーネントは、第1閾値電圧で前記組み合わせ論理回路の出力をサンプリングし、前記対応する保護状態サンプリングコンポーネントは、前記第1閾値電圧よりも高い第2閾値電圧で前記組み合わせ論理回路の同じ出力をサンプリングする請求項1に記載の電子デバイス。
- 電子デバイスを保護するための方法であって、
1つまたは複数の機能的状態サンプリングコンポーネントを使用して、組み合わせ論理回路の1つまたは複数の出力をサンプリングすることと
前記1つまたは複数の機能状態サンプリングコンポーネントに関連付けられた1つまたは複数の保護状態サンプリングコンポーネントを使用して、前記1つまたは複数の出力をサンプリングし、各前記保護状態サンプリングコンポーネント及び対応する機能状態サンプリングコンポーネントは、前記組み合わせ論理回路の同じ出力をサンプリングし、前記機能状態サンプリングコンポーネントとは別に所定時間オフセットを有することと、
前記機能状態サンプリングコンポーネントによってサンプリングされた前記出力と、前記保護状態サンプリングコンポーネントによってサンプリングされたすべての前記同じ出力との間の不一致を検出し、前記不一致に応じて応答アクションを開始することと、を含む方法。 - 前記1つ以上の出力をサンプリングすることは、
前記組み合わせ論理回路の出力を遅延させて遅延出力を生成することと、
前記機能状態サンプリングコンポーネントによって、前記出力と前記遅延出力の一方をサンプリングすることと、
前記対応する保護状態サンプリングコンポーネントによって、前記出力と前記遅延出力のもう一方をサンプリングすることと、
を含む請求項9に記載の方法。 - 前記1つ以上の出力をサンプリングすることは、
クロック信号を遅延させて遅延クロック信号を生成することと、
前記クロック信号と前記遅延クロック信号の一方によって前記機能状態サンプリングコンポーネントをクロッキングすることと、
前記クロック信号と前記遅延クロック信号のもう一方によって前記対応する保護状態サンプリングコンポーネントをクロッキングすることと、を含む請求項9に記載の方法。 - 前記機能状態サンプリングコンポーネント及び前記対応する保護状態サンプリングコンポーネントは、フリップフロップを含む請求項9に記載の方法。
- 前記機能状態サンプリングコンポーネントは、第2ラッチを駆動する第1ラッチを含み、
前記対応する保護状態サンプリングコンポーネントは、前記第1ラッチに関連付けられた第3ラッチを含む請求項9に記載の方法。 - 前記保護ロジックは、2つ以上の前記機能状態サンプリングコンポーネントと2つ以上の前記保護状態サンプリングコンポーネントとの間で検出された複数の不一致を統合し、統合された前記不一致に応答して応答アクションを開始する請求項9に記載の方法。
- 前記保護ロジックは、検出された前記不一致がクロックサイクルの所定期間に発生したときにのみ応答アクションを開始する請求項9に記載の方法。
- 前記機能状態サンプリングコンポーネントは、第1閾値電圧で前記組み合わせ論理回路の出力をサンプリングし、前記対応する保護状態サンプリングコンポーネントは、前記第1閾値電圧よりも高い第2閾値電圧で前記組み合わせ論理回路の同じ出力をサンプリングする請求項9に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/571,242 | 2019-09-16 | ||
US16/571,242 US11321457B2 (en) | 2019-09-16 | 2019-09-16 | Data-sampling integrity check by sampling using flip-flops with relative delay |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021047845A true JP2021047845A (ja) | 2021-03-25 |
JP6968234B2 JP6968234B2 (ja) | 2021-11-17 |
Family
ID=74869641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020107357A Active JP6968234B2 (ja) | 2019-09-16 | 2020-06-22 | 相対遅延を伴うフリップフロップを用いてデータサンプリング完全性チェックを行う電子デバイスおよびその方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11321457B2 (ja) |
JP (1) | JP6968234B2 (ja) |
CN (1) | CN112507400B (ja) |
TW (1) | TWI760694B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11409323B2 (en) * | 2019-12-20 | 2022-08-09 | Arm Limited | Delay monitoring scheme for critical path timing margin |
US11567855B1 (en) * | 2020-09-09 | 2023-01-31 | Two Six Labs, LLC | Automated fault injection testing |
TWI783309B (zh) * | 2020-11-25 | 2022-11-11 | 瑞昱半導體股份有限公司 | 電路設計方法和相關電路 |
GB2603549B (en) * | 2021-05-21 | 2023-03-15 | Nordic Semiconductor Asa | Physical security protection for integrated circuits |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012505563A (ja) * | 2008-08-12 | 2012-03-01 | インスティテュート テレコム−テレコム パリ テック | 差分論理によって保護される暗号化回路において異常を検出するための方法、及び当該方法を実現するための回路 |
JP2014038294A (ja) * | 2012-08-20 | 2014-02-27 | Waseda Univ | 故障攻撃検出回路および暗号処理装置 |
US20150042375A1 (en) * | 2013-08-12 | 2015-02-12 | Microsoft Corporation | Functional timing sensors |
US20170344438A1 (en) * | 2016-05-24 | 2017-11-30 | Virginia Polytechnic Institute And State University | Microprocessor fault detection and response system |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS592057B2 (ja) | 1979-02-07 | 1984-01-17 | 株式会社日立製作所 | エラ−訂正・検出方式 |
US5493242A (en) | 1993-06-30 | 1996-02-20 | Vlsi Technology, Inc. | Status register with asynchronous read and reset and method for providing same |
DE19529434B4 (de) | 1995-08-10 | 2009-09-17 | Continental Teves Ag & Co. Ohg | Microprozessorsystem für sicherheitskritische Regelungen |
US7121639B2 (en) * | 2002-12-02 | 2006-10-17 | Silverbrook Research Pty Ltd | Data rate equalisation to account for relatively different printhead widths |
US7747936B2 (en) | 2004-03-02 | 2010-06-29 | Stmicroelectronics Sa | Device for protection against error injection into an asynchronous logic block of an elementary logic module |
FR2868577A1 (fr) * | 2004-03-31 | 2005-10-07 | St Microelectronics Sa | Dispositif de detection d'attaque d'une puce de circuit integre |
US7966509B2 (en) * | 2006-05-30 | 2011-06-21 | Nvidia Corporation | System and method for performing low power dynamic trimming |
EP1993057B1 (fr) | 2007-05-18 | 2010-10-20 | STMicroelectronics (Rousset) SAS | Détection d'une perturbation d'état d'une bascule d'un circuit électronique |
FR2946787A1 (fr) | 2009-06-16 | 2010-12-17 | St Microelectronics Rousset | Procede de detection d'une attaque par injection de faute d'un dispositif de memoire, et dispositif de memoire correspondant |
US7977965B1 (en) | 2010-03-12 | 2011-07-12 | International Business Machines Corporation | Soft error detection for latches |
US9229051B2 (en) * | 2012-11-15 | 2016-01-05 | Freescale Semiconductor, Inc. | Integrated circuit with degradation monitoring |
US9329229B2 (en) * | 2012-11-15 | 2016-05-03 | Freescale Semiconductors, Inc. | Integrated circuit with degradation monitoring |
US20160253524A1 (en) * | 2013-07-16 | 2016-09-01 | Mitsubishi Electric Corporation | Semiconductor device |
US9523736B2 (en) | 2014-06-19 | 2016-12-20 | Nuvoton Technology Corporation | Detection of fault injection attacks using high-fanout networks |
US10013581B2 (en) | 2014-10-07 | 2018-07-03 | Nuvoton Technology Corporation | Detection of fault injection attacks |
US10289840B2 (en) | 2017-06-02 | 2019-05-14 | Silicon Laboratories Inc. | Integrated circuit with tamper protection and method therefor |
EP3506548A1 (en) * | 2017-12-27 | 2019-07-03 | Secure-IC SAS | Quantitative digital sensor |
TWI663837B (zh) * | 2018-03-13 | 2019-06-21 | 群聯電子股份有限公司 | 鎖相迴路電路校正方法、記憶體儲存裝置及連接介面電路 |
US10305479B1 (en) * | 2018-06-12 | 2019-05-28 | Nxp B.V. | Fault attack protection against synchronized fault injections |
US10649487B2 (en) | 2018-07-05 | 2020-05-12 | Microchip Technology Incorporated | Fail-safe clock monitor with fault injection |
US11263322B2 (en) * | 2018-08-27 | 2022-03-01 | Infineon Technologies Ag | Secure x-modular redundancy |
US11355457B2 (en) * | 2019-06-19 | 2022-06-07 | Nxp B.V. | Fully digital glitch detection mechanism with process and temperature compensation |
-
2019
- 2019-09-16 US US16/571,242 patent/US11321457B2/en active Active
-
2020
- 2020-02-13 TW TW109104591A patent/TWI760694B/zh active
- 2020-06-01 CN CN202010484912.6A patent/CN112507400B/zh active Active
- 2020-06-22 JP JP2020107357A patent/JP6968234B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012505563A (ja) * | 2008-08-12 | 2012-03-01 | インスティテュート テレコム−テレコム パリ テック | 差分論理によって保護される暗号化回路において異常を検出するための方法、及び当該方法を実現するための回路 |
JP2014038294A (ja) * | 2012-08-20 | 2014-02-27 | Waseda Univ | 故障攻撃検出回路および暗号処理装置 |
US20150042375A1 (en) * | 2013-08-12 | 2015-02-12 | Microsoft Corporation | Functional timing sensors |
US20170344438A1 (en) * | 2016-05-24 | 2017-11-30 | Virginia Polytechnic Institute And State University | Microprocessor fault detection and response system |
Also Published As
Publication number | Publication date |
---|---|
CN112507400B (zh) | 2024-05-24 |
TW202113641A (zh) | 2021-04-01 |
JP6968234B2 (ja) | 2021-11-17 |
US20210081528A1 (en) | 2021-03-18 |
CN112507400A (zh) | 2021-03-16 |
US11321457B2 (en) | 2022-05-03 |
TWI760694B (zh) | 2022-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6968234B2 (ja) | 相対遅延を伴うフリップフロップを用いてデータサンプリング完全性チェックを行う電子デバイスおよびその方法 | |
US9523736B2 (en) | Detection of fault injection attacks using high-fanout networks | |
US11244046B2 (en) | Data-sampling integrity check using gated clock | |
US10013581B2 (en) | Detection of fault injection attacks | |
US8466727B2 (en) | Protection against fault injections of an electronic circuit with flip-flops | |
US7590880B1 (en) | Circuitry and method for detecting and protecting against over-clocking attacks | |
Wang et al. | Sequential hardware trojan: Side-channel aware design and placement | |
US20070162798A1 (en) | Single event upset error detection within an integrated circuit | |
JP2002535793A (ja) | 集積回路上の機密モジュールの統合 | |
US7490231B2 (en) | Method and system for blocking data in scan registers from being shifted out of a device | |
Bastos et al. | How to sample results of concurrent error detection schemes in transient fault scenarios? | |
Possamai Bastos et al. | A new recovery scheme against short-to-long duration transient faults in combinational logic | |
US9665421B2 (en) | Safe secure bit storage with validation | |
JP2008293144A (ja) | 半導体集積回路及びicカード | |
Bastos et al. | A new bulk built-in current sensor-based strategy for dealing with long-duration transient faults in deep-submicron technologies | |
Viera et al. | Method for evaluation of transient-fault detection techniques | |
US7574314B2 (en) | Spurious signal detection | |
Wang et al. | A low-cost fault injection attack resilient fsm design | |
Manich et al. | A highly time sensitive XOR gate for probe attempt detectors | |
Deshpande | Hardware fault attack detection methods for secure embedded systems | |
US11809609B2 (en) | Malicious attack detection techniques | |
JP2008289086A (ja) | 半導体装置 | |
Vasile et al. | Improved tamper detection circuit based on linear-feedback shift register | |
US20100134148A1 (en) | Detecting transitions in circuits during periodic detection windows | |
Bastos et al. | Timing issues for an efficient use of concurrent error detection codes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211019 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211026 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6968234 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |