JP2008293144A - 半導体集積回路及びｉｃカード - Google Patents

Abstract

【課題】 暗号の電力解析対策として有効であり、また、データバスの改ざんだけでなく、データバスへのモニター行為を検出可能な半導体集積回路及びＩＣカードを提供する。
【解決手段】 データバス１と反転データバス２をＮＸＯＲ回路３へ入力し信号を比較し、比較結果４を所定期間以下のパルスを除去するフィルター回路５を通して、出力をアラーム信号６とし、通常時では、データバス１と反転データバス２のデータ遷移のタイミングのずれはフィルター回路５のパルス除去幅よりも小さく、アラームは出力されないが、データバスをモニターするため、例えばデータバス１にプローブを置くと、データバス１と反転データバス２のデータ遷移のタイミングのずれがフィルター回路５のパルス除去幅よりも大きくなり、アラーム信号６が出力され、バスモニター行為を検出できる。
【選択図】図１

Description

本発明は半導体集積回路に関するものであり、特に集積回路から機密情報を不正に取得しようとする攻撃を防止するデータ転送回路に関するものである。

ＩＣカードなどの機密情報を保持するセキュリティ用途のＬＳＩに対して、その機密情報を不正に取得しようとする様々な攻撃が存在する。

１つは電力解析で、本攻撃はＬＳＩの消費電力を観測して、暗号の秘密鍵を取得する方法である。本方法は、消費電力がＬＳＩ内の処理データ、例えばデータバスのハミング重みなどに依存することを利用する。

また、別の攻撃として、例えば故障差分解析といった故障の誘発が挙げられる。故障差分解析は、暗号処理において局所的に誤動作を発生させ、誤った暗号処理結果を入手し、正常な結果との差分によって秘密鍵を導出する方法である。誤動作の発生方法は、電源電圧にグリッチを印加する方法、ＬＳＩの表面を露出して内部回路へ局所的にレーザを照射する方法、プロービングによって内部配線へアクセスし、強制印加を行う方法などが挙げられる。いずれの方法も、集積回路内部の信号（制御信号、データ）を局所的に正常時とは異なる状態に変化させて、誤動作を誘発する。

従来の半導体集積回路は、マイクロプロセッサをデュアルレールロジック（データを正論理と負論理の２つのバスで伝達）で構成し、デュアルレールバスの論理が「１１」状態ではアラームを発生する構成となっている（特許文献１）。本構成では、バスをデュアルレールで構成することによって、バスの消費電流のデータ依存性をなくし、電力解析に対抗している。また、デュアルレールバスの論理が「１１」状態ではアラームを発生することによって、故障の誘発に対抗している。
特表２００３−５２１２０１号公報

セキュリティ用途のＬＳＩに対する別の攻撃として、バスへのプローブ配置やモニターパッド形成によって、バスのデータを読み出す、バスモニター行為が挙げられる。本攻撃は、バスのデータを改変するわけではないため、従来の構成では本攻撃を検出することができない。

本発明は、前記課題を解決するためになされたものであり、電力解析や故障の誘発といった攻撃へ対抗するだけでなく、バスへのプローブ配置やモニターパッド形成といったバスモニター行為に対しても対抗することが可能となる半導体集積回路及びＩＣカードを提供することである。

前記の課題を解決するため、本発明の半導体集積回路は、データを伝送するデータバスと、前記データバスにより伝送されるデータの反転データを伝送する反転データバスと、前記データバスにより伝送されるデータと前記反転データバスにより伝送される反転データとを比較し、データ遷移のタイミング差をパルス信号として出力する比較回路と、所定期間以下のパルスを除去するフィルター回路とを有し、前記フィルター回路の出力をアラーム信号とするものである。

これにより、データバスの改ざんだけでなく、バスへのプローブ配置やモニターパッド形成といったバスモニター行為を検出することが可能となる。また、設計や製造ばらつきにより発生する狭パルスは、フィルター回路で除去されるため、アラーム誤発生を抑えることができる。また、本発明の半導体集積回路は、デュアルレールバスで構成されており、データバスの消費電流のデータ依存性がなくなるため、電力解析攻撃へ対抗することが可能である。

さらに、本発明の半導体集積回路は、前記半導体集積回路において、前記データバスと前記反転データバスの複数の配線を、固定電位の配線と交互に配置するものである。

これにより、隣接データバスのノイズの影響を受けにくくなり、データ遷移の遅延時間の隣接バスの依存性がなくなるため、前記フィルター回路のパルス除去幅の設定を小さくすることができ、バスモニター行為の検出感度を高く保つことが可能となる。

また、本発明の半導体集積回路は、データを伝送するデータバスと、前記データバスにより伝送されるデータの反転データを伝送する反転データバスと、前記データバスにスイッチを介して接続され、選択データバスに他のスイッチを介して接続される遅延回路と、テスト信号によって、前記データバスの信号を選択データバスへそのまま出力するか、前記遅延回路を介して選択データバスへ出力するかを、選択するスイッチと、前記選択データバスにより伝送されるデータと前記反転データバスにより伝送される反転データとを比較し、データ遷移のタイミング差をパルス信号として出力する比較回路と、前記比較回路の出力を入力とし、所定期間以下のパルスを除去するフィルター回路とを有し、前記遅延回路の遅延時間は、前記遅延回路により遅延されるパルス幅が前記フィルター回路のパルス除去幅よりも大きく、前記フィルターの出力をアラーム信号とするものである。

これにより、データバスの改ざんやバスモニター行為の検出、電力解析への対抗だけでなく、本回路の故障や攻撃者による本回路の改ざんをチェックすることが可能となる。

本発明の半導体集積回路によれば、データを伝送するデータバスと、前記データバスにより伝送されるデータの反転データを伝送する反転データバスと、前記データバスにより伝送されるデータと前記反転データバスにより伝送される反転データとを比較し、データ遷移のタイミング差をパルス信号として出力する比較回路と、所定期間以下のパルスを除去するフィルター回路とを有し、前記フィルター回路の出力をアラーム信号とするため、設計や製造ばらつきによるアラーム誤発生を抑えつつ、電力解析や故障の誘発への対策だけでなく、バスへのプローブ配置やモニターパッド形成といったバスモニター行為を検出することが可能となるため、動作の信頼性が高く、かつ、よりセキュリティの高いデータ伝送が可能となる。

さらに、前記データバスと前記反転データバスの複数の配線を、固定電位の配線と交互に配置することにより、隣接データバスのノイズ影響を受けにくくなり、前記フィルター回路のパルス除去幅の設定を小さくすることができるので、バスモニター行為の検出感度を高めることができ、よりセキュリティを向上することが可能となる。

また、本発明の別の半導体集積回路によれば、データを伝送するデータバスと、前記データバスにより伝送されるデータの反転データを伝送する反転データバスと、前記データバスにスイッチを介して接続され、選択データバスに他のスイッチを介して接続される遅延回路と、テスト信号によって、前記データバスの信号を選択データバスへそのまま出力するか、前記遅延回路を介して選択データバスへ出力するかを、選択するスイッチと、前記選択データバスにより伝送されるデータと前記反転データバスにより伝送される反転データとを比較し、データ遷移のタイミング差をパルス信号として出力する比較回路と、前記比較回路の出力を入力とし、所定期間以下のパルスを除去するフィルター回路とを有し、前記遅延回路の遅延時間は、前記遅延回路により遅延されるパルス幅が前記フィルター回路のパルス除去幅よりも大きく、前記フィルター回路の出力をアラーム信号とするため、データバスの改ざんやバスモニター行為の検出、電力解析への対抗だけでなく、本回路の故障や攻撃者による本回路の改ざんをチェックすることが可能となり、より半導体集積回路の信頼性やセキュリティを向上することができる。

以下、本発明の実施の形態を、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体集積回路の構成を示す図である。
図１において、１はデータバス、２は反転データバス、３はＮＸＯＲ回路（ＸＯＲの反転を出力）、４は比較結果、５はフィルター回路、６はアラーム信号である。

データバス１は正論理、反転データバス２は負論理で、これらのバス２本で１つの信号を伝達するデュアルレールバスを構成している。ＮＸＯＲ回路３は、データバス１、反転データバス２の比較を行い、データバス１と反転データバス２の極性が異なる場合はＬｏｗを、極性が同じ場合はＨｉｇｈを比較結果４に出力する。フィルター回路５は、所定期間以下の正極のパルス幅を除去する回路である。比較結果４をフィルター回路５に入力し、出力をアラーム信号６とする。

図２は、本発明の実施の形態１に係る半導体集積回路の動作を示す図である。図２を用いて、図１の半導体集積回路の動作を説明する。

図２において、Ｔ０−Ｔ１期間は、データバス１と反転データバス２が同じタイミングで遷移する場合を示している。この場合は、データバス１と反転データバス２の信号は互いに極性が反転となるため、比較結果４はＬｏｗ固定となり、アラーム信号６もＬｏｗ固定で、アラームが出力されない。

Ｔ１−Ｔ２期間は、データバス１と反転データバス２の遷移タイミングが少しずれている場合を示している。このようなタイミング差は、それぞれのデータバスの配線長や寄生容量のずれが生じた場合に発生する。また製造時のばらつきなどによっても発生する可能性もある。フィルター回路５は、予めこれらのタイミングばらつきの時間を考慮して、除去パルス幅の設定を行っておく。データバス１と反転データバス２の遷移タイミングのずれは、ＮＸＯＲ回路３によって、比較結果４に狭パルスとなって出力されるが、フィルター回路５によって、これらのパルスは除去される。したがって、アラーム信号６はＬｏｗ固定となり、アラームは出力されない。

Ｔ２−Ｔ３期間は、データバス１と反転データバス２の遷移タイミングのずれが大きくなった場合を示している。このような場合が発生する例としては、１つはプローブをデータバス１に置いた場合、もう１つはＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）装置によってデータバス１にモニター用のパッド形成した場合などが考えられる。これらは、いずれも寄生容量（プローブの寄生容量、パッドの寄生容量）がデータバス１に追加され、その結果データバス１のデータ遷移タイミングが反転データバス２よりも遅くなる。データバス１と反転データバス２の遷移タイミングのずれが大きくなると、比較結果４のパルス幅がフィルター回路５の除去パルス幅よりも大きくなり、アラーム信号６にパルス（アラーム）が出力される。よって、バスへのプローブ配置やパッド形成といったバスモニター行為を検出することが可能である。

Ｔ３−Ｔ４期間は、データバス１に、例えばプロービングによって強制的にＬｏｗを印加された場合を示している。この場合でも、強制的にデータを変更された期間のパルス信号が比較結果４に出力され、その結果アラーム信号６にパルス（アラーム）が出力される。よって、プロービングやレーザ照射などによる、データバスへの強制印加、データ改ざんも検出することが可能である。

以上述べたように、データバス１と反転データバス２のＮＸＯＲ回路３で比較を行い、その出力である比較結果４をフィルター回路５によって、所定期間のパルス幅以上のパルスをアラーム信号６として出力することにより、設計や製造ばらつきによるアラーム誤発生を抑えつつ、プロービングやレーザ照射によるバスへの強制印加、データ改ざんを検出するだけでなく、バスへのプローブ配置やモニターパッド形成といった、バスモニター行為に対しても検出することが可能となる。

また、本発明の半導体集積回路はデータバス１と反転データバス２のデュアルレールバスで構成されているため、データが０、１に関わらずデータバス１、反転データバス２の一方は充電、もう一方は放電となり、バスの消費電力のデータ依存性がなくなる。したがって、消費電力のデータ依存性を元に暗号の秘密鍵を探索する電力解析への対抗となる。

図３は、本発明の実施の形態１に係る半導体集積回路のフィルター回路５の構成の一例を示す図である。

図３において、５１はＡＮＤ回路、５２は遅延回路である。ＡＮＤ回路５１は、比較結果４と、比較結果４が入力された遅延回路５２の出力を入力とする。本回路によって、遅延回路５２で設定された遅延時間よりも短い期間の正極のパルス幅は除去される。なお、本構成はフィルター回路５の一例であり、所定のパルス幅以下のパルスを除去するローパスフィルターであれば、その他の構成でも適用できる。

図４は、図１に示した半導体集積回路のデータバス１、反転データバス２のレイアウト構成の一例を示す図である。

図４において、１０はビット０のデータバス、２０はビット０の反転データバス、１１はビット１のデータバス、２１はビット１の反転データバス、３０はグランドである。

グランド３０は、データバス１０、反転データバス２０、データバス１１、反転データバス２１それぞれの間に配置されている。

図１に示した本発明の半導体集積回路では、データバス１と反転データバス２のデータの遷移タイミングを比較するため、通常時のデータバス１と反転データバス２のデータ伝送時間を予め揃えておく必要がある。設計に際しては、例えばデータバス１と反転データバス２の配線長を揃えておく等の対応が必要である。しかしながら、例えばＣＰＵとメモリを接続するメモリバス配線などで、複数のビット配線が並行に配置される場合、隣接する配線の影響を考慮する必要がある。例えばビット０の反転データバス２０とビット１のデータバス１１が隣接して配置された場合、ビット０とビット１のデータは相関がないため、反転データバス２０のデータ遷移が発生するとき、データバス１１の信号の状態は、例えば、ＬｏｗからＨｉｇｈへ遷移、ＨｉｇｈからＬｏｗへ遷移、Ｌｏｗで静止、Ｈｉｇｈで静止、などのように複数存在する。データバス１１の状態で反転データバス２０のデータ遷移の遅延時間が変わるため、このばらつきも考慮すると、フィルター回路５のパルス除去幅を比較的大きく設定する必要がある。しかし、フィルター回路５のパルス除去幅を大きくすることは、バスモニターの検出感度を低下させるため望ましくない。

図４のデータバス、及び反転データバスのレイアウトでは、各バス配線の両隣はグランド線のため、他のビットデータの影響を受けにくくなっている。よって、データ遷移の遅延時間の隣接バスのデータ依存性はなくなり、フィルター回路５のパルス除去幅を小さく設定することができ、バスモニターの検出感度を高く保つことが可能となる。

また、ＩＣカードに本実施の形態１の半導体集積回路を有するようにすることにより、ＩＣカードのセキュリティを向上することができる。

このように、本実施の形態によれば、データを伝送するデータバス１と、前記データバス１により伝送されるデータの反転データを伝送する反転データバス２と、前記データバス１により伝送されるデータと前記反転データバス２により伝送される反転データとを比較し、データ遷移のタイミング差をパルス信号として出力するＮＸＯＲ回路３と、前記ＮＸＯＲ回路３の出力を入力とし、所定期間以下のパルスを除去するフィルター回路５とを有し、前記フィルター回路５の出力をアラーム信号６とするため、設計や製造ばらつきによるアラーム誤発生を抑えつつ、電力解析や故障の誘発への対策だけでなく、バスへのプローブ配置やモニターパッド形成といったバスモニター行為を検出することが可能となるため、動作の信頼性が高く、かつ、よりセキュリティの高いデータ伝送が可能となるという効果がある。

（実施の形態２）
図５は、本発明の実施の形態２に係る半導体集積回路の構成を示す図である。
図５において、１はデータバス、１Ｄは選択データバス、２は反転データバス、３はＮＸＯＲ回路（ＸＯＲの反転を出力）、４は比較結果、５はフィルター回路、６はアラーム信号、７は遅延回路、８はテスト信号、９ａ、９ｂはスイッチ、１０はテスト回路である。ここで、テスト回路１０は、遅延回路７、及びスイッチ９ａ、９ｂを有するものとする。

図５のデータバス１、反転データバス２、ＮＸＯＲ回路３、フィルター回路５は、実施の形態１に示した図１と同じであり、説明は省略する。図１と異なる点は、遅延回路７がデータバス１の途中、ＮＸＯＲ回路３へ入力される前に、スイッチ９ａ、９ｂを介して接続されている点である。スイッチ９ａ、９ｂはテスト信号８で制御され、テスト信号８がＬｏｗの時は、データバス１の信号は遅延回路７を通らずにＮＸＯＲ回路３へ入力され、テスト信号８がＨｉｇｈの時は、遅延回路７を通ってＮＸＯＲ回路３へ入力されるようスイッチ９ａ、９ｂが動作する。また、スイッチ９ｂにより選択され、ＮＸＯＲ回路３へ入力されるデータバス１の信号を選択データバス１Ｄとする。遅延回路７の遅延時間ｔｄは、フィルター回路５のパルス除去幅よりも大きい時間に設定しておく。

図５の半導体集積回路では、データバス１と反転データバス２のデータ遷移のタイミングを比較する機能をテストできるようにしている。図６を用いて、図５の半導体集積回路の動作を説明する。

図６は、本発明の実施の形態２に係る半導体集積回路の動作を示す図である。
図６において、Ｔ１０−Ｔ１１期間は、テスト信号がＬｏｗの場合で、通常状態である。この場合、スイッチ９ａ、９ｂは、データバス１が選択データバス１Ｄに直結される形で接続されるため、データバス１と選択データバス１Ｄと遷移タイミングは同じになる。よって、選択データバス１Ｄと反転データバス２の遷移タイミングが同じになり、比較結果４はＬｏｗ固定となる。その結果、アラーム信号６はＬｏｗとなり、アラームは出力されない。

Ｔ１１−Ｔ１２期間で、テスト信号をＨｉｇｈにすると、スイッチ９ａ、９ｂは、データバス１が遅延回路７を介して選択データバス１Ｄに接続されるため、選択データバス１Ｄの信号はデータバス１に対して、遅延回路７の遅延時間ｔｄだけ遅延した信号となる。その結果、選択データバス１Ｄと反転データバス２の遷移タイミングが遅延時間ｔｄだけ異なり、比較結果４にパルス幅が遅延時間ｔｄとなる正極のパルス信号が出力される。遅延回路７の遅延時間ｔｄは、前記遅延回路７により遅延されるパルス幅がフィルター回路５のパルス除去幅よりも大きくなるよう設定されているため、アラーム信号６に正極のパルス信号が出力され、アラームが出力される。

テスト回路１０を設けることにより、生産の検査時に、ＮＸＯＲ回路３、及びフィルター回路５におけるデータバス１と反転データバス２のデータ遷移のタイミングを比較する機能をテストすることが可能となる。また、生産の検査時だけでなく、実際の使用時でも、例えば、スタートアップ時にテスト信号８をＨｉｇｈにして、アラーム信号６が出力されることをチェックすることにより、データバス１と反転データバス２のデータ遷移のタイミングを比較する機能の故障、または攻撃者によるＮＸＯＲ回路３、及びフィルター回路５の改ざんをチェックすることが可能となる。

なお、本発明の実施の形態１及び２の半導体集積回路では、データバスは、データバス１と反転データバス２で構成していたが、データバスを同一のデータを伝送する２つのデータバスから構成し、２つのデータバスのデータ遷移のタイミングをチェックするように構成してもよい。この場合、消費電力のデータ依存性は存在するが、前述の半導体集積回路と同様、データバスの改ざんやバスモニター行為を検出することは可能である。

また、ＩＣカードに本実施の形態２の半導体集積回路を有するようにすることにより、ＩＣカードのセキュリティを向上することができる。

このように、本実施の形態によれば、データを伝送するデータバス１と、前記データバス１により伝送されるデータの反転データを伝送する反転データバス２と、前記データバス１にスイッチ９ａを介して接続され、選択データバス１Ｄに他のスイッチ９ｂを介して接続される遅延回路７と、テスト信号８によって、前記データバス１の信号を選択データバス１Ｄへそのまま出力するか、前記遅延回路７を介して選択データバス１Ｄへ出力するかを、選択するスイッチ９ａ、９ｂと、前記選択データバス１Ｄにより伝送されるデータと前記反転データバス２により伝送される反転データとを比較し、データ遷移のタイミング差をパルス信号として出力するＮＸＯＲ回路３と、前記ＮＸＯＲ回路３の出力を入力とし、所定期間以下のパルスを除去するフィルター回路５とを有し、前記遅延回路７の遅延時間は、前記遅延回路７により遅延されるパルス幅が前記フィルター回路５のパルス除去幅よりも大きく、前記フィルター回路の出力をアラーム信号６とするため、データバスの改ざんやバスモニター行為の検出、電力解析への対抗だけでなく、本回路の故障や攻撃者による本回路の改ざんをチェックすることが可能となり、より半導体集積回路の信頼性やセキュリティを向上することができるという効果がある。

以上のように、本発明にかかる半導体集積回路は、集積回路から機密情報を不正に取得しようとする攻撃へ対抗するデータ転送回路を有し、高セキュリティ用途のＬＳＩやＩＣカードとして有用である。

本発明の実施の形態１に係る半導体集積回路の構成を示す図 本発明の実施の形態１に係る半導体集積回路の動作を示す図 本発明の実施の形態１に係る半導体集積回路のフィルター回路の構成を示す図 本発明の実施の形態１に係る半導体集積回路のバス配線の構成を示す図 本発明の実施の形態２に係る半導体集積回路の構成を示す図 本発明の実施の形態２に係る半導体集積回路の動作を示す図

符号の説明

１０、１１ データバス
１Ｄ 選択データバス
２、２０、２１ 反転データバス
３ ＮＸＯＲ回路
４ 比較結果
５ フィルター回路
６ アラーム信号
３０ グランド線
５１ ＡＮＤ回路
７、５２ 遅延回路
８ テスト信号
９ａ、９ｂ スイッチ
１０ テスト回路

Claims (7)

1. データを伝送するデータバスと、
   前記データバスにより伝送されるデータの反転データを伝送する反転データバスと、
   前記データバスにより伝送されるデータと前記反転データバスにより伝送される反転データとを比較し、データ遷移のタイミング差をパルス信号として出力する比較回路と、
   前記比較回路の出力を入力とし、所定期間以下のパルスを除去するフィルター回路とを有し、
   前記フィルター回路の出力をアラーム信号とする、
   ことを特徴とする半導体集積回路。
2. 請求項１に記載の半導体集積回路において、
   前記比較回路は、ＸＯＲ回路の出力を反転した信号を出力する、
   ことを特徴とする半導体集積回路。
3. 請求項１に記載の半導体集積回路において、
   前記フィルター回路は、
   前記比較回路の出力信号と、前記比較回路の出力信号を所定の遅延時間を有する遅延回路により所定時間を遅延させた信号とのＡＮＤ演算を行い、前記遅延回路の遅延時間以下のパルスを除去した信号を出力する、
   ことを特徴とする半導体集積回路。
4. 請求項１に記載の半導体集積回路において、
   前記データバスと前記反転データバスの複数の配線を、固定電位の配線と交互に配置する、
   ことを特徴とする半導体集積回路。
5. データを伝送するデータバスと、
   前記データバスにより伝送されるデータの反転データを伝送する反転データバスと、
   前記データバスにスイッチを介して接続され、選択データバスに他のスイッチを介して接続される遅延回路と、
   テスト信号によって、前記データバスの信号を選択データバスへそのまま出力するか、前記遅延回路を介して選択データバスへ出力するかを、選択するスイッチと、
   前記選択データバスにより伝送されるデータと前記反転データバスにより伝送される反転データとを比較し、データ遷移のタイミング差をパルス信号として出力する比較回路と、
   前記比較回路の出力を入力とし、所定期間以下のパルスを除去するフィルター回路とを有し、
   前記遅延回路の遅延時間は、前記遅延回路により遅延されるパルス幅が前記フィルター回路のパルス除去幅よりも大きく、
   前記フィルター回路の出力をアラーム信号とする、
   ことを特徴とする半導体集積回路。
6. 同一のデータを伝送する２つのデータバスと、
   前記２つのデータバスのデータを比較し、データ遷移のタイミング差をパルス信号として出力する比較回路と、
   前記比較回路の出力を入力とし、所定期間以下のパルスを除去するフィルター回路とを有し、
   前記フィルター回路の出力をアラーム信号とする、
   ことを特徴とする半導体集積回路。
7. 請求項１、請求項５、または請求項６に記載の半導体集積回路を有する、
   ことを特徴とするＩＣカード。

Images