CN107290650A - Bist逻辑电路、低功耗芯片、存储器的测试方法及电子设备 - Google Patents

Abstract

本申请提供一种BIST逻辑电路、低功耗芯片、存储器的测试方法及电子设备，该用于对低功耗芯片中的存储器进行测试的BIST逻辑电路包括控制单元、测试单元，控制单元在接收到测试激励信号时生成用于表征待测试步骤的测试状态信号，输出至测试单元；测试单元用于在上电后根据测试状态信号生成用于表征待测试步骤时序的时序状态信息，并根据时序状态信息对存储器执行所述待测试步骤。由设置在常开区域的控制单元处理测试状态信号，在低功耗模式下，控制单元持续处于上电状态、测试单元不耗电，能够保存测试状态信号，测试单元能够根据测试状态信号继续执行测试，在保证能够进行低功耗测试的同时，极大的降低了芯片在低功耗模式下的功耗。

Description

BIST逻辑电路、低功耗芯片、存储器的测试方法及电子设备

技术领域

本申请涉及集成电路测试领域，尤其涉及一种BIST逻辑电路、低功耗芯片、存储器的测试方法及电子设备。

背景技术

随着设计与制造技术的发展，集成电路设计从晶体管的集成发展到逻辑门的集成，现在又发展到IP的集成，即SOC(System-on-a-Chip)设计技术。SOC芯片是可以根据用户需求进行订制的集成电路，可以有效地降低电子/信息系统产品的开发成本，缩短开发周期，提高产品的竞争力。

SOC芯片在完成封装后需要对内部的数字逻辑和某些特定逻辑执行测试，根据测试结果筛选出功能正常的芯片。这些测试中就包括对内部存储器的测试，存储器的测试大多采用BIST(built in self built，内建自测试)的方式。存储器的BIST方式是在芯片设计阶段将存储器的测试逻辑放在芯片内部。芯片流片之后在ATE(automatic testequipment，自动测试装置)上测试时只需要给出测试激励信号，芯片会自动完成存储器的测试，并给出测试结果。存储器测试采用BIST方式提高了测试的可靠性，大大降低了测试时间。由于ATE测试费用是按照时间计费的，所以SOC芯片的测试成本会明显减小。

随着穿戴设备的兴起，低功耗芯片的需求越来越大，目前是通过在芯片内部划分电源区域：常开区域(Always on domain)和可通断区域(Power down domain)，通过将某些单元(例如，存储器等)设置在可通断区域、增加低功耗模式以降低芯片功耗。然而，在低功耗模式下存储器的外围电路会断电，如果将BIST逻辑电路也放置在可通断区域中，如图1a所示，则低功耗模式下BIST逻辑电路也会掉电，无法测试存储器的低功耗模式；若将BIST逻辑电路放在常开区域中，如图1b所示，BIST逻辑电路在低功耗模式下会消耗电池的电能，导致芯片在低功耗模式下功耗仍较大。

发明内容

有鉴于此，本申请提供一种BIST逻辑电路、低功耗芯片、存储器的测试方法及电子设备。

具体地，本申请是通过如下技术方案实现的：

一种用于对低功耗芯片中的存储器进行测试的BIST逻辑电路，所述低功耗芯片的电源区域包括常开区域Always on domain和可通断区域Power down domain，所述存储器设置在可通断区域，所述BIST逻辑电路包括：设置在常开区域的控制单元和设置在可通断区域的测试单元；

所述控制单元用于接收外部设备发送的测试激励信号，并根据所述测试激励信号生成用于表征待测试步骤的测试状态信号，输出至所述测试单元；

所述测试单元用于在上电后根据所述测试状态信号生成用于表征待测试步骤时序的时序状态信息，并根据所述时序状态信息对所述存储器执行所述待测试步骤。

本申请还公开了一种低功耗芯片，所述低功耗芯片的电源区域包括常开区域Always on domain和可通断区域Power down domain，所述低功耗芯片中的存储器设置在可通断区域，所述低功耗芯片包括如前所述的BIST逻辑电路。

本申请还公开了一种存储器的测试方法，包括以下步骤：

控制单元接收外部设备发送的测试激励信号，并根据所述测试激励信号生成用于表征待测试步骤的测试状态信号，输出至测试单元；

所述测试单元在上电后根据所述测试状态信号生成用于表征待测试步骤时序的时序状态信息，并根据所述时序状态信息对存储器执行所述待测试步骤。

本申请还公开了一种电子设备，包括如前所述的低功耗芯片。

本申请所述BIST逻辑电路用于对低功耗芯片中的存储器进行测试，所述低功耗芯片的电源区域包括常开区域Always on domain和可通断区域Power down domain，所述存储器设置在可通断区域，所述BIST逻辑电路包括：设置在常开区域的控制单元和设置在可通断区域的测试单元；所述控制单元在接收到测试激励信号时生成用于表征待测试步骤的测试状态信号，输出至所述测试单元；所述测试单元用于在上电后根据所述测试状态信号生成用于表征待测试步骤时序的时序状态信息，并根据所述时序状态信息对所述存储器执行所述待测试步骤。由设置在常开区域的控制单元处理测试状态信号，在低功耗模式下，控制单元仍处于上电状态，能够保存测试状态信号，在低功耗模式结束、可通断区域通电后，测试单元能够根据测试状态信号继续执行测试，且在芯片处于低功耗模式时，BIST逻辑电路中的测试单元不耗电，在保证能够进行低功耗测试的同时，极大的降低了芯片在低功耗模式下的功耗。

附图说明

图1a是一种现有的包含BIST逻辑电路的芯片的逻辑框图；

图1b是一种现有的包含BIST逻辑电路的芯片的逻辑框图；

图2a是本申请一示例性实施例示出的一种BIST逻辑电路的逻辑框图；

图2b是本申请一示例性实施例示出的一种BIST逻辑电路的逻辑框图；

图2c是本申请一示例性实施例示出的一种BIST逻辑电路的逻辑框图；

图3a是本申请一示例性实施例示出的一种BIST逻辑电路的逻辑框图；

图3b是本申请一示例性实施例示出的一种BIST逻辑电路的逻辑框图；

图4是本申请一示例性实施例示出的一种BIST逻辑电路的逻辑框图；

图5是本申请一示例性实施例示出的一种BIST逻辑电路的逻辑框图；

图6是本申请一示例性实施例示出的一种低功耗芯片的逻辑框图；

图7是本申请一示例性实施例示出的存储器的测试方法的流程图；

图8是本申请一示例性实施例示出的存储器的测试方法的流程图；

图9是本申请一示例性实施例示出的一种电子设备的逻辑框图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。

本发明实施例提供了一种BIST逻辑电路，该BIST逻辑电路用于对低功耗芯片中的存储器进行测试，用于根据外部设备发送的测试激励信号对存储器执行测试，该芯片的电源区域包括常开区域Always on domain和可通断区域Power down domain。低功耗模式下可通断区域处于断电状态、存储器由低电量供电系统供电，本实施例中的存储器若断电则内部存储的数据会清除，但有低电量供电系统供电时仍能保存之前的数据。对于存储器是否满足要求，通常是通过BIST(built in self built，内建自测试)的方式对存储器执行测试，不但要测试存储器处于正常供电状态下存储数据的功能是否正常，还要测试低功耗模式下的性能。然而，将BIST逻辑电路也放置在可通断区域中，如图1a所示，则低功耗模式下BIST逻辑电路也会掉电，无法测试存储器的低功耗模式；若将BIST逻辑电路放在常开区域中，如图1b所示，BIST逻辑电路在低功耗模式下会消耗电池的电能，导致芯片在低功耗模式下功耗仍较大。基于此，本实施例提供了一种BIST逻辑电路。

如图2a所示，所述BIST逻辑电路200包括设置在常开区域的控制单元210、设置在可通断区域的测试单元220；

控制单元210接收外部设备(图中未示出)发送的测试激励信号，根据测试激励信号确定需对所述芯片中的存储器290执行测试，即根据所述测试激励信号生成用于表征待测试步骤的测试状态信号，并将测试状态信号发送至测试单元220；

测试单元220与存储器290连接，在可通断区域处于上电状态时，测试单元220根据接收的测试状态信号生成用于表征待测试步骤时序的时序状态信息，并根据所述时序状态信息对所述存储器290执行所述待测试步骤。

在对低功耗芯片中的存储器290执行测试的过程中，常开区域一直处于通电(上电)状态，而可通断区域则根据测试需求可能处于上电或下电(断电)状态。控制单元210设置在常开区域，在整个测试过程中，控制单元210能够生成测试状态信号，且能够记录测试状态信号，不受可通断区域上电或下电状态变化的影响。测试单元220根据测试状态信号确定时序状态信息，根据时序状态信息对存储器290执行测试操作。

本申请的BIST逻辑电路200要对存储器290的低功耗模式执行测试，即测试可通断区域下电之后能否正确保存之前储存的数据，从而整个测试过程至少执行2个测试步骤：1)写入测试数据，2)控制可通断区域下电再上电后读出测试数据并校验测试数据。

对存储器290的测试包括是否能正常写入数据、存储数据是否正常等，以测试操作中的写入测试数据、读出测试数据为例，写入测试数据包括将根据时序状态信息确定的测试数据写入存储器290；读出测试数据包括读出存储器中存储的测试数据(上一次写入存储器中的测试数据)，将读出的测试数据与之前写入的测试数据进行比较，判断存储的测试数据是否有误(即判断下电后存储器290能否正确存储之前写入的数据)。在测试操作结束时输出对测试数据进行校验的校验结果，根据校验结果可以判断存储器290是否正常，出现异常的原因及部位等。

通过将BIST逻辑电路200进行功能分离，将需要记录测试进程以保证通断电后测试可持续进行的控制单元210设置在常开区域，将其它部件设置在可通断区域，从而在保证能正常测试低功耗模式的情况下，BIST逻辑电路200的能耗尽可能的少，从而极大的降低了芯片在低功耗模式下的功耗。

本实施例中的BIST逻辑电路200要测试低功耗模式下存储器290能否正确存储之前写入的数据，最简测试过程也要包括向存储器290写入一次测试数据，控制可通断区域下电后再上电，从存储器290读出上次写入的测试数据，将读出的测试数据与写入的测试数据进行比较。从上述描述可知，一个完整测试过程有多个测试步骤，例如可以测试完成信号标志一个测试步骤结束，以通知其它单元本测试步骤完成、可以进入下一测试步骤了，即使控制单元210生成对应的测试状态信号，从而使测试单元220根据对应的测试状态信号对存储器290执行相应(后续)步骤的测试，因而测试单元220的测试完成信号可以直接发给控制单元210，也可以发给外部设备，再由外部设备控制控制单元210生成对应的测试状态信号。基于上述对测试完成信号走向的不同，以下将以图2b、图2c为例进行示例性地说明。

如图2b所示，整个测试过程开始时，控制单元211根据接收的来自外部设备280的测试激励信号生成用于表征待测试步骤的测试状态信号，并将测试状态信号输出至测试单元220；

测试单元220根据测试状态信号对存储器290进行测试，并在完成该测试步骤时，生成测试完成信号，并当所述待测试步骤不是测试流程中的最后一个步骤时将测试完成信号发送至控制单元210。

在可选的一种实施方式中，控制单元210在接收到测试完成信号时，确定需对存储器290继续执行测试，则根据测试完成信号更新所述测试状态信号，并将更新后的测试状态信号输出至测试单元220，上述测试过程持续进行，直到整个测试流程结束时停止(测试流程中的最后一个测试完成信号发送至外部设备280，以通知外部设备280已完成本测试流程的测试)。

如图2c所示，与上述方案的主要区别在于，测试单元220在完成对存储器290的测试时，将测试完成信号发送至外部设备280，以由外部设备280基于该测试完成信号确定是否停止对存储器290的测试；

整个测试过程开始时，控制单元211根据接收的来自外部设备280的针对该测试流程的首个测试激励信号确定需对芯片中的存储器290执行测试，根据测试激励信号生成对应的测试状态信号并输出至测试单元220；

测试单元220根据测试状态信号对存储器290进行测试，并在完成对存储器290的测试时，将测试完成信号发送至外部设备280；外部设备280根据接收的测试完成信号判断整个测试过程是否完成，若是，则测试终止；若否，则基于测试完成信号对最近发送至控制单元210的测试激励信号进行调整，将调整后的测试激励信号(非首个测试激励信号)发送至控制单元211；

控制单元211在接收到该测试流程的非首个测试激励信号时，确定需继续对存储器290执行测试，则根据所述非首个测试激励信号生成对应的测试状态信号并输出至测试单元220，上述测试过程持续进行，直到完成本测试流程的测试时停止。

如前所述，整个测试过程可以有多个测试步骤，当然，也可能存在多种测试流程(例如测试流程1、测试流程2等)，以测试流程1有5个测试步骤为例，可以用时序状态“1-2”表示以测试流程1中的测试步骤2对存储器执行测试，例如，测试单元220根据控制单元210发送的某测试流程的第一个测试状态信号确定以时序状态“1-0”对存储器290执行测试，根据该测试流程的第二个测试状态信号确定以时序状态“1-1”对存储器290执行测试等，即便可通断区域经历了下电再上电的过程，依然可以继续执行后续测试步骤。显然控制单元210发送的测试状态信号包含有表示测试流程和测试时序的信息，且在一个完整的测试过程中，表示测试流程的信息可以不变，由测试时序信息控制测试继续执行即可，为了简化控制程序、减小因运行较大程序而占用较大能耗的问题，对测试单元220的结构作了进一步的细化。

如图3a、3b所示，测试单元320包括：流程识别器321、时序发生器322、校验器323；测试状态信号包括测试流程子信号和测试时序子信号；

流程识别器321根据测试流程子信号生成用于表征测试流程的流程识别信号，并发送所述流程识别信号至时序发生器322；

时序发生器322根据流程识别信号识别测试流程，并根据测试时序子信号生成用于表征该测试流程中待测试步骤时序的时序状态信息，根据对应的时序状态信息对存储器390执行相应的测试操作，时序发生器322用于对存储器390执行写入测试数据的操作，在测试操作结束时输出测试完成信号，将时序状态信息、测试完成信号发送至校验器323；

时序状态信息中若包含对存储器390执行读出测试数据的操作，时序发生器322控制校验器323读出存储器390中的测试数据(上一测试步骤写入的测试数据)，校验器323对读出与写入的测试数据进行校验，在校验器323完成校验且时序发生器322写入测试数据完成时，输出测试完成信号，并将测试数据的校验结果输出至外部设备380。

上述测试过程持续进行，直到整个测试流程结束时停止；前述将测试过程中的所有测试完成信号都发送到外部设备380的情况下，外部设备380可以根据接收到的测试完成信号的数量判断整个测试过程是否完成，或者为不同的测试步骤设定不同的测试完成信号，外部设备380可以在接收到特定的测试完成信号时判断整个测试过程已经完成；而对于测试单元320将测试完成信号发送给控制单元310的情况，控制单元310可以在整个测试过程结束时停止向测试单元320发送测试状态信号以停止测试，但是，出于测试正常设计，需要告知外部设备380整个测试过程结束，可以在控制单元310接收测试单元320发送的测试完成信号的过程中，向测试单元320反馈一握手信号，例如告之测试单元320已发送了多少个测试完成信号、将该测试流程下的最后一个测试完成信号输出至外部设备380等，从而外部设备380可以基于该测试完成信号确定已完成本测试流程。

时序状态信息中可能包含多种测试操作，例如对存储器390执行写入测试数据的操作，对存储器390执行读出测试数据的操作，对存储器390执行读出测试数据的操作后再执行写入测试数据的操作，具体的测试操作与预设的测试流程相关。

如前所述，本申请提供的BIST逻辑电路300能够对存储器390的低功耗模式执行测试，低功耗模式测试过程中，需要控制可通断区域在下电状态、上电状态间切换，通常来说，是一个测试步骤完成之后，控制可通断区域进入下电状态，到达预设时间后再进入上电状态，则测试单元320继续执行下一步骤的测试，显然，可以根据测试完成信号来控制可通断区域是否进入下电状态、上电状态。

如图3a所示，测试完成信号被发送到控制单元310，对存储器390执行低功耗模式测试时，可以由控制单元310根据测试完成信号生成控制可通断区域断电或通电的电信号(内置通断电信号)，例如，控制单元310先根据内置通断电信号控制可通断区域断电，再生成用于使测试单元320进行下一步骤测试的测试状态信号，再控制可通断区域通电，测试单元320恢复供电后根据该测试状态信号对存储器390执行下一步骤的测试。

如图3b所示，测试完成信号被发送到外部设备380，对存储器390执行低功耗模式测试时，由外部设备380根据接收的测试完成信号生成控制可通断区域断电或通电的电信号(外置通断电信号)，例如，外部设备380先根据外置通断电信号控制可通断区域断电，再用调整后的激励信号使控制单元310生成用于使测试单元320进行下一步骤测试的测试状态信号，再控制可通断区域通电，测试单元320恢复供电后根据该测试状态信号对存储器390执行下一步骤的测试。

对存储器390的功能执行测试，显然需要知道存储器390的功能是否正常，这个可以通过测试结果体现，从上述描述中可知，校验器323将从存储器390中读出的测试数据与上次写入存储器390中的测试数据进行比较，通过比较后可以生成校验结果(该测试步骤的结果)，如图3a、图3b所示，每次生成的校验结果都可以发送至外部设备380，由外部设备380将校验结果处理成测试结果，特别是在整个测试流程有多个测试步骤、会生成多个校验结果的情况下，可以由外部设备380将达到预设数量的校验结果处理生成最终的测试结果，当然，也可以是在收到该测试流程下最后一个测试完成信号时将校验结果处理生成最终的测试结果。

当然，如图4所示，也可以在常开区域设置结果处理器430，校验器423将校验结果发送至结果处理器430，结果处理器430可以将校验结果转发给外部设备480，也可以在接收到预设数量的校验结果后处理生成最终的测试结果，再将最终的测试结果发送给外部设备480。显然，校验器423也可以将测试完成信号通过结果处理器430发送至外部设备480，当然结果处理器430也可以设置在控制单元410中。

本申请中BIST逻辑电路400用于对存储器490的功能执行测试，然而，芯片正常使用时，存储器490还需要与处理器(图中未示出)等连接，存储器490中存储有处理器运行需要的数据等，由于存储器490通常只有一个接口，BIST形式的BIST逻辑电路需要占用一个接口，为了不影响存储器490的正常使用，如图5所示，本申请为存储器590设置了扩展接口的模式控制器540。

测试单元520通过模式控制器540与存储器590连接，在对存储器590执行测试时，模式控制器540用于连通存储器590与测试单元520间的通路，以使测试单元520对存储器590执行测试；在芯片正常使用时，模式控制器540用于连通处理器等单元与测试单元520间的通路。

模式控制器540可以设置在可通断区域，以降低低功耗模式下BIST逻辑电路500的功耗，还可以设置模式控制器540默认连通处理器等单元与测试单元520间的通路，从而，在正常使用时，可通断区域从下电状态进入上电状态时，存储器590与处理器间的通路可以保持不变，减少因模式控制器540对通路的切换而影响存储器590的正常使用。另，虽然图5是基于图3b增加的模式控制器540，但是，显然，本实施例增加的模式控制器540也可以与其它附图所对应的实施例结合使用，本申请对此不作限制。

显然，将上述BIST逻辑电路应用在芯片中，可以降低芯片在低功耗模式下的功耗，基于此，如图6所示，本申请还提出了一种低功耗芯片600，低功耗芯片600的电源区域包括常开区域Always on domain和可通断区域Power down domain，低功耗芯片600包括BIST逻辑电路610、与BIST逻辑电路610连接的存储器620，存储器620设置在可通断区域；

BIST逻辑电路610包括：相互连接的控制单元611和测试单元612；控制单元611设置在常开区域，测试单元612设置在可通断区域；

控制单元611及测试单元612的功能如前所述，在此不予赘述。

本申请还提出了对低功耗芯片600中的存储器620执行测试的方法，如图7所示，

步骤S110：控制单元接收外部设备发送的测试激励信号，并根据所述测试激励信号生成用于表征待测试步骤的测试状态信号，输出至测试单元；

步骤S120：所述测试单元在上电后根据所述测试状态信号生成用于表征待测试步骤时序的时序状态信息，并根据所述时序状态信息对存储器执行所述待测试步骤。

为了更好的说明上述存储器620的测试方案，以下将通过一个实例进行具体解释。

如图8所示，为便于描述，以执行共5个步骤的测试流程为例进行说明。

步骤S201：低功耗芯片与外部设备(例如，自动测试装置(Automatic TestEquipment，ATE))连接，执行测试时，向低功耗芯片供电，外部设备向低功耗芯片发送测试激励信号，即开始执行测试，令ST＝0；当然，连续测试多个测试流程时，也可以是在第一次接收到某测试流程的第一个测试激励信号时开始执行测试，令ST＝0；后续每测试完一步、根据测试完成信号累加ST的值。由于测试流程不变，为简化描述未涉及流程识别信号部分；

步骤S202：检测ST的值；当ST＝0时，转步骤S211，ST＝1时，转步骤S221，ST＝2时，转步骤S231，ST＝3时，转步骤S241，ST＝4时，转步骤S251；

步骤S211：执行测试操作WR-PT1(写入测试数据)；例如依次向存储器的每一存储空间写入“0”；持续执行测试操作直至完成测试操作WR-PT1；

步骤S212：测试操作完成时输出测试完成信号done＝＝1，转步骤S201；当然，在写入测试数据失败时还可以输出写入出错信号等；

接收到测试完成信号done＝＝1时，ST值加1，即ST＝1；在低功耗模式测试过程中，根据测试完成信号done＝＝1控制可通断区域进入下电状态，预设时间后再进入上电状态，在可通断区域处于上电状态时进入下一测试步骤，控制可通断区域下电、上电状态切换的过程如前所述，此处不予赘述；如果是普通测试，则没有控制可通断区域下电、上电状态切换的过程，直接进入下一测试步骤；

步骤S221：执行测试操作RD-WR-PT2(读出测试数据、写入测试数据)；先读取存储器中存储的测试数据，并将本次读取的测试数据与前一次写入的测试数据进行比较，在读出测试数据的过程中、或者读出测试数据的过程结束后向存储器中写入测试数据，例如依次向存储器的每一存储空间写入“0101”；持续执行测试操作直至完成测试操作RD-WR-PT2；

步骤S222：测试操作完成时输出测试完成信号done＝＝1，转步骤S201；当然，还可以输出校验结果等；

接收到测试完成信号done＝＝1时，ST值加1，即ST＝2；

步骤S231：执行测试操作RD-WR-PT3(读出测试数据、写入测试数据)；先读取存储器中存储的测试数据，并将本次读取的测试数据与前一次写入的测试数据进行比较，在读出测试数据的过程中、或者读出测试数据的过程结束后向存储器中写入测试数据，例如依次向存储器的每一存储空间写入“1111”；持续执行测试操作直至完成测试操作RD-WR-PT3；

步骤S232：测试操作完成时输出测试完成信号done＝＝1，转步骤S201；当然，还可以输出校验结果等；

接收到测试完成信号done＝＝1时，ST值加1，即ST＝3；

步骤S241：执行测试操作RD-WR-PT4(读出测试数据、写入测试数据)；先读取存储器中存储的测试数据，并将本次读取的测试数据与前一次写入的测试数据进行比较，在读出测试数据的过程中、或者读出测试数据的过程结束后向存储器中写入测试数据，例如依次向存储器的每一存储空间写入“1010”；持续执行测试操作直至完成测试操作RD-WR-PT4；

步骤S242：测试操作完成时输出测试完成信号done＝＝1，转步骤S201；当然，还可以输出校验结果等；

接收到测试完成信号done＝＝1时，ST值加1，即ST＝4；

步骤S251：执行测试操作RD-PT5(读出测试数据)；读取存储器中存储的测试数据，并将本次读取的测试数据与前一次写入的测试数据进行比较；持续执行测试操作直至完成测试操作RD-PT5；

步骤S252：测试操作完成时输出测试完成信号done＝＝1，外部设备根据测试完成信号done＝＝1判断该测试流程下的5个测试步骤已全部测试完毕，本次测试结束。至于对4个校验结果进行汇总输出最终的测试结果，如前所述，可以包含在本测试过程中，也可以由外部设备执行，此处不予赘述。

本申请提供的低功耗芯片可以应用在蓝牙遥控器、蓝牙耳机、手环等电子设备中，通过降低低功耗模式下的功耗，能够延长电子设备中辅助供电装置的供电时长，对于日趋轻便的可穿戴设备而言，意义尤其重大。

如图9所示，电子设备999中可以包括低功耗芯片900；

低功耗芯片900包括处理器930、存储器920、BIST逻辑电路910，BIST逻辑电路910包括相互连接的控制单元911和测试单元912，低功耗芯片900的电源区域包括常开区域Always on domain和可通断区域Power down domain；

常开区域包括BIST逻辑电路910的控制单元911，可通断区域至少包括存储器920、BIST逻辑电路910的测试单元912。

上述装置中各个单元的功能和作用的实现过程具体详见上述方法中对应步骤的实现过程，在此不再赘述。

对于装置实施例而言，由于其基本对应于方法实施例，所以相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (10)

1.一种用于对低功耗芯片中的存储器进行测试的BIST逻辑电路，所述低功耗芯片的电源区域包括常开区域Always on domain和可通断区域Power down domain，所述存储器设置在可通断区域，其特征在于，所述BIST逻辑电路包括：设置在常开区域的控制单元和设置在可通断区域的测试单元；

所述控制单元用于接收外部设备发送的测试激励信号，并根据所述测试激励信号生成用于表征待测试步骤的测试状态信号，输出至所述测试单元；

所述测试单元用于在上电后根据所述测试状态信号生成用于表征待测试步骤时序的时序状态信息，并根据所述时序状态信息对所述存储器执行所述待测试步骤。

2.如权利要求1所述的BIST逻辑电路，其特征在于，所述测试单元还用于在执行完所述待测试步骤之后输出测试完成信号，并当所述待测试步骤不是测试流程中的最后一个步骤时将所述测试完成信号发送至所述控制单元。

3.如权利要求2所述的BIST逻辑电路，其特征在于，所述控制单元用于在接收到所述测试完成信号时，根据所述测试完成信号更新所述测试状态信号，并将更新后的测试状态信号发送至所述测试单元。

4.如权利要求3所述的BIST逻辑电路，其特征在于，所述控制单元根据接收的测试完成信号生成控制可通断区域断电或通电的电信号。

5.如权利要求1所述的BIST逻辑电路，其特征在于，所述测试状态信号包括测试流程子信号和测试时序子信号；所述测试单元包括流程识别器、时序发生器、校验器；

所述流程识别器用于根据测试流程子信号生成用于表征测试流程的流程识别信号，并将所述流程识别信号发送至所述时序发生器；

所述时序发生器用于根据所述流程识别信号识别测试流程，并根据测试时序子信号生成用于表征该测试流程中待测试步骤时序的时序状态信息；

所述校验器用于根据所述时序状态信息对所述存储器执行所述待测试步骤。

6.如权利要求5所述的BIST逻辑电路，其特征在于，所述待测试步骤包括读出所述存储器中存储的测试数据，

所述校验器还用于在所述待测试步骤执行完时，将测试数据的校验结果输出至所述外部设备。

7.如权利要求1至6中任一项所述的BIST逻辑电路，其特征在于，所述BIST逻辑电路还包括：设置在常开区域中的结果处理器；所述待测试步骤包括读出所述存储器中存储的测试数据；

所述校验器还用于在所述待测试步骤执行完时，将测试数据的校验结果输出至所述结果处理器；

所述结果处理器用于对达到预设数量的校验结果进行汇总生成测试结果。

8.一种低功耗芯片，所述低功耗芯片的电源区域包括常开区域Always on domain和可通断区域Power down domain，所述低功耗芯片中的存储器设置在可通断区域，其特征在于，所述低功耗芯片包括如权利要求1-7所述的BIST逻辑电路。

9.一种对权利要求8所述低功耗芯片中的存储器进行测试的方法，其特征在于，包括以下步骤：

控制单元接收外部设备发送的测试激励信号，并根据所述测试激励信号生成用于表征待测试步骤的测试状态信号，输出至测试单元；

所述测试单元在上电后根据所述测试状态信号生成用于表征待测试步骤时序的时序状态信息，并根据所述时序状态信息对存储器执行所述待测试步骤。

10.一种电子设备，其特征在于，包括如权利要求8所述的低功耗芯片。