DE102012024886A1 - Boundary Scan-Kette für gestapelten Speicher - Google Patents

Boundary Scan-Kette für gestapelten Speicher Download PDF

Info

Publication number
DE102012024886A1
DE102012024886A1 DE102012024886A DE102012024886A DE102012024886A1 DE 102012024886 A1 DE102012024886 A1 DE 102012024886A1 DE 102012024886 A DE102012024886 A DE 102012024886A DE 102012024886 A DE102012024886 A DE 102012024886A DE 102012024886 A1 DE102012024886 A1 DE 102012024886A1
Authority
DE
Germany
Prior art keywords
scan
memory
output
input
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012024886A
Other languages
English (en)
Other versions
DE102012024886B4 (de
Inventor
David J. Zimmerman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tahoe Research Ltd
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102012024886A1 publication Critical patent/DE102012024886A1/de
Application granted granted Critical
Publication of DE102012024886B4 publication Critical patent/DE102012024886B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318513—Test of Multi-Chip-Moduls
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Boundary Scan-Kette für gestapelten Speicher. Eine Ausführungsform eines Speichergeräts umfasst ein Systemelement und einen Speicherblock, der eine oder mehrere Speicherchiplagenschichten umfasst, wobei jede Speicherchiplagenschicht Eingabe-Ausgabe-(I/O)-Zellen und eine Boundary Scan-Kette für die I/O-Zellen umfasst. Eine Boundary Scan-Kette einer Speicherchiplagenschicht umfasst einen Scankettenteil für jede der I/O-Zellen, wobei der Scankettenteil für eine I/O-Zelle einen ersten Scanlogik-Multiplexer umfasst, einen Scanlogik-Latch, wobei ein Eingang des Scanlogik-Latches mit einem Ausgang des ersten Scanlogik-Multiplexers gekoppelt ist, und einen Decoder, um Befehlssignale an die Boundary Scan-Kette bereitzustellen.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der Erfindung beziehen sich generell auf das Gebiet von elektronischen Geräten und insbesondere auf eine Boundary Scan-Kette für gestapelten Speicher;
  • HINTERGRUND
  • Um dichteren Speicher für Rechenvorgänge bereitzustellen, sind Konzepte, die Speichergeräte einschließen (welche als 3D-Stapelspeicher oder gestapelter Speicher bezeichnet werden können), die eine Vielzahl eng gekoppelter Speicherelemente aufweisen, entwickelt worden.
  • Ein 3D-Stapelspeicher kann gekoppelte Schichten oder Pakete von DRAM-(dynamischer RAM)-Speicherelementen umfassen, die als ein Speicherblock bezeichnet werden können. Gestapelter Speicher kann verwendet werden, um eine große Menge an Hauptspeicher in einem einzigen Bauteil oder Paket bereitzustellen, wobei das Bauteil oder Paket auch gewisse Systemkomponenten, wie beispielsweise einen Memory-Controller und eine CPU (Hauptprozessor) umfassen kann.
  • Die Prüfung des gestapelten Speichers ist besonders wichtig, da die Kosten der Herstellung jedes Speichergeräts im Vergleich mit konventionellen Einschicht-Speichergeräten stehen.
  • Jedoch kann die Prüfung solch eines Speichergeräts signifikante Kosten erforderlich machen. Beispielsweise kann die Prüfung von I/O-Verbindungen erfordern, dass gewisse Hardware in einem Stapelspeichergerät enthalten ist, aber die Hardware verwendet eine Menge des begrenzten Raumes eines komplexen Speichergeräts, wodurch der Raum für den Speicher reduziert wird und sich die Herstellungskosten erhöhen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Erfindungsgemäße Ausführungsformen werden beispielhaft und in keiner Weise einschränkend in den Figuren der begleitenden Zeichnungen dargestellt, wobei sich gleiche Bezugsnummern auf ähnliche Elemente beziehen.
  • 1 veranschaulicht eine Ausführungsform eines 3D-Stapelspeichers;
  • 2 veranschaulicht eine Ausführungsform einer Boundary Scan-Kette für ein Speichergerät;
  • 3 veranschaulicht eine Ausführungsform eines Scanketten-Routings bei einer Ausführungsform einer Boundary Scan-Kette;
  • 4 ist eine Veranschaulichung der Befehlscodierung bei einer Ausführungsform einer Vorrichtung oder eines Systems, das eine Boundary Scan-Kette umfasst;
  • 5 ist eine Veranschaulichung eines Zeitdiagramms für eine Ausführungsform einer Vorrichtung oder eines Systems, das eine Boundary Scan-Kette umfasst;
  • 6A ist ein Ablaufdiagramm, um einen Prozess für einen Boundary Scan eines Stapelspeichergerätes zu veranschaulichen, das ein serielles Eingangs-Ausgangs-Prüfverfahren einschließt;
  • 6B ist ein Ablaufdiagramm, um einen Prozess für einen Boundary Scan eines Stapelspeichergerätes zu veranschaulichen, das ein Prüfverfahren mit seriellem Eingang, parallelem Ausgang umfasst;
  • 7 ist ein Blockdiagramm, um eine Ausführungsform einer Vorrichtung oder eines Systems zu veranschaulichen, das ein Stapelspeichergerät einschließt; und
  • 8 veranschaulicht eine Ausführungsform eines Computersystems, das eine Boundary Scan-Kette umfasst, um gestapelten Speicher zu testen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Ausführungsformen der Erfindung richten sich generell an eine Boundary Scan-Kette für gestapelten Speicher.
  • Wie hierin verwendet:
    Bedeutet „3D-Stapelspeicher” (wobei 3D auf dreidimensional hinweist) oder „gestapelter Speicher” ein Hauptspeicher, der ein oder mehrere gekoppelte Speicherchiplagenschichten, Speicherpakete oder andere Speicherelemente umfasst. Der Speicher kann vertikal oder horizontal gestapelt sein (wie beispielsweise nebeneinander) oder anderweitig Speicherelemente enthalten, die miteinander gekoppelt sind. Insbesondere kann ein DRAM-Stapelspeichergerät oder -system ein Speichergerät umfassen, das eine Vielzahl von DRAM-Chiplagenschichten aufweist. Ein Stapelspeichergerät kann auch Systemelemente im Gerät umfassen, die hier als eine Systemschicht oder ein Systemelement bezeichnet sein können, wobei die Systemschicht Elemente, wie beispielsweise eine CPU (Hauptprozessor), einen Memory-Controller und andere zugehörige Systemelemente, umfassen kann. Die Systemschicht kann einen Logikchip oder ein System-On-Chip (SoC) umfassen. Ein Stapelspeichergerät kann Through Silicon Vias (Durchkontaktierungen; TSVs) umfassen, um Verbindungen zwischen Chiplagenschichten bereitzustellen. Bei einigen Ausführungsformen kann der Logikchip ein Anwendungsprozessor oder ein Grafikprozessor (GPU) sein.
  • „Boundary Scan-Kette” bedeutet eine Reihe von miteinander verbundenen Prüfelementen in einem elektronischen Gerät, um die Prüfung von Kopplungsstrukturen zu ermöglichen.
  • Bei einigen Ausführungsformen stellt eine Vorrichtung, ein System oder ein Prozess elektrischen Zugriff auf I/O bei einem gestapelten DRAM bereit, der TSVs einschließt. Bei einigen Ausführungsformen wird eine Boundary Scan-Kette bereitgestellt, um Elemente eines gestapelten Speichers zu prüfen. Bei einigen Ausführungsformen ermöglicht die Boundary Scan-Kette die serielle und parallele Eingabe und Ausgabe zu und von I/O-Zellen, was die Überprüfung der korrekten Konnektivität von Chiplage zu Chiplage innerhalb eines TSV-verbundenen Stapels ermöglicht.
  • Die Nutzung von Through Silicon Vias (TSVs) in elektronischen Geräten ist eine aufkommende Technologie. Eine Herausforderung bezüglich dem Design und der Herstellung solcher Geräte ist der körperliche Zugang zu I/O-Zellen. Konventionelle Geräte können die Notwendigkeit des Zugriffs mit Scanketten adressieren, die nur einen seriellen Ausgang zulassen oder die komplexe Implementierungen erfordern. Es gibt gewisse Industrienormen für Verbindungsprüfungen (wie beispielsweise IEEE 1149.1 und IEEE 1500), aber diese Standards sind generell komplex und hauptsächlich für Chip-zu-Chip-Kopplungsstruktur-Onboard-Prüfungen ausgelegt. Bei konventionellen Geräten und Operationen umfasst eine typische Scankette einen Befehlsdecodierer, mehrere Register und eine Kette, die zwei Latches (Flipflop-Elemente) pro I/O-Zelle erfordert. Dies erfordert jedoch eine signifikante Menge an Hardware für die I/O-Verbindungen eines Stapelspeichergerätes.
  • Bei einigen Ausführungsformen implementieren eine Vorrichtung, ein System oder ein Verfahren eine „bloße” oder Leichtgewichts-Boundary Scan-Kette in einem gestapelten Speicher. Bei einigen Ausführungsformen umfasst eine Scankette einen einzelnen Latch pro I/O-Zelle. Bei einigen Ausführungsformen verwendet die Scankette weiter reduzierte Befehlsdecodierungslogik. Eine Ausführungsform der Scankette ist gut für die Implementierung in einer DRAM-Architektur geeignet, wo Logikgatter einen signifikanten Silikonbereich erfordern.
  • Bei einigen Ausführungsformen unterstützt eine Scankette die parallele Ausgabe, anstatt auf eine serielle Ausgabe begrenzt zu sein. Bei einigen Ausführungsformen ermöglicht die parallele Ausgabe eine Chiplage-zu-Chiplage-Kopplungsstruktur-Prüfung innerhalb eines Speicherblocks und vom Speicherblock zum SoC oder Memory-Controller.
  • Bei einigen Ausführungsformen unterstützt eine Scankette die parallele Eingabe, anstatt auf eine serielle Eingabe begrenzt zu sein. Bei einigen Ausführungsformen ermöglicht die parallele Eingabe eine Chiplage-zu-Chiplage-Kopplungsstruktur-Prüfung innerhalb eines Speicherblocks und vom Speicherblock zum SoC oder Memory-Controller.
  • Bei einigen Ausführungsformen kann eine Boundary Scan-Kette in mehreren Situationen verwendet werden, um gestapelten Speicher beim Hersteller und für den Betrieb, wie beispielsweise beim Starten, zu prüfen. Bei einigen Ausführungsformen ermöglicht eine Boundary Scan-Kette das Prüfen und Debuggen von TSV-Verbindungen bei einem Speicherlieferanten vor der Anbringung des SoC oder anderen Logikelementes. Bei einigen Ausführungsformen kann ein Boundary Scan-Kettenelement auch nach der SOC-Befestigung verwendet werden, um die korrekte Konnektivität zu verifizieren und fehlerhafte Verbindungen zu diagnostizieren.
  • 1 veranschaulicht eine Ausführungsform eines 3D-Stapelspeichers. In dieser Veranschaulichung umfasst ein 3D-Stapelspeichergerät 100 ein Systemelement 110 (das als ein Logikchip oder eine Controller-Chiplage bezeichnet werden kann), das mit einer oder mehreren DRAM-Speicherchiplagenschichten 120 gekoppelt ist, die hier auch als Speicherblock bezeichnet werden. Bei einigen Ausführungsformen kann das Systemelement ein System-On-Chip (SoC) oder ein anderes ähnliches Element sein. Die Elemente dieser Figur und die folgenden Figuren werden zur Veranschaulichung präsentiert und sind nicht maßstäblich gezeichnet. Während 1 eine Implementierung veranschaulicht, in der das Systemelement 110 unter dem Speicherblock von einer oder mehreren Speicherchiplagenschichten 120 gekoppelt ist, sind Ausführungsformen nicht auf diese Anordnung beschränkt. Beispielsweise kann sich bei einigen Ausführungsformen ein Systemelement 110 neben dem Speicherblock 120 befinden und somit in einer Anordnung nebeneinander mit dem Speicherblock 120 gekoppelt sein. Jede Chiplagenschicht kann ein oder mehrere Segmente oder Teile umfassen und einen oder mehrere unterschiedliche Kanäle aufweisen. Jede Chiplagenschicht kann eine temperaturkompensierte Selbstauffrischungs-(TCSR)-Schaltung umfassen, um thermische Probleme zu adressieren, wobei die TCSR und ein Modusregister (MR) ein Teil der Managementlogik des Gerätes sein können und das MC thermische Offset-Bits für die Einstellung der Auffrischgeschwindigkeit durch die TCSR umfassen kann. Die Chiplagenschichten und das Systemelement können thermisch miteinander gekoppelt sein.
  • In dieser Veranschaulichung umfassen die DRAM-Speicherchiplagenschichten vier Speicherchiplagenschichten, wobei diese Schichten eine erste Speicherchiplagenschicht 130, eine zweite Speicherchiplagenschicht 140, eine dritte Speicherchiplagenschicht 150 und eine vierte Speicherchiplagenschicht 160 sind. Jedoch sind Ausführungsformen nicht auf irgendeine bestimmte Anzahl an Speicherchiplagenschichten im Speicherblock 120 beschränkt und können eine größere oder kleinere Anzahl von Speicherchiplagenschichten umfassen. Unter anderen Elementen kann das Systemelement 110 einen Memory-Controller 112 für den Speicherblock 120 umfassen. Bei einigen Ausführungsformen umfasst jede Speicherchiplagenschicht (mit der möglichen Ausnahme der Oberseite oder der äußersten Speicherchiplagenschicht, wie beispielsweise der vierten Speicherchiplagenschicht 160 in dieser Veranschaulichung) eine Vielzahl von Through Silicon Vias (TSVs), um Pfade durch das Siliziumsubstrat der Speicherchiplagenschichten bereitzustellen.
  • Bei einigen Ausführungsformen umfasst jede Speicherchiplagenschicht eine Schnittstelle für eine Verbindung mit einer anderen Chiplagenschicht oder dem Systemelement 110. Darin umfasst die erste Speicherchiplagenschicht 130 eine erste Schnittstelle 125 für die Kopplung zwischen der ersten Speicherchiplagenschicht 130 und dem Systemelement 110; die zweite Speicherchiplagenschicht 140 umfasst eine zweite Schnittstelle 135 für die Kopplung zwischen der zweiten Speicherchiplagenschicht 140 und der ersten Speicherchiplagenschicht 130; die dritte Speicherchiplagenschicht 150 umfasst eine dritte Schnittstelle 145 für die Kopplung zwischen der dritten Speicherchiplagenschicht 150 und der zweiten Speicherchiplagenschicht 140; und die vierte Speicherchiplagenschicht 160 umfasst eine vierte Schnittstelle 155 für die Kopplung zwischen der vierten Speicherchiplagenschicht 160 und der dritten Speicherchiplagenschicht 150.
  • Bei einigen Ausführungsformen umfasst das Stapelspeichergerät 100 eine Boundary Scan-Kette 175 von jeder Speicherchiplagenschicht, um die Prüfung von I/O-Zellen des Speichergeräts 100 zu ermöglichen. Bei einigen Ausführungsformen kann die Boundary Scan-Kette 175 die in 2 veranschaulichten Elemente umfassen, wobei die Scankette einen einzelnen Latch und einen oder zwei Multiplexer für jede I/O-Zelle erfordert.
  • 2 veranschaulicht eine Ausführungsform einer Boundary Scan-Kette für ein Speichergerät. Bei einigen Ausführungsformen sorgt eine Scankette 200 für eine Speicherchiplage für die Prüfung einer Vielzahl von I/O-Zellen 205. In dieser Veranschaulichung sind veranschaulichte Schaltungselemente entweder Speicherlogikelemente (unschattierte Elemente) für normale Speicheroperation oder Scanlogikelemente (geteilte Elemente) zur Prüfung der I/O-Zellen. Bei einigen Ausführungsformen umfasst jede I/O-Zelle einen Scankettenteil, wobei der Scankettenteil ein zusätzliches Latch-Element (als ein Scanlogik-Latch bezeichnet) und einen (für CA-(Befehlsadressen-Bus)-Pins) oder zwei (für DQ-(Daten)-Pins) Multiplexer mit 2 Eingängen (die als erste und zweite Scanlogik-Multiplexer bezeichnet werden) umfasst.
  • Bei einigen Ausführungsformen ist ein Ausgang eines ersten Scanlogik-Multiplexers eines Scankettenteils mit einem Eingang eines Scanlogik-Latches des Scankettenteils gekoppelt. Bei einigen Ausführungsformen ist ein erster Eingang zum ersten Scanlogik-Multiplexer des Scankettenteils mit einem Signal von den I/O gekoppelt, das von einem ersten Speicherlogik-Eingangstreiber und einem Eingabespeicher-Logiklatch angesteuert wird, und ein zweiter Eingang ist ein Ausgang eines Scanlogik-Latches eines vorausgehenden Scankettenteils oder (im Fall vom ersten Scankettenteil) ein serieller Dateneingang (SDI). Ein Ausgang eines letzten Scankettenteils ist mit einem seriellen Datenausgang (SDO) gekoppelt. Der Ausgang jedes CA-Teil-Scanlogik-Latches ist weiter mit einem Scanlogik-Ausgangstreiber gekoppelt, um ein Ausgangssignal an die CA-I/O-Zelle auszugeben. Der Ausgang jedes DQ-Teil-Scanlogik-Latches ist weiter mit einem ersten Eingang eines zweiten Scanlogik-Multiplexers des DQ-Teils gekoppelt. Bei einigen Ausführungsformen hat der zweite Scanlogik-Multiplexer jedes DQ-Scankettenteils einen zweiten Eingang, der mit einem Speicherlogik-Ausgangslatch für die DQ-Zelle gekoppelt ist, und einen Ausgang, der mit einem Speicherlogik-Ausgangstreiber gekoppelt ist, um ein Ausgangssignal an die DQ-Zelle auszugeben. Bei einigen Ausführungsformen sind die Scanlogik-Elemente weiter mit einem Scanlogik-Decoderelement gekoppelt. Bei einigen Ausführungsformen kann der Scanlogik-Decoder ein Signal an jeden I/O-Ausgang, ein Freigabesignal an jeden ersten Scanlogik-Multiplexer, ein Freigabesignal an jeden zweiten Scanlogik-Multiplexer und ein Taktsignal an jeden Scanlogik-Latch bereitstellen.
  • Bei einigen Ausführungsformen kann der erste und zweite Scanlogik-Multiplexer seriellen oder parallelen Dateneingang und Normaldaten- oder Scan-Daten-Ausgang auswählen.
  • Beispielsweise umfasst ein erster Scankettenteil 210 für die I/O-Zelle CAn eine erste Scan-Schaltung 212, die einen ersten Scanlogik-Multiplexer 214 und einen Scanlogik-Latch 216 umfasst. Der erste Scankettenteil 210 umfasst weiter einen Scanlogik-Ausgangstreiber 217, um Signale in jede CA I/O-Zelle zur Scan-Prüfung auszugeben, wie beispielsweise CAn in diesem Beispiel. Jede CA I/O-Zelle ist auch mit einem Speicherlogik-Eingangstreiber 221 gekoppelt, während jede DQ-Zelle mit einem Speicherlogik-Ausgangstreiber 237 und einem Speicherlogik-Eingangstreiber 241 gekoppelt ist. Der Ausgang des Scanlogik-Latches 216 ist mit dem Eingang des Scanlogik-Treibers 217 und mit einem nächsten Scanlogik-Teil gekoppelt, der als Scankettenteil 230 mit der Scan-Schaltung 232 und dem zweiten Scanlogik-Multiplexer 235 für DQn veranschaulicht ist. Wie veranschaulicht, ist ein Scanlogik-Decoder 250 mit jedem Scanlogik-Ausgangstreiber (wie beispielsweise 217) und jedem Speicherlogik-Ausgangstreiber (wie beispielsweise 237), mit einem Enable-Pin jedes ersten Scanlogik-Multiplexers (wie beispielsweise 214), mit einem Enable-Pin jedes zweiten Scanlogik-Multiplexers (wie beispielsweise 235) und einem Takt-Pin jedes Scanlogik-Latches (wie beispielsweise 216 und 232) gekoppelt. Die Eingänge zum Decoder sind SSEN (Abtast-Signal), CS_n (Chipauswahl), SCK (Scan-Takt), SSH_n (Scan-Wechsel) und SOE_n (Scan-Ausgangsfreigabe).
  • Bei einigen Ausführungsformen bietet eine Boundary Scan-Kette nur einen begrenzten Einfluss im Betrieb. Bei einigen Ausführungsformen ist der alleinige direkte Einfluss auf den normalen Signalbetrieb eine Multiplexer-Verzögerung (über den zweiten Scanlogik-Multiplexer, wie beispielsweise 235) im DQ-Lesepfad. Bei einigen Ausführungsformen sind die CA-Pins normalerweise nur ein Eingang, aber für eine Scan-Operation wird ein kleiner Treiber (Scanlogik-Ausgangstreiber, wie beispielsweise 217) für die parallele Datenausgabe bereitgestellt.
  • Bei einigen Ausführungsformen ist die Boundary Scan-Kette in einem weiten I/O-DRAM implementiert, der 4 unabhängige Kanäle pro Chiplage und bis zu 4 Chiplagen in einem Stapel aufweist. Bei solch einer Implementierung ist das SSEN-Signal für alle Kanäle und die Chiplage gemeinsam. Jeder Kanal weist eine Kopie von SCK, SSH und SOE (Scan-Ausgangsfreigabe) auf. Jeder Kanal weist auch ein CS-Signal pro Chiplage auf (bis zu 4 CS pro Kanal oder 16 pro Stapel). CS ist das einzige Signal, das eindeutig an einen Kanal und eine Chiplage gebunden ist. Bei einigen Ausführungsformen wird die unabhängige CS-Kontrolle während parallelen Lese-/Schreib-Operationen verwendet. Bei einigen Ausführungsformen werden die Signale an die Scanlogikdecodierung zur Steuerung der Scanlogik- und Speicherlogikoperation bereitgestellt.
  • 3 veranschaulicht eine Ausführungsform des Scanketten-Routings bei einer Ausführungsform einer Boundary Scan-Kette einer Speicherchiplage. Bei einigen Ausführungsformen wird die Boundary Scan-Kette von einem seriellen Dateneingangs-Pin (SDI 300) an einen seriellen Datenausgangs-Pin (SDO 350) bereitgestellt.
  • Bei diesem Beispiel wird die Kette geroutet, sodass die erste Zelle, um die Kette bei seriellen Operationen zu verlassen, A0 ist, und die letzte ist DQ112. Bei dieser Implementierung sind die TSV-Verbindungen für Strom, NC (keine Verbindung), DA (direkter Zugriff), DA(o), TEST, CS_n, SSEN (), SSH_n, SDI, SCK, SDO, SOE_n, RST_n und VPIN von der Scankette ausgeschlossen. Bei einigen Ausführungsformen sind ein oder mehrere unbenutzte Adressen-Pins (die für Speicher mit höherer Dichte, wie beispielsweise zukünftige DRAM mit höherer Dichte, verwendet werden können) in das Routing der Scankette eingeschlossen.
  • 4 ist eine Veranschaulichung der Befehlscodierung bei einer Ausführungsform einer Vorrichtung oder eines Systems, das eine Boundary Scan-Kette umfasst. Bei einigen Ausführungsformen wird die in 4 veranschaulichte Codierung an einen Decoder oder ein ähnliches Element, wie beispielsweise Scanlogik-Decoder 250 veranschaulicht in 2, bereitgestellt. Bei einigen Ausführungsformen kann ein serieller Scan-Eingang 405 oder ein Scan-Ein-/Ausgang 410 verwendet werden, um die Scankette auf bekannte Werte zu initialisieren; ein Scan-Ausgang 415 kann verwendet werden, um den Zustand jedes Knotens in der Kette zu lesen; und der parallele Eingang 420 kann verwendet werden, um den Zustand an allen Pins zur gleichen Zeit aufzuzeichnen, wobei parallele Ansteuerung verwendet wird, um auszugeben, was auch immer in die Scankette geladen wird. Es ist auch eine Scan-deaktiviert-Befehlscodierung 425 (SEN = '0') veranschaulicht. Ein Scan ist allgemein eine Fähigkeit mit geringer Geschwindigkeit, die für die DC-Durchgangsprüfung verwendet wird. Bei einigen Ausführungsformen geben parallele Operationen bei einem gestapelten Speicher Daten an eine Chiplage aus und sie zeichnen die Daten auf einer anderen Chiplage mit einigermaßen genauen Verzögerungen auf, wodurch AC- und drehzahlbezogene Prüfungen ermöglicht werden.
  • 5 ist eine Veranschaulichung eines Zeitdiagramms für eine Ausführungsform einer Vorrichtung oder eines Systems, das eine Boundary Scan-Kette umfasst. Bei dieser Veranschaulichung ist die Signalisierung von SSEN 505, SSH_n 510, SOE_n 515, SCK 520, CS_0 525, CS_1 530 und DQ oder CA 535 für parallele Datenausgabe- und parallele Dateneingabezeiträume veranschaulicht.
  • Nach der Aktivierung von SSEN 505 wird ein Erfassungszeitraum tSES eingeleitet, wobei der Zeitraum 20 ns (Nanosekunden) bis zum Ende eines Parallelausgabeerfassungszeitraums beträgt. Nach der Aktivierung von ('1') SOE_n (510) und SSH_n (515) und der Chipauswahl CS_0, die zu '0' wechselt, beginnt der Parallelausgabezeitraum. Der Paralleleingabezeitraum beginnt, wenn SCK = '1' und endet, wenn SSH_n wieder zu '0' übergeht.
  • 6A ist ein Ablaufdiagramm, um einen Prozess für einen Boundary-Scan eines Stapelspeichergerätes zu veranschaulichen, das ein Prüfverfahren mit seriellem Eingang, seriellem Ausgang umfasst. Bei einigen Ausführungsformen umfasst bei einem Speichergerät, das einen Speicherblock umfasst, der eine Vielzahl von Speichergeräten aufweist (was irgendeine Speicherchiplagenschicht oder ein anderes Speicherelement bezeichnet) eine Scanketten-Operation mit serieller Eingabe, serieller Ausgabe 600 das Laden der gewünschten Daten in die Scankette eines ersten Gerätes (Gerät A) unter Verwendung einer seriellen Daten-Eingangsfunktion 605 und das Auswählen von einem der anderen Geräte im Speicherblock (Gerät B) 610. Bei einigen Ausführungsformen wird Gerät A in den seriellen Ausgabemodus versetzt und Gerät B wird in den seriellen Eingabemodus 615 versetzt. Bei einigen Ausführungsformen wird die Scankette mithilfe des seriellen Daten-Ein-Ausgabe-Modus getaktet, um Scan-Daten aus dem Gerät A und in das Gerät B 620 zu verbinden. Diese Operation überträgt die Daten von Gerät A nach Gerät B.
  • Bei einigen Ausführungsformen werden Daten vom Pin des seriellen Datenausgangs von Gerät B 625 beobachtet. Das Prüfmuster vom Pin des seriellen Datenausgangs von Gerät B sollte das Gleiche sein wie das Muster, das in das Gerät A getaktet wird. Bei einigen Ausführungsformen ist die Scan-Prüfung 635 erfolgreich, wenn das Prüfmuster aus dem Gerät B mit dem Prüfmuster in das Gerät 630 übereinstimmt, und anderweitig gibt es einen Fehlerzustand und die Scan-Prüfung 640 ist erfolglos.
  • 6B ist ein Ablaufdiagramm, um einen Prozess für einen Boundary Scan eines Stapelspeichergerätes zu veranschaulichen, das ein Prüfverfahren mit seriellem Eingang, parallelem Ausgang umfasst. Bei einigen Ausführungsformen, bei einem Speichergerät, das einen Speicherblock umfasst, der eine Vielzahl von Speichergeräten aufweist, umfasst eine Scanketten-Operation mit serieller Eingabe, paralleler Ausgabe 650 das Laden der gewünschten Daten in die Scankette eines ersten Gerätes (Gerät A) unter Verwendung einer seriellen Dateneingangsfunktion 655 und das Auswählen von einem der anderen Geräte im Speicherblock (Gerät B) 660. Bei einigen Ausführungsformen wird Gerät A in den parallelen Ausgabemodus versetzt und Gerät B wird in den parallelen Eingabemodus versetzt, wobei bei einer ansteigenden Flanke (oder einer fallenden Flanke bei anderen Implementierungen) des Scan-Taktes die Daten von Gerät A zu Gerät B 665 kopiert werden.
  • Bei einigen Ausführungsformen wird die Scankette des Gerätes B im seriellen Daten-Ein-Ausgabe-Modus 670 getaktet, was für eine serielle Ausgabe der Daten sorgt, die im parallelen Modus von Gerät A empfangen wurden. Bei einigen Ausführungsformen werden die Daten vom Pin des seriellen Datenausgangs von Gerät B beobachtet 675. Bei einigen Ausführungsformen ist die Prüfung erfolgreich 685, wenn das Prüfmuster aus Gerät B mit dem Prüfmuster in das Gerät A übereinstimmt 680 und anderweitig gibt es einen Fehlerzustand 690.
  • Ein gestapelter Speicher kann abhängig von der Anzahl an Speicherchiplagenschichten in einem Speichergerät in vielen unterschiedlichen Rechenumgebungsbedingungen verwendet werden. 7 ist ein Blockdiagramm, um eine Ausführungsform einer Vorrichtung oder eines Systems zu veranschaulichen, die ein Stapelspeichergerät umfasst. EDV-Gerät 700 repräsentiert ein EDV-Gerät, das ein mobiles Gerät, wie beispielsweise einen Laptop oder ein Notebook, ein Netbook, ein Tablet-Computer umfasst (einschließlich eines Gerätes, das einen Touchscreen ohne eine separate Tastatur hat; ein Gerät, das sowohl ein Touchscreen als auch eine Tastatur hat; ein Gerät, das einen Schnellstart aufweist, was als „Unmittelbar Ein”-Betrieb bezeichnet wird; und ein Gerät, das generell mit einem im Betrieb befindlichen Netz verbunden ist, was als „immer verbunden” bezeichnet wird), ein Mobiltelefon oder Smartphone, ein drahtloses E-Lesegerät oder eine andere Mobilfunkvorrichtung umfasst. Es ist offensichtlich, dass gewisse Komponenten generell gezeigt sind, und nicht alle Komponenten solch eines Gerätes sind in Gerät 600 gezeigt. Die Komponenten können über einen oder mehrere Busse oder andere Verbindungen 705 verbunden sein.
  • Gerät 700 umfasst Prozessor 710, der die primären Verarbeitungsoperationen von Gerät 700 durchführt. Prozessor 710 kann ein oder mehrere physische Geräte, wie beispielsweise Mikroprozessoren, Anwendungsprozessoren, Mikrocontroller, programmierbare Logikgeräte oder andere Verarbeitungsmittel umfassen. Die Verarbeitungsoperationen, die von Prozessor 710 durchgeführt werden, umfassen die Ausführung einer Betriebsplattform oder eines Betriebssystems, auf denen Anwendungen oder Gerätefunktionen oder beides ausgeführt werden. Die Verarbeitungsoperationen umfassen Operationen, die mit I/O (Ein-/Ausgabe) mit einem menschlichen Benutzer oder mit anderen Geräten verbunden sind, Operationen, die mit dem Power-Management verbunden sind, Operationen oder beides, die mit dem Verbinden von Gerät 700 mit einem anderen Gerät verbunden sind. Die Verarbeitungsoperationen können auch Operationen umfassen, die mit Audio-I/O, Display-I/O oder beidem verbunden sind.
  • Bei einer Ausführungsform umfasst das Gerät 700 das Audiountersystem 720, welches Hardware (wie beispielsweise Audiohardware und Audioschaltkreise) repräsentiert und Softwarekomponenten (wie beispielsweise Treiber und Codecs), die mit dem Bereitstellen von Audiofunktionen an das EDV-Gerät verbunden sind. Audiofunktionen können einen Lautsprecherausgang, Kopfhörerausgang oder beide solche Audioausgänge, sowie einen Mikrofoneingang umfassen. Die Geräte für solche Funktionen können in das Gerät 700 integriert oder mit dem Gerät 700 verbunden sein. Bei einer Ausführungsform interagiert ein Benutzer mit Gerät 700 durch das Bereitstellen von Audiobefehlen, die von Prozessor 710 empfangen und verarbeitet werden.
  • Das Display-Untersystem 730 repräsentiert Hardware (wie beispielsweise Anzeigegeräte) und Softwarekomponenten (wie beispielsweise Treiber), die ein Display aufweisen, das visuelle Elemente, Tastelemente oder beides für einen Benutzer bereitstellt, um mit dem EDV-Gerät zu interagieren. Display-Untersystem 730 umfasst die Anzeigeschnittstelle 732, welche den bestimmten Bildschirm oder das Hardwaregerät umfasst, das verwendet wird, um einem Benutzer ein Display bereitzustellen. Bei einer Ausführungsform umfasst die Displayschnittstelle 732 Logik, die vom Prozessor 710 getrennt ist, um mindestens einige Verarbeitung durchzuführen, die mit dem Display verbunden ist. Bei einer Ausführungsform umfasst Display-Untersystem 730 ein Touchscreen-Gerät, das einem Benutzer sowohl die Ausgabe als auch Eingabe bereitstellt.
  • I/O-Controller 740 repräsentiert Hardwaregeräte und Softwarekomponenten, die mit der Interaktion mit einem Benutzer verbunden sind. I/O-Controller 740 kann Hardware verwalten, die Teil des Audiountersystems 720, eines Display-Untersystems 730 oder von beiden solchen Untersystemen ist. Zusätzlich veranschaulicht I/O-Controller 740 eine Verbindungsstelle für zusätzliche Geräte, die mit Gerät 700 verbunden sind, über die ein Benutzer mit dem System interagieren könnte. Beispielsweise könnten Geräte, die an das Gerät 700 angeschlossen werden können, Mikrofongeräte, Lautsprecher oder Stereoanlagen, Videosysteme oder ein anderes Anzeigegerät, eine Tastatur oder Tastaturgeräte oder andere I/O-Geräte zur Verwendung mit spezifischen Anwendungen, wie beispielsweise Kartenleser oder andere Geräte, umfassen.
  • Wie oben erwähnt kann I/O-Controller 740 mit Audiountersystem 720, Display-Untersystem 730 oder mit beiden solchen Untersystemen interagieren. Beispielsweise kann die Eingabe über ein Mikrofon oder ein anderes Audiogerät Eingaben oder Befehle für eine oder mehrere Anwendungen oder Funktionen von Gerät 700 bereitstellen. Zusätzlich kann eine Audioausgabe anstatt oder zusätzlich zur Bildschirmausgabe bereitgestellt werden. Bei einem weiteren Beispiel agiert das Anzeigegerät auch als ein Eingabegerät, das mindestens teilweise durch I/O-Controller 740 verwaltet werden kann, wenn das Display-Untersystem einen Touchscreen umfasst. Es kann auch zusätzliche Taster oder Schalter an Gerät 700 geben, um I/O-Funktionen bereitzustellen, die von I/O-Controller 740 verwaltet werden können.
  • Bei einer Ausführungsform verwaltet I/O-Controller 740 Geräte, wie beispielsweise Beschleunigungsmesser, Kameras, Lichtsensoren oder andere Sensoren oder andere Hardware, die in Gerät 700 enthalten sein kein. Die Eingabe kann Teil der direkten Benutzerinteraktion, sowie das Bereitstellen umgebungsbedingter Eingabe in das System sein, um seine Operationen zu beeinflussen (wie beispielsweise das Filtern von Geräusch, das Anpassen von Displays bezüglich der Helligkeitserkennung, einen Blitz einer Kamera anzuwenden oder andere Merkmale).
  • Bei einer Ausführungsform umfasst Gerät 700 Power-Management 750, das die Batteriestromverwendung, das Laden der Batterie und die Merkmale verwaltet, die mit dem energiesparenden Betrieb verbunden sind.
  • Bei einigen Ausführungsformen umfasst das Speicheruntersystem 760 Speichergeräte, um Informationen im Gerät 700 zu speichern. Der Prozessor 710 kann Daten von Elementen des Speicheruntersystems 760 lesen und an diese schreiben. Speicher kann nicht flüchtige Speichergeräte (die einen Zustand aufweisen, der sich nicht ändert, wenn der Strom zum Speichergerät unterbrochen wird), flüchtige Speichergeräte (die einen Zustand aufweisen, der unbestimmt ist, wenn der Strom zum Speichergerät unterbrochen wird) oder beide solche Speicher umfassen. Speicher 760 kann Anwendungsdaten, Benutzerdaten, Musik, Fotos, Dokumente oder andere Daten, sowie Systemdaten (entweder langfristig oder temporär), die mit der Ausführung der Anwendungen und den Funktionen des Systems 700 verbunden sind, speichern.
  • Bei einigen Ausführungsformen kann das Speicheruntersystem 760 ein Stapelspeichergerät 762 umfassen, wobei das Stapelspeichergerät eine oder mehrere Speicherchiplagenschichten und ein Systemelement umfasst. Bei einigen Ausführungsformen umfasst jede Speicherchiplagenschicht oder jedes andere Speicherelement des Stapelspeichergerätes 762 eine Boundary Scan-Kette 764, wie beispielsweise veranschaulicht in 2, zur Prüfung von I/O-Zellen des Speichers.
  • Konnektivität 770 umfasst Hardwaregeräte (z. B. Anschlüsse und Übertragungsgeräte für die drahtlose Kommunikation, verdrahtete Kommunikation oder beides) und Softwarekomponenten (z. B. Treiber, Protokollstapel), um Gerät 700 zu ermöglichen, mit Peripheriegeräten zu kommunizieren. Das Gerät könnte getrennte Geräte, wie beispielsweise andere EDV-Geräte, drahtlose Zugangspunkte oder Basisstationen, sowie Peripheriegeräte, wie beispielsweise Headsets, Drucker oder andere Geräte sein.
  • Konnektivität 770 kann mehrere unterschiedliche Arten der Konnektivität umfassen. Zur Verallgemeinerung ist Gerät 700 mit der Zellkonnektivität 772 und der drahtlosen Konnektivität 774 veranschaulicht. Mobilfunkkonnektivität 772 verweist generell auf Mobilfunknetz-Konnektivität, die durch Mobilfunkanbieter, wie beispielsweise 4G/LTE (Long Term Evolution), GSM (Global System for Mobile Communications) oder Varianten oder Ableitungen, CDMA (Codemultiplexverfahren) oder Varianten oder Ableitungen, TDM (Zeitmultiplexbetrieb) oder Varianten oder Ableitungen oder andere Mobilfunkdienststandards bereitgestellt wird. Die drahtlose Konnektivität 774 bezeichnet drahtlose Konnektivität, die kein Mobilfunk ist. Sie kann persönliche Netzwerke (wie beispielsweise Bluetooth), lokale Netzwerke (wie beispielsweise WiFi), Weitverkehrsnetzwerke (wie beispielsweise WiMax) und andere drahtlose Kommunikation umfassen. Konnektivität kann eine oder mehrere rundstrahlende oder Richtantennen 776 umfassen.
  • Periphere Verbindungen 780 umfassen Hardware-Schnittstellen und Anschlüsse, sowie Softwarekomponenten (z. B. Treiber, Protokollstapel), um periphere Verbindungen herzustellen. Es ist jedoch offensichtlich, dass Gerät 700 sowohl ein Peripheriegerät („zu” 782) zu anderen EDV-Geräten sein kann, als auch mit Peripheriegeräten („von” 784) verbunden sein kann. Gerät 700 weist allgemein einen „Docking”-Anschluss auf, um es mit anderen EDV-Geräten für Zwecke, wie beispielsweise das Verwalten (wie beispielsweise das Herunterladen, Hochladen, Wechseln oder Synchronisieren) von Inhalt auf dem Gerät 700, zu verbinden. Zusätzlich kann ein Dockinganschluss Gerät 700 ermöglichen, sich mit gewissen Peripheriegeräten zu verbinden, die dem Gerät 700 ermöglichen, beispielsweise die Inhaltsausgabe an audiovisuelle oder andere Systeme zu steuern.
  • Zusätzlich zu einem proprietären Dockinganschluss oder anderer proprietärer Verbindungshardware kann Gerät 700 periphere Verbindungen 780 über gewöhnliche oder standardbasierte Anschlüsse herstellen. Gewöhnliche Arten können einen universellen seriellen Bus-(USB)-Anschluss (der irgendeine von einer Anzahl von unterschiedlichen Hardware-Schnittstellen umfassen kann), DisplayPort, MiniDisplayPort (MDP), HDMI-Schnittstelle (HDMI), FireWire oder eine andere Art einschließen.
  • 8 veranschaulicht eine Ausführungsform eines Computersystems, das eine Boundary Scan-Kette umfasst, um gestapelten Speicher zu prüfen. Das Computersystem kann einen Computer, Server, eine Spielkonsole oder eine andere Computervorrichtung umfassen. In dieser Veranschaulichung sind bestimmte allgemein bekannte Standardkomponenten, die nicht erfindungsrelevant sind, nicht gezeigt. Unter einigen Ausführungsformen umfasst das Computersystem 800 eine Kopplungsstruktur oder Kreuzschiene 805 oder ein anderes Kommunikationsmittel zur Übertragung von Daten. Das Computersystem 800 kann ein Verarbeitungsmittel, wie beispielsweise ein oder mehrere Prozessoren 810, umfassen, die mit der Kopplungsstruktur 805 zur Verarbeitung von Information gekoppelt sind. Die Prozessoren 810 können einen oder mehrere physische Prozessoren und einen oder mehrere logische Prozessoren umfassen. Die Kopplungsstruktur 805 ist zur Einfachheit als eine einzelne Kopplungsstruktur veranschaulicht, sie kann aber mehrere unterschiedliche Kopplungsstrukturen oder Busse repräsentieren und die Komponentenverbindungen zu solchen Kopplungsstrukturen können variieren. Die in 8 gezeigte Kopplungsstruktur 805 ist eine Abstraktion, die ein oder mehr getrennte physikalische Busse, Punkt-zu-Punkt-Verbindungen oder beides repräsentiert, die durch geeignete Brücken, Adapter oder Controller verbunden sind.
  • Bei einigen Ausführungsformen umfasst das Computersystem 800 weiter einen Random Access Memory (RAM) oder ein anderes dynamisches Speichergerät oder -element als ein Hauptspeicher 812, um Informationen und Anweisungen zu speichern, die von den Prozessoren 810 auszuführen sind. Der RAM-Speicher umfasst Dynamic Random Access Memory (DRAM), bei dem eine Aktualisierung des Speicherinhalts erforderlich ist, und Static Random Access Memory (SRAM), bei dem keine Aktualisierung des Inhalts notwendig ist, der aber mehr kostet. Bei einigen Ausführungsformen kann Hauptspeicher die aktive Speicherung von Anwendungen umfassen, die eine Browser-Anwendung zur Verwendung bei Netzwerkdurchsuchungsaktivitäten durch einen Benutzer des Computersystems umfassen. Der DRAM-Speicher kann Synchronous Dynamic Random Access Memory (SDRAM) umfassen, der ein Taktsignal für die Steuerung von Signalen und einen DataOut Dynamic Random Access Memory (EDO DRAM) umfasst. Bei einigen Ausführungsformen kann der Speicher des Systems gewisse Register oder andere Spezialspeicher umfassen.
  • Bei einigen Ausführungsformen umfasst der Hauptspeicher 812 den gestapelten Speicher 814, wobei jede Speicherchiplagenschicht oder jedes andere Speicherelement des Stapelspeichergerätes eine Boundary Scan-Kette 815, wie sie beispielsweise in 2 veranschaulicht ist, zur Prüfung von I/O-Zellen des Speichers umfasst.
  • Das Computersystem 800 kann auch einen Read Only Memory (ROM) 816 oder ein anderes statisches Speichergerät umfassen, um statische Informationen und Anweisungen für die Prozessoren 810 zu speichern. Das Computersystem 800 kann ein oder mehrere Elemente des Permanentspeichers 818 zur Speicherung von gewissen Elementen umfassen.
  • Bei einigen Ausführungsformen umfasst das Computersystem 800 ein oder mehrere Eingabegeräte 830, wobei die Eingabegeräte ein oder mehr von einer Tastatur, Maus, Touchpad, Sprachbefehlserkennung, Gestikerkennung oder einem anderen Gerät für das Bereitstellen einer Eingabe an ein Computersystem umfassen.
  • Das Computersystem 800 kann auch über die Kopplungsstruktur 805 mit einem Ausgabedisplay 840 gekoppelt sein. Bei einigen Ausführungsformen kann das Display 840 eine Flüssigkristallanzeige (LCD) oder irgendeine andere Displaytechnologie umfassen, um einem Benutzer Informationen oder Inhalt anzuzeigen. In bestimmten Umfeldern kann das Display 840 ein Touchscreen umfassen, der auch zumindest teilweise als Eingabegerät verwendet wird. Bei einigen Umfeldern kann Display 840 ein Audiogerät sein oder umfassen, wie beispielsweise ein Lautsprecher, um Audioinformation bereitzustellen.
  • Ein oder mehrere Transmitter oder Empfänger 845 können ebenfalls mit der Kopplungsstruktur 805 gekoppelt sein. Bei einigen Ausführungsformen kann das Computersystem 800 einen oder mehrere Anschlüsse 850 für den Empfang oder die Übertragung von Daten umfassen. Das Computersystem 800 kann weiter eine oder mehrere rundstrahlende oder gerichtete Antennen 855 für den Empfang von Daten über Funksignale umfassen.
  • Das Computersystem 800 kann auch ein Stromversorgungsgerät oder -system 860 umfassen, das eine Stromversorgung, eine Batterie, eine Solarzelle, eine Brennstoffzelle oder ein anderes System oder Gerät für das Bereitstellen oder das Generieren von Strom umfasst. Der Strom, der vom Stromversorgungsgerät oder -system 860 bereitgestellt wird, kann wie erforderlich an Elemente des Computersystems 800 verteilt werden.
  • Bei der vorstehenden Beschreibung sind zum Zweck der Erklärung zahlreiche spezifische Details erläutert, um ein gründliches Verständnis der vorliegenden Erfindung zu ermöglichen. Für einen Fachmann ist es jedoch offensichtlich, dass die vorliegende Erfindung ohne einige dieser spezifischen Details betrieben werden kann. In anderen Fällen sind wohlbekannte Strukturen und Geräte in Form von Blockdiagrammen gezeigt. Es können Zwischenstrukturen zwischen veranschaulichten Komponenten vorliegen. Die hierin beschriebenen oder veranschaulichten Komponenten können zusätzliche Eingänge oder Ausgänge aufweisen, die nicht veranschaulicht oder beschrieben sind.
  • Verschiedene Ausführungsformen können verschiedene Prozesse umfassen. Diese Prozesse können von Hardwarekomponenten ausgeführt werden oder sie können in einem Computerprogramm oder in maschinenausführbaren Befehlen umgesetzt sein, die verwendet werden können, um einen Universal- oder Spezialprozessor oder Logikschaltungen, die mit den Befehlen programmiert sind, zu veranlassen, die Prozesse auszuführen. Alternativ können die Prozesse von einer Kombination aus Hardware und Software ausgeführt werden.
  • Teile verschiedener Ausführungsformen können als ein Computerprogramm-Produkt bereitgestellt werden, das ein computerlesbares Medium umfassen kann auf dem Computerprogramm-Anweisungen gespeichert sind, die verwendet werden können, um einen Computer (oder andere elektronische Geräte) zur Ausführung durch einen oder mehrere Prozessoren zu programmieren, einen Prozess gemäß bestimmter Ausführungsformen auszuführen. Das computerlesbare Medium kann beinhalten, ist aber nicht beschränkt auf, Disketten, optische Disks, Compact-Disk-Festspeicher (compact disk read-only memory, CD-ROM) und magnetooptische Disks, Festspeicher (read-only memory, ROM), Direktzugriffsspeicher (random access memory, RAM), löschbarer programmierbarer Festspeicher (erasable programmable read-only memory, EPROM), elektrisch löschbarer programmierbarer Festspeicher (electrically-erasable programmable read-only memory, EEPROM), magnetische oder optische Karten, Flash-Memory oder andere Arten eines computerlesbaren Mediums, die zum Speichern elektronischer Befehle geeignet sind. Des Weiteren können Ausführungsformen auch als ein Computerprogramm-Produkt heruntergeladen werden, wobei das Programm von einem Remote-Computer an einen anfordernden Computer übertragen werden kann.
  • Viele der Verfahren sind in ihrer grundlegendsten Form beschrieben, jedem der Verfahren können jedoch Prozesse hinzugefügt oder diese von ihnen entfernt werden und Informationen können bei jeder der beschriebenen Meldungen hinzugefügt oder davon entfernt werden, ohne vom grundlegenden Umfang der vorliegenden Erfindung abzuweichen. Für Fachleute ist es offensichtlich, dass viele weitere Modifizierungen und Anpassungen durchgeführt werden können. Die jeweiligen Ausführungsformen sollen die Erfindung nicht einschränken, sondern sie veranschaulichen. Der Umfang der erfindungsgemäßen Ausführungsformen wird nicht durch die oben aufgeführten spezifischen Beispiele bestimmt, sondern nur durch die nachfolgenden Ansprüche.
  • Wenn angegeben ist, dass ein Element „A” zu oder mit Element „B” gekoppelt ist, kann Element A direkt mit Element B gekoppelt sein oder indirekt über beispielsweise Element C gekoppelt sein. Wenn die Beschreibung oder Ansprüche besagen, dass eine Komponente, Merkmal, Struktur, Prozess oder Charakteristikum A eine Komponente, Merkmal, Struktur, Prozess oder Charakteristikum B „veranlasst”, bedeutet das, dass „A” zumindest eine teilweise Ursache von „B” ist, aber dass es ebenfalls zumindest eine weitere Komponente, Merkmal, Struktur, Prozess oder Charakteristikum geben kann, das bei der Veranlassung von „B” mitwirkt. Wenn die Beschreibung angibt, dass eine Komponente, Merkmal, Struktur, Prozess oder Charakteristikum beinhaltet sein „kann” oder „könnte”, muss diese bestimmte Komponente, Merkmal, Struktur, Prozess oder Charakteristikum nicht beinhaltet sein. Wenn sich die Beschreibung oder ein Anspruch auf „ein” Element bezieht, bedeutet dies nicht, dass nur eines der beschriebenen Elemente vorhanden ist.
  • Eine Ausführungsform ist eine Implementierung oder ein Beispiel der vorliegenden Erfindung. Bezugnahme in der Beschreibung auf „eine Ausführungsform”, „einige Ausführungsformen” oder „andere Ausführungsformen” bedeutet, dass ein bestimmtes Merkmal, eine Struktur oder ein Charakteristikum, das im Zusammenhang mit den Ausführungsformen beschrieben wird, in mindestens einigen Ausführungsformen, aber nicht notwendigerweise allen Ausführungsformen, eingeschlossen ist. Das verschiedenartige Auftreten von „eine Ausführungsform” oder „einige Ausführungsformen” bezieht sich nicht notwendigerweise auf die gleichen Ausführungsformen. Es sollte selbstverständlich sein, dass in der vorstehenden Beschreibung beispielhafter Ausführungsformen der vorliegenden Erfindung verschiedene Merkmale manchmal bei einer einzelnen Ausführungsform, Figur oder Beschreibung davon zum Zweck der Vereinfachung der Offenbarung und zum Erreichen eines besseren Verständnisses einer oder mehrerer verschiedener erfinderischer Aspekte in Gruppen zusammengefasst sind. Diese Methode der Offenbarung soll jedoch nicht als eine Absicht ausgelegt werden, dass die beanspruchte Erfindung mehr Merkmale erfordert als in jedem Anspruch ausdrücklich zitiert sind. Wie in den folgenden Ansprüchen aufgezeigt, liegen die erfindungsgemäßen Aspekte in weniger als allen Merkmalen einer einzelnen vorstehenden offenbarten Ausführungsform. Somit sind die Ansprüche ausdrücklich ein fester Bestandteil dieser Beschreibung, wobei jeder Anspruch selbstständig als separate Ausführungsform dieser Erfindung steht.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • IEEE 1149.1 [0020]
    • IEEE 1500 [0020]

Claims (28)

  1. Ein Speichergerät umfassend: ein Systemelement; und ein Speicherblock einschließlich einer oder mehrerer Speicherchiplagenschichten, wobei jede Speicherchiplagenschicht eine Vielzahl von Eingabe-Ausgabe-(I/O)-Zellen und eine Boundary Scan-Kette für die I/O-Zellen umfasst; wobei eine Boundary Scan-Kette einer Speicherchiplagenschicht umfasst: ein Scankettenteil für jede der I/O-Zellen, wobei der Scankettenteil für eine I/O-Zelle umfasst: einen ersten Scanlogik-Multiplexer; und ein Scanlogik-Latch, wobei ein Eingang des Scanlogik-Latches mit einem Ausgang des ersten Scanlogik-Multiplexers gekoppelt ist; und ein Decoder, um Befehlssignale an die Scankette bereitzustellen.
  2. Speichergerät nach Anspruch 1, wobei der erste Scanlogik-Multiplexer einen ersten Eingang von der I/O-Zelle und einen zweiten Eingang von einem vorausgehenden Scankettenteil in der Scankette oder einem seriellen Dateneingang umfasst.
  3. Speichergerät nach Anspruch 1, wobei der Scanlogik-Latch einen Ausgang zu einem nächsten folgenden Scankettenteil in der Scankette oder einem seriellen Datenausgang umfasst.
  4. Speichergerät nach Anspruch 1, wobei die vom Decoder bereitgestellten Befehlssignale ein Freigabesignal an jeden der ersten Scanlogik-Multiplexer und ein Taktsignal an jeden der Scanlogik-Latches umfassen.
  5. Speichergerät nach Anspruch 4, wobei der Scankettenteil jeder I/O-Zelle, die eine Daten-I/O-Zelle ist, weiter einen zweiten Scanlogik-Multiplexer umfasst, wobei der zweite Scanlogik-Multiplexer einen ersten Eingang von einem Speicherausgabe-Latch umfasst, und einen zweiten Eingang, der mit dem Ausgang des Scanlogik-Latches des Scan-Teils gekoppelt ist.
  6. Speichergerät nach Anspruch 5, wobei die Befehlssignale, die an den Decoder bereitgestellt werden, weiter ein Freigabesignal an jeden der zweiten Scanlogik-Multiplexer der Scan-Teile der Daten-I/O-Zellen umfassen.
  7. Speichergerät nach Anspruch 1, wobei der Scankettenteil jeder I/O-Zelle, die eine Befehlsadressen-Buszelle ist, weiter einen Ausgangstreiber umfasst, um Scan-Signale an die Befehlsadressen-Buszelle auszugeben.
  8. Speichergerät nach Anspruch 1, wobei der Speicherblock eine Vielzahl von Through Silicon Vias (TSVs) umfasst, um Signale durch das Speichergerät zu transportieren, wobei die TSVs Verbindungen für die Scan-Prüfung umfassen, die die Boundary Scan-Kette jeder Speicherchiplagenschicht verwenden.
  9. Speichergerät nach Anspruch 1, wobei die Scankette für die serielle und parallele Prüfung jeder Speicherchiplagenschicht des Speicherblocks sorgt.
  10. Speichergerät nach Anspruch 9, wobei die serielle und parallele Prüfung die serielle und parallele Eingabe an IO-Zellen und die serielle und parallele Ausgabe von IO-Zellen umfasst.
  11. Speichergerät nach Anspruch 1, wobei ein Routing einer Boundary Scan-Kette einer Speicherchiplagenschicht einen oder mehrere unbenutzte Adressenpins umfasst.
  12. Speichergerät nach Anspruch 11, wobei der eine oder die mehreren unbenutzten Pins für Speicherchiplagen mit höherer Dichte reserviert sind.
  13. Ein Verfahren umfassend: das Eingeben einer Reihe von Daten in ein erstes Speicherelement einer Vielzahl von Speicherelementen eines Speicherblocks, wobei jedes Speicherelement eine Boundary Scan-Kette umfasst; das Übertragen der Scan-Daten an ein zweites Speicherelement der Vielzahl von Speicherelementen; das Erlangen eines Ausgangs von Scan-Daten vom zweiten Speicherelement; und das Bestimmen, ob die Scan-Dateneingabe an das erste Speicherelement mit der Scan-Datenausgabe vom zweiten Speicherelement übereinstimmt, wobei eine Scan-Prüfung erfolgreich ist, wenn die Scan-Dateneingabe und die Scan-Datenausgabe übereinstimmt.
  14. Verfahren nach Anspruch 13, wobei die Scan-Daten über einen seriellen Dateneingang des ersten Speicherelements eingegeben werden und von einem seriellen Datenausgang des zweiten Speicherelements ausgegeben werden.
  15. Verfahren nach Anspruch 14, wobei das Übertragen der Scan-Daten vom ersten Speicherelement an das zweite Speicherelement das Versetzen des ersten Speicherelements in einen seriellen Ausgabemodus und des zweiten Speicherelements in einen seriellen Eingabemodus umfasst.
  16. Verfahren nach Anspruch 14, wobei das Übertragen der Scan-Daten vom ersten Speicherelement an das zweite Speicherelement das Versetzen des ersten Speicherelements in einen parallelen Ausgabemodus und des zweiten Speicherelements in einen parallelen Eingabemodus umfasst.
  17. Verfahren nach Anspruch 13, wobei die Boundary Scan-Kette einen Scankettenteil für jede einer Vielzahl von I/O-Zellen der Speicherelemente umfasst und der Scankettenteil für eine I/O-Zelle einen Scanlogik-Multiplexer und ein Scanlogik-Latch umfasst, wobei ein Eingang des Scanlogik-Latches mit einem Ausgang des Scanlogik-Multiplexers gekoppelt ist.
  18. Ein System umfassend: ein Prozessor, um Daten für das System zu verarbeiten; einen Transmitter, um Daten zu senden, einen Empfänger, um Daten zu empfangen, oder beide über eine Rundstrahlantenne; ein Speicher, um Daten für das System zu speichern, wobei der Speicher einen gestapelten Speicher umfasst und der gestapelte Speicher einen Speicherblock von einem oder mehreren Speicherelementen umfasst, und wobei jedes Speicherelement eine Boundary Scan-Kette für eine Vielzahl von I/O-Zellen des Speicherelements umfasst; wobei eine Boundary Scan-Kette eines Speicherelements umfasst: einen Scankettenteil für jede der I/O-Zellen, wobei der Scankettenteil für eine I/O-Zelle einen ersten Scanlogik-Multiplexer und ein Scanlogik-Latch umfasst und ein Eingang des Scanlogik-Latches mit einem Ausgang des ersten Scanlogik-Multiplexers gekoppelt ist, und einen Decoder, um Befehlssignale an die Scankette bereitzustellen.
  19. System nach Anspruch 18, wobei der erste Scanlogik-Multiplexer einen ersten Eingang von der I/O-Zelle und einen zweiten Eingang von einem vorausgehenden Scankettenteil in der Scankette oder einem seriellen Dateneingang umfasst.
  20. System nach Anspruch 18, wobei der Scanlogik-Latch einen Ausgang an einen nächsten folgenden Scankettenteil in der Scankette oder einen seriellen Datenausgang umfasst.
  21. System nach Anspruch 18, wobei der Scankettenteil jeder I/O-Zelle, die eine Daten-I/O-Zelle ist, weiter einen zweiten Scanlogik-Multiplexer umfasst, wobei der zweite Scanlogik-Multiplexer einen ersten Eingang von einem Speicherausgabe-Latch und einen zweiten Eingang umfasst, der mit dem Ausgang des Scanlogik-Latches des Scan-Teils gekoppelt ist.
  22. System nach Anspruch 18, wobei der Scankettenteil jeder I/O-Zelle, die eine Befehlsadressen-Buszelle ist, weiter einen Ausgangstreiber umfasst, um Scan-Signale zur Befehlsadressen-Buszelle auszugeben.
  23. System nach Anspruch 18, wobei die Scankette für eine serielle und parallele Prüfung jeder Speicherchiplagenschicht des Speicherblocks sorgt.
  24. System nach Anspruch 18, wobei die serielle und parallele Prüfung die serielle und parallele Eingabe an I/O-Zellen und die serielle und parallele Ausgabe von I/O-Zellen umfasst.
  25. Ein nicht flüchtiges computerlesbares Speichermedium, auf dem Daten gespeichert sind, die Sequenzen von Anweisungen repräsentieren, welche, wenn sie von einem Prozessor ausgeführt werden, den Prozessor veranlassen, Operationen durchzuführen, umfassend: das Eingeben einer Reihe von Daten in ein erstes Speicherelement einer Vielzahl von Speicherelementen eines Speicherblocks, wobei jedes Speicherelement eine Boundary Scan-Kette umfasst; das Übertragen der Scan-Daten an ein zweites Speicherelement der Vielzahl von Speicherelementen; das Erlangen eines Ausgangs von Scan-Daten vom zweiten Speicherelement; und das Bestimmen, ob die Scan-Dateneingabe an das erste Speicherelement mit der Scan-Datenausgabe vom zweiten Speicherelement übereinstimmt, wobei eine Scan-Prüfung erfolgreich ist, wenn die Scan-Dateneingabe und die Scan-Datenausgabe übereinstimmt.
  26. Medium nach Anspruch 25, wobei die Scan-Daten über einen seriellen Dateneingang des ersten Speicherelements eingegeben werden und von einem seriellen Datenausgang des zweiten Speicherelements ausgegeben werden.
  27. Medium nach Anspruch 25, wobei das Übertragen der Scan-Daten vom ersten Speicherelement an das zweite Speicherelement das Versetzen des ersten Speicherelements in einen seriellen Ausgabemodus und des zweiten Speicherelements in einen seriellen Eingabemodus umfasst.
  28. Medium nach Anspruch 25, wobei das Übertragen der Scan-Daten vom ersten Speicherelement an das zweite Speicherelement das Versetzen des ersten Speicherelements in einen parallelen Ausgabemodus und des zweiten Speicherelements in einen parallelen Eingabemodus umfasst.
DE102012024886.5A 2011-12-29 2012-12-19 Boundary Scan-Kette für gestapelten Speicher Active DE102012024886B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/340,470 2011-12-29
US13/340,470 US8645777B2 (en) 2011-12-29 2011-12-29 Boundary scan chain for stacked memory

Publications (2)

Publication Number Publication Date
DE102012024886A1 true DE102012024886A1 (de) 2013-07-04
DE102012024886B4 DE102012024886B4 (de) 2019-11-21

Family

ID=47631063

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102012024886.5A Active DE102012024886B4 (de) 2011-12-29 2012-12-19 Boundary Scan-Kette für gestapelten Speicher
DE102012025781.3A Active DE102012025781B3 (de) 2011-12-29 2012-12-19 Boundary Scan-Kette für gestapelten Speicher

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE102012025781.3A Active DE102012025781B3 (de) 2011-12-29 2012-12-19 Boundary Scan-Kette für gestapelten Speicher

Country Status (7)

Country Link
US (3) US8645777B2 (de)
JP (1) JP2013140152A (de)
KR (1) KR101428332B1 (de)
DE (2) DE102012024886B4 (de)
FR (1) FR2985358B1 (de)
GB (1) GB2498083B (de)
TW (2) TWI600023B (de)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816934B2 (en) * 2007-10-16 2010-10-19 Micron Technology, Inc. Reconfigurable connections for stacked semiconductor devices
EP2372379B1 (de) * 2010-03-26 2013-01-23 Imec Testzugriffsarchitektur für TSV-basierte 3D-gestapelte ICS
US9490003B2 (en) 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
CN104115227B (zh) 2011-12-23 2017-02-15 英特尔公司 使用系统热传感器数据的存储器操作
KR101996967B1 (ko) * 2012-12-24 2019-07-08 에스케이하이닉스 주식회사 반도체 장치
US9445027B2 (en) 2014-02-20 2016-09-13 Semiconductor Components Industries, Llc Image sensors with column memory repair circuitry
US9606182B2 (en) 2014-06-16 2017-03-28 Samsung Electronics Co., Ltd. System on chip
US20170084326A1 (en) * 2014-07-08 2017-03-23 Daniel H. Morris A negative differential resistance based memory
US9588174B1 (en) * 2016-03-08 2017-03-07 International Business Machines Corporation Method for testing through silicon vias in 3D integrated circuits
US10705934B2 (en) * 2017-06-30 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Scan synchronous-write-through testing architectures for a memory device
DE102017121308B4 (de) 2017-06-30 2019-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Synchron-write-through-abtastprüfungsarchitekturen für einen speicherbaustein
US10528288B2 (en) * 2017-12-20 2020-01-07 International Business Machines Corporation Three-dimensional stacked memory access optimization
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
CN111667874B (zh) * 2019-03-05 2022-05-24 瑞昱半导体股份有限公司 测试系统
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11599299B2 (en) * 2019-11-19 2023-03-07 Invensas Llc 3D memory circuit
US11342914B2 (en) 2020-06-19 2022-05-24 Juniper Networks, Inc. Integrated circuit having state machine-driven flops in wrapper chains for device testing
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
KR20220094480A (ko) * 2020-12-29 2022-07-06 에스케이하이닉스 주식회사 I/o 인터페이스 회로의 옵션 설정을 위한 반도체 장치
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6694465B1 (en) * 1994-12-16 2004-02-17 Texas Instruments Incorporated Low overhead input and output boundary scan cells
US5914906A (en) 1995-12-20 1999-06-22 International Business Machines Corporation Field programmable memory array
US6125464A (en) * 1997-10-16 2000-09-26 Adaptec, Inc. High speed boundary scan design
US6314539B1 (en) * 1998-10-21 2001-11-06 Xilinx, Inc. Boundary-scan register cell with bypass circuit
US6717222B2 (en) 2001-10-07 2004-04-06 Guobiao Zhang Three-dimensional memory
JP2003257199A (ja) * 2001-12-28 2003-09-12 Mitsubishi Electric Corp 半導体記憶装置
DE602005006524D1 (de) * 2004-01-13 2008-06-19 Nxp Bv Jtag-testarchitektur für ein mehrchip-pack
US7325081B2 (en) 2004-03-24 2008-01-29 Lsi Logic Corporation CRC data protection scheme for non-block-oriented data
JP2005283206A (ja) * 2004-03-29 2005-10-13 Nec Micro Systems Ltd 半導体装置及びそのテスト方法
JP4478533B2 (ja) 2004-08-24 2010-06-09 Ｏｋｉセミコンダクタ株式会社 半導体集積回路
US7552360B2 (en) * 2005-03-21 2009-06-23 Texas Instruments Incorporated Debug and test system with format select register circuitry
US20060289981A1 (en) * 2005-06-28 2006-12-28 Nickerson Robert M Packaging logic and memory integrated circuits
US20070035321A1 (en) * 2005-08-10 2007-02-15 Emanuel Gorodetsky Device and method for testing mixed-signal circuits
US7352169B2 (en) * 2006-05-26 2008-04-01 Texas Instruments Incorporated Testing components of I/O paths of an integrated circuit
US7620864B2 (en) 2006-10-26 2009-11-17 International Business Machines Corporation Method and apparatus for controlling access to and/or exit from a portion of scan chain
US7739567B2 (en) * 2008-02-26 2010-06-15 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Utilizing serializer-deserializer transmit and receive pads for parallel scan test data
US7929368B2 (en) 2008-12-30 2011-04-19 Micron Technology, Inc. Variable memory refresh devices and methods
US20100332177A1 (en) 2009-06-30 2010-12-30 National Tsing Hua University Test access control apparatus and method thereof
KR101110792B1 (ko) 2009-07-02 2012-03-16 주식회사 하이닉스반도체 반도체 장치 및 그 구동방법
US7936622B2 (en) 2009-07-13 2011-05-03 Seagate Technology Llc Defective bit scheme for multi-layer integrated memory device
US8996836B2 (en) 2009-12-18 2015-03-31 Micron Technology, Inc. Stacked device detection and identification
US8612809B2 (en) * 2009-12-31 2013-12-17 Intel Corporation Systems, methods, and apparatuses for stacked memory
JP2011165936A (ja) * 2010-02-10 2011-08-25 Sony Corp 積層チップ制御回路および積層半導体装置
EP2372379B1 (de) * 2010-03-26 2013-01-23 Imec Testzugriffsarchitektur für TSV-basierte 3D-gestapelte ICS
KR20120119960A (ko) * 2011-04-21 2012-11-01 삼성전자주식회사 마이크로 범프 연결성을 테스트할 수 있는 반도체 장치
US9164147B2 (en) * 2011-06-16 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for 3D IC test
JP2013131282A (ja) * 2011-12-22 2013-07-04 Elpida Memory Inc 半導体装置
KR101996967B1 (ko) * 2012-12-24 2019-07-08 에스케이하이닉스 주식회사 반도체 장치

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE 1149.1
IEEE 1500

Also Published As

Publication number Publication date
TWI517171B (zh) 2016-01-11
GB201222983D0 (en) 2013-01-30
US20130173971A1 (en) 2013-07-04
US20170169900A1 (en) 2017-06-15
US9476940B2 (en) 2016-10-25
FR2985358B1 (fr) 2019-08-16
GB2498083A (en) 2013-07-03
US8645777B2 (en) 2014-02-04
KR20130077791A (ko) 2013-07-09
TW201626399A (zh) 2016-07-16
TW201346921A (zh) 2013-11-16
FR2985358A1 (fr) 2013-07-05
DE102012025781B3 (de) 2022-08-11
JP2013140152A (ja) 2013-07-18
KR101428332B1 (ko) 2014-08-07
TWI600023B (zh) 2017-09-21
GB2498083B (en) 2014-11-19
DE102012024886B4 (de) 2019-11-21
US10347354B2 (en) 2019-07-09
US20140122952A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
DE102012024886B4 (de) Boundary Scan-Kette für gestapelten Speicher
DE112012006161B4 (de) Integrierter Selbsttest für Stapelspeicherarchitektur
DE112012006172B4 (de) Generischer Adressen-Scrambler für Speicherschaltungs-Testengine
DE112013003250B4 (de) Kontaktloser Stresstest von Speicher-E/A-Schnittstellen
DE112011106076B4 (de) Generischer Adressen-Scrambler für Speicherschaltungs-Testengine
DE112011106030B4 (de) Selbstreparaturlogik für eine Stapelspeicherarchitektur
DE112012006171T5 (de) On-Chip-Redundanzreparatur für Speichergeräte
DE112017001020T5 (de) Unterstützung einer vielzahl von speichertypen in einem speichersteckplatz
DE112013003219T5 (de) Flexible Befehlsadressierung für Speicher
DE112011105909B4 (de) Speichergerät mit Speicherchiplagenschichten, Speicherchiplagenelement mit Kopplungsstrukturen und System umfassend Speicherstapel, Prozessor und Systemelement
DE112011106018B4 (de) Leistungsdrosselung des dynamischen Speichers
DE112015003397T5 (de) Vorrichtung, System und Verfahren zur Bestimmung von Vergleichsinformationen basierend auf Speicherdaten
DE112006002265T5 (de) Zuverlässiges Rechnen mit einem Mehrkern-Prozessor
DE102013114512B4 (de) Globales Einfangschema mit niedriger Leistung für Kerne
DE102016103867A1 (de) MBIST-Vorrichtung zum Verwenden mit ECC-geschützten Speichern
DE102016120172A1 (de) Ein-Chip-System und sicheres Debugging-Verfahren
DE112019002319T5 (de) Niederleistungstakt-gate-schaltung
DE102016206170B4 (de) Serielle draht-debug-brücke
US9891282B2 (en) Chip fabric interconnect quality on silicon
DE112012006070T5 (de) Speichergerät, das auf Gerätebefehle zur Betriebssteuerung reagiert
US20140032888A1 (en) Integrated Circuit Boot Code and Fuse Storage Implemented on Interposer-Mounted Non-Volatile Memory
CN102495361A (zh) 一种内建自测试装置
DE112019000322T5 (de) Redundanz bei der verteilung von spannungs-frequenz-skalierungsparametern
DE112011106097B3 (de) Selbstreparaturlogik für eine Stapelspeicherarchitektur
DE102013113184A1 (de) Ein-Chip-System mit speziellem Funktionsregister und Betriebsverfahren davon

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R130 Divisional application to

Ref document number: 102012025781

Country of ref document: DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: TAHOE RESEARCH, LTD., IE

Free format text: FORMER OWNER: INTEL CORPORATION, SANTA CLARA, CALIF., US

R082 Change of representative

Representative=s name: DENNEMEYER & ASSOCIATES S.A., DE