DE112011106030B4 - Selbstreparaturlogik für eine Stapelspeicherarchitektur - Google Patents

Selbstreparaturlogik für eine Stapelspeicherarchitektur Download PDF

Info

Publication number
DE112011106030B4
DE112011106030B4 DE112011106030.0T DE112011106030T DE112011106030B4 DE 112011106030 B4 DE112011106030 B4 DE 112011106030B4 DE 112011106030 T DE112011106030 T DE 112011106030T DE 112011106030 B4 DE112011106030 B4 DE 112011106030B4
Authority
DE
Germany
Prior art keywords
tsvs
defective
tsv
memory
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112011106030.0T
Other languages
English (en)
Other versions
DE112011106030T5 (de
Inventor
Joon-Sung Yang
Darshan Kobla
Liwei Ju
David Zimmerman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112011106030T5 publication Critical patent/DE112011106030T5/de
Application granted granted Critical
Publication of DE112011106030B4 publication Critical patent/DE112011106030B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)

Abstract

Speicherbauelement (100), umfassend:ein Speicherstapel (120), der ein oder mehrere Speicherchiplagenelemente (150) einschließlich eines ersten Speicherchiplagenelementes aufweist; undein Systemelement (110), das mit dem Speicherstapel gekoppelt ist;wobei das erste Speicherchiplagenelement einschließt:eine Vielzahl von Through Silicon Vias, TSVs, (105) wobei die Vielzahl von TSVs (105) eine Vielzahl von Daten-TSVs und eine oder mehrere Reserve-TSVs (107) einschließt, undSelbstreparaturlogik (132), um den Betrieb einer defekten TSV der Vielzahl von Daten-TSVs (105) zu reparieren, wobei die Reparatur des Betriebs der defekten TSV das Verwenden der einen oder der mehreren Reserve-TSVs (107) einschließt, die Selbstreparaturlogik (132) umfassend:ein Erkennungselement (225), um die defekte TSV (220) zu erkennen,ein Multiplexer-Element (530), das mit einer ersten Verbindung für jede der Vielzahl von TSVs verbunden ist, um Daten, die für die defekte TSV beabsichtigt sind, zu einer ersten Reserve-TSV (515)zu leiten, undein Demultiplexer-Element (650), das mit einer zweiten Verbindung für jede der Vielzahl von TSVs (610) verbunden ist, um Daten, die bei der ersten Reserve-TSV empfangen wurden, zu einer Verbindung für die defekte TSV (620) zu leiten.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der Erfindung beziehen sich generell auf das Gebiet von elektronischen Geräten und insbesondere auf Selbstreparaturlogik f? eine Stapelspeicherarchitektur.
  • HINTERGRUND
  • Um Speicher mit zusätzlicher Dichte für verschiedene Arten von Rechenvorgängen bereitzustellen, werden Speicherbauelemente, die eine Vielzahl eng gekoppelter Speicherelemente aufweisen (welche als 3D-Stapelspeicher oder Stapelspeicher bezeichnet werden können), entwickelt. Ein 3D-Stapelspeicher kann gekoppelte Schichten oder Pakete von DRAM- (dynamischer RAM) -Speicherelementen umfassen, die als ein Speicherstapel bezeichnet werden können. Stapelspeicher kann verwendet werden, um eine große Menge an Hauptspeicher in einem einzigen Bauteil oder Paket bereitzustellen, wobei das Bauteil oder Paket auch gewisse Systemkomponenten, wie beispielsweise einen Memory-Controller und eine CPU (Hauptprozessor) umfassen kann.
  • Jedoch können beim Herstellen von 3D-Stapelspeichern im Vergleich zu den Kosten von einfacheren Speicherelementen signifikante Kosten entstehen. Beim Aufbau von Stapelspeicherbauelementen kann eine fehlerfreie Speicherchiplage, wenn sie gefertigt wurde, Fehler bei der Herstellung des 3D-Stapelspeicherpakets ausbilden. Deswegen können die Kosten von defekten Speicherbauelementen für Bauelementehersteller oder für Kunden, die elektronische Bauelemente erwerben, signifikant sein. Aus US 2010/0060310 A1 sind eine Vorrichtung und ein Verfahren zur Belegung von Reserve TSV's wenn ein TSV kaputt geht oder wenn die Bandbreite der Übertragung durch Hinzunahme von freien Reserve TSV's erhöht werden soll, bekannt.
  • Figurenliste
  • Erfindungsgemäße Ausführungsformen werden beispielhaft und in keiner Weise einschränkend in den Figuren der begleitenden Zeichnungen dargestellt, wobei sich gleiche Bezugsnummern auf ähnliche Elemente beziehen.
    • 1 veranschaulicht eine Ausführungsform eines 3D-Stapelspeichers;
    • 2 veranschaulicht eine Ausführungsform einer Selbstreparaturvorrichtung oder eines -systems, das einen Austausch des defekten TSV-Betriebs unter Verwendung der Generierung von Fehlerkorrekturcodes bereitstellt;
    • 3 ist eine Darstellung der Generierung eines Fehlerkorrekturcodes bei einer Ausführungsform einer Vorrichtung oder eines Systems;
    • 4 veranschaulicht eine Ausführungsform von Fehlerkorrekturelementen für eine Vorrichtung oder ein System, das Selbstreparatur des defekten TSV-Betriebs bereitstellt
    • 5 ist eine Darstellung einer Vorrichtung oder eines Systems, das Selbstreparatur des TSV-Betriebs unter Verwendung des Austauschs von defekten TSVs mit Reserve-TSVs bereitstellt;
    • 6 ist eine Darstellung einer Ausführungsform einer Vorrichtung oder eines Systems, das die Verwendung von Daten von Reserve-TSVs, um Daten von defekten TSVs zu ersetzen, bereitstellt;
    • 7 ist eine Darstellung einer Ausführungsform der Bestimmung von defekten TSVs in einem Bauelement oder System;
    • 8 ist ein Ablaufdiagramm, um eine Ausführungsform eines Verfahrens für das Verwenden von Reserve-TSVs in einem Stapelspeicherbauelement zur Reparatur von Betrieben von defekten TSVs zu veranschaulichen;
    • 9 ist eine Darstellung einer Ausführungsform einer Vorrichtung oder eines Systems, das Elemente für die Reparatur von Betrieben von defekten TSVs unter Verwendung von Reserve-TSVs einschließt; und
    • 10 veranschaulicht eine Ausführungsform eines Computersystems, das Stapelspeicher einschließt, der Elemente für die Reparatur von Betrieben von defekten TSVs unter Verwendung von Reserve-TSVs aufweist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Ausführungsformen der Erfindung richten sich generell an Selbstreparaturlogik für eine Stapelspeicherarchitektur.
  • Wie hier verwendet:
    • bedeutet „3D-Stapelspeicher“ (wobei 3D auf dreidimensional hinweist) oder „Stapelspeicher“ ein Hauptspeicher, der ein oder mehrere gekoppelte Speicherchiplagenschichten, Speicherpakete oder andere Speicherelemente umfasst. Der Speicher kann vertikal oder horizontal gestapelt sein (wie beispielsweise nebeneinander) oder anderweitig Speicherelemente enthalten, die miteinander gekoppelt sind. Insbesondere kann ein DRAM-Stapelspeicherbauelement oder - system ein Speicherbauelement umfassen, das eine Vielzahl von DRAM-Chiplagenschichten aufweist. Ein Stapelspeicherbauelement kann auch Systemelemente im Bauelement umfassen, die hier als eine Systemschicht oder ein Systemelement bezeichnet sein können, wobei die Systemschicht Elemente wie eine CPU (Hauptprozessor), einen Memory-Controller und andere zugehörige Systemelemente umfassen kann. Die Systemschicht kann ein System-On-Chip (SoC) einschließen. Bei einigen Ausführungsformen kann der Logikchip ein Anwendungsprozessor oder ein Grafikprozessor (GPU) sein.
  • Mit der Ankunft des gestapelten DRAM-Standards (wie der WideIO-Standard) kann der DRAM-Wafer mit einem Systemelement wie einem System-On-Chip- (SoC) - Wafer im gleichen Paket mit einem Speicherstapel gestapelt sein. Der Stapelspeicher kann Through Silicon Via- (TSV) -Herstellungsverfahren verwenden, wo Vias durch Silizium-Chiplagen hindurch hergestellt werden, um Signalwege durch den Speicherstapel bereitzustellen.
  • Das TSV-Herstellungsverfahren, wird verwendet, um die gestapelten Silizium-Chips durch direkten Kontakt zu verbinden. Jedoch kann dieses Verfahren einen signifikanten Ertragsausfall bewirken, wenn TSVs defekt sind. Der Montageprozess des Stapelspeichers und die TSV-Herstellung können potenziell Fehler in Stapelspeicherbauelemente einführen. Dies kann in einem Anstieg der Herstellungs- und Prüfkosten resultieren und ein Renditeproblem bei der Herstellung schaffen. Defekte TSVs sind ein entscheidendes Element bei der Herstellung des Stapelspeichers, da die Existenz von defekten TSVs sich direkt auf die Herstellungsausbeute auswirkt. Wenn jedes Bauelement, das defekte TSVs aufweist, ausgesondert wird, sind die resultierenden Kosten im Vergleich mit Fehlern bei konventionellen einzelnen Chiplagenspeichern erheblich höher, da bei einem Stapelspeicher sowohl ein gestapeltes DRAM-Paket als auch ein SoC verloren wäre. Bei konventionellem Speicher kann ein Reparaturverfahren den Austausch einer gesamten Reihe oder Säule durch eine zusätzliche Reihe oder Säule einschließen, aber das hilft nicht bei Situationen, wo verbindende TSVs defekt sind. Bei einigen Ausführungsformen schließen eine Vorrichtung, ein System oder Verfahren Selbstreparaturlogik mit Reserve-TSVs ein, um dynamisch ein Reparaturverfahren für defekte TSVs durchzuführen. Bei einigen Ausführungsformen werden Reserve-TSVs unter TSVs in einem Stapelspeicherbauelement eingeschlossen, um das Reparieren der defekten TSVs zu ermöglichen und die Zuverlässigkeit zu verbessern, Kosten zu reduzieren und die Herstellungsausbeute zu erhöhen. Jedoch sollte die Reparaturlogik in einem Stapelspeicher minimiert oder reduziert werden, um übermäßigen Hardware-Overhead bei Stapelspeicherbauelementen zu vermeiden.
  • Bei einigen Ausführungsformen kann eine Selbstreparaturlogik wie Fehlerkorrekturcode (ECC) und die Umleitung von Daten, für die Reparatur des defekten TSV-Betriebs mit Reserve-TSVs übernommen werden. Bei einigen Ausführungsformen ermöglicht eine TSV-Reparatur die dynamische Reparatur der defekten TSV durch das Ersetzen des Betriebs von defekten TSVs, was somit die Herstellungsausbeute und Zuverlässigkeit von Bauelementen durch Ermöglichen des vollen Betriebs von TSV-Fehler aufweisenden Stapelspeicherbauelementen verbessert. Bei einigen Ausführungsformen erfordert eine Selbstreparaturtechnik kein Umrouten von Bauelementen oder Verschieben des Betriebs zu anderen Elementen, um defekte TSVs zu ersetzen.
  • Bei einigen Ausführungsformen kann das Prüfen, um defekte TSVs zu bestimmen, und die Selbstreparatur des Betriebs von defekten TSVs zu verschiedenen Zeiten und mehrere Male während der Lebensdauer eines Speicherbauelements erfolgen. Das Prüfen und die Selbstreparatur können entweder statisch beim anfänglichen Prüfen oder dynamisch im Betrieb erfolgen. Beispielsweise können das Prüfen und die Selbstreparatur des TSV-Betriebs in der Fertigung von Stapelspeicherbauelementen erfolgen und sie können bei der Herstellung von einer Vorrichtung oder einem System einschließlich Stapelspeicher erfolgen. Weiter können das Prüfen und die Selbstreparatur im Betrieb einer solchen Vorrichtung oder eines solchen Systems erfolgen. Bei einem Beispiel können das Prüfen und die Selbstreparatur bei jedem Einschaltzyklus für die Vorrichtung oder das System erfolgen.
  • Bei einigen Ausführungsformen stellt eine Vorrichtung, ein System oder ein Verfahren eine Fehlerkorrektur von durch TSVs eines Speicherbauelements übertragene Daten bereit. Bei einigen Ausführungsformen schließt ein Stapelspeicherbauelement Selbstreparaturlogik unter Verwendung von Fehlerkorrekturcode ein. Bei dieser Herangehensweise wird auf einer Sendeseite ein Prüfbit (oder ein anderer Fehlerkorrekturcode) basierend auf Daten, die durch eine Vielzahl von TSVs zu übertragen sind, generiert. Beispielsweise kann jedes Datenbyte bei der Generierung von Prüfbits verwendet werden. Die Daten werden über die TSVs übertragen, wobei die Prüfbits über Reserve-TSVs übertragen werden.
  • Eine empfangende Seite decodiert die Daten (die Rohdaten und das bzw. die Prüfbits) und korrigiert die beschädigten Daten, sodass durch das Stapelspeicherbauelement unabhängig vom defekten TSV-Kanal korrekte Daten bereitgestellt werden. Daher korrigiert die Fehlerkorrekturlogik die beschädigten Daten von den Kanälen und stellt deshalb den Austausch des TSV-Betriebs bereit, selbst wenn es eine defekte TSV gibt.
  • Bei bestimmten Implementierungen können bestimmte Fehler erkannt und korrigiert werden, oder bestimmte Fehler können erkannt werden, wenn sie auch nicht korrigiert werden, wie in Situationen wo es eine übermäßige Anzahl von defekten TSVs gibt. Beispielsweise kann Logik Einzelfehlerkorrektur und Doppelfehlererkennung (SEC-DED), Einzelfehlerkorrektur und Doppelfehlerkorrektur bei angrenzenden Fehlern (SEC-DAEC) und andere Korrektur- und Erkennungsoperationen bereitstellen. Bei einem Beispiel kann SEC-DAEC beim TSV-Betrieb besonders nützlich sein, da Fehler in einem Bauelement Probleme für angrenzende TSVs verursachen können, und deshalb kann ein besonderer Wert in der Korrektur von doppelten angrenzenden Fehlern liegen. Mehrere unterschiedliche Arten von Selbstreparaturlogik können bei einer Ausführungsform einer Vorrichtung, eines Systems oder Verfahrens verwendet werden, wobei Fehlerkorrekturcodes und Fehlererkennungscodes übliche Beispiele sind. Beispielsweise werden für Einzelbitfehlerkorrekturcode Prüfbits unter Verwendung des Datenworts generiert. Wenn die Größe des Datenworts D und die Anzahl an erforderlichen Prüfbits für ein SEC-DEC-Vermögen C ist, dann wird C bestimmt, wenn D und C den Anforderungen der Gleichung 1 entsprechen: 2 c ≥ D + C + 1
    Figure DE112011106030B4_0001
  • Wenn daher die Datenwörter 32 Bit, 64 Bit und 128 Bit sind, dann sind 6, 7 und 8 Bits an Prüfbits erforderlich, um jeweils Einzelfehlerkorrektur auszuführen. Alle 32 TSVs, 64 TSVs oder 128 TSVs können deshalb 6, 7 oder 8 Reserve-TSVs aufweisen, um das Reparaturverfahren unter Verwendung von Fehlerkorrekturcode auszuführen.
  • Bei einigen Ausführungsformen verwendet eine Vorrichtung, ein System oder Verfahren die Umleitung von Daten von einer defekten TSV zu einer Reserve-TSV, um eine Reparatur des TSV-Betriebs bereitzustellen. Bei einigen Ausführungsformen ordnet ein Hardwarezuordnungsverfahren einen defekten TSV-Kanal zu einem Reservekanal zu, um das Selbstreparaturverfahren auszuführen. Bei dieser Herangehensweise kann auf der Sendeseite ein zuordnender Multiplexer verwendet werden, wo Auswahl-Bits für den Multiplexer dynamisch oder statisch generiert werden können. Bei einigen Ausführungsformen ist auf der Empfangsseite Demultiplexerlogik implementiert und Auswahl-Bits können in der gleichen Weise generiert werden. Bei einer dynamischen Herangehensweise kann integrierte Selbsttest- (BIST) -Logik ausgeführt werden, um eine oder mehrere defekte TSVs zu bestimmen. Bei einigen Ausführungsformen wird eine statische und dynamische Reparatur durch das Verwenden von Hardware-Zuordnungslogik auf der Sende- und Empfangsseite ausgeführt. Bei einigen Ausführungsformen verwenden die statischen und dynamischen Reparaturverfahren Multiplexer/Demultiplexer-Logik oder andere ähnliche Logik, um eine defekte TSV zu einer Reserve-TSV zu routen. Bei einigen Ausführungsformen schließt ein Speicherbauelement ein Speicherstapel ein, das ein oder mehrere Speicherchiplagenelemente aufweist, einschließlich eines ersten Speicherchiplagenelementes und eines Systemelementes, das mit dem Speicherstapel gekoppelt ist. Das erste Speicherchiplagenelement schließt mehrere TSVs ein, wobei die TSVs Daten-TSVs und eine oder mehrere Reserve-TSVs und Selbstreparaturlogik zur Reparatur des Betriebs einer defekten TSV der Vielzahl von Daten-TSVs einschließt, und wobei die Reparatur des Betriebs der defekten TSV die Verwendung von der einen oder den mehreren Reserve-TSVs einschließt. Bei einigen Ausführungsformen schließt ein Verfahren das Durchführen einer Prüfung eines Stapelspeicherbauelements ein, wobei der Stapel des Stapelspeichers ein oder mehrere Speicherchiplagenelemente, ein mit dem Speicherstapel gekoppeltes Systemelement und eine Vielzahl von TSVs; das Erkennen von einer oder mehreren defekten TSVs der Vielzahl von TSVs; und das Reparieren des Betriebs von der einen oder den mehreren defekten TSVs einschließt, wobei die Reparatur des Betriebs die Verwendung von der einen oder den mehreren Reserve-TSVs einschließt.
  • Bei einigen Ausführungsformen schließt ein System einen Prozessor zum Verarbeiten von Daten des Systems; einen Sender, Empfänger oder beides gekoppelt mit einer Rundstrahlantenne, um Daten zu senden, Daten zu empfangen oder beides; und einen Speicher, um Daten zu speichern ein, wobei der Speicher ein Stapelspeicherbauelement einschließt. Bei einigen Ausführungsformen schließt das Stapelspeicherbauelement einen Speicherstapel mit einem oder mehreren Speicherchiplagenelementen, einschließlich eines ersten Speicherchiplagenelementes und ein mit dem Speicherstapel gekoppeltes Systemelement ein, wobei das erste Speicherchiplagenelement eine Vielzahl von TSVs einschließt und die Vielzahl von TSVs eine Vielzahl von Daten-TSVs und eine oder mehrere Reserve-TSVs einschließt, und Selbstreparaturlogik zur Reparatur des Betriebs einer defekten TSV der Vielzahl von Daten-TSVs, wobei die Reparatur die Verwendung von der einen oder den mehreren Reserve-TSVs einschließt.
  • 1 veranschaulicht eine Ausführungsform eines 3D-Stapelspeichers. In dieser Darstellung schließt ein 3D-Stapelspeicherbauelement 100 wie ein WideIO-Speicherbauelement ein Systemelement 110 ein, das mit einer oder mehreren DRAM-Speicherchiplagenschichten 120 gekoppelt ist, die hier auch als Speicherstapel bezeichnet werden. Bei einigen Ausführungsformen kann das Systemelement ein System-On-Chip (SoC) oder ein anderes ähnliches Element sein. In dieser Darstellung schließen die DRAM-Speicherchiplagenschichten vier Speicherchiplagenschichten ein, wobei diese Schichten eine erste Speicherchiplagenschicht 130, eine zweite Speicherchiplagenschicht 140, eine dritte Speicherchiplagenschicht 150 und eine vierte Speicherchiplagenschicht 160 sind. Jedoch sind Ausführungsformen auf keine spezielle Anzahl an Speicherchiplagenschichten im Speicherstapel 120 begrenzt und können eine größere oder kleinere Anzahl an Speicherchiplagenschichten einschließen. Jede Chiplagenschicht kann ein oder mehrere Segmente oder Teile umfassen und einen oder mehrere unterschiedliche Kanäle aufweisen. Jede Chiplagenschicht kann eine temperaturkompensierte Selbstauffrischungs- (TCSR) -Schaltung umfassen, um thermische Probleme zu adressieren, wobei die TCSR und ein Modusregister (MR) ein Teil der Managementlogik des Bauelementes sein können und das MC thermische Offset-Bits für die Einstellung der Auffrischgeschwindigkeit durch die TCSR umfassen kann. Die Chiplagenschichten und das Systemelement können thermisch miteinander gekoppelt sein.
  • Neben anderen Elementen kann das Systemelement 110 einen Memory-Controller 112 wie einen WideIO-Memory-Controller für den Speicherstapel 120 einschließen. Bei einigen Ausführungsformen schließt jede Speicherchiplagenschicht (mit der möglichen Ausnahme der oberen oder äußersten Speicherchiplagenschicht wie die vierte Speicherchiplagenschicht 160 in dieser Darstellung) eine Vielzahl von Through Silicon Vias (TSVs) 105 ein, um Pfade durch das Siliziumsubstrat der Speicherchiplagenschichten sowie eine oder mehrere Reserve-TSVs 107 bereitzustellen.
  • Bei einigen Ausführungsformen stellt das Stapelspeicherbauelement 100 eine Selbstreparatur von TSV-Betrieben unter Verwendung der Reserve-TSVs 107 bereit. Bei einigen Ausführungsformen schließt eine oder mehrere der Speicherchiplagenschichten 120 eine Erkennungslogik (wie die Erkennungslogik 132 veranschaulicht in der ersten Speicherchiplagenschicht 130) ein, um defekte TSVs zu erkennen. Die Erkennungslogik 132 kann BIST-Elemente der Speicherchiplagenschicht einschließen. Bei einigen Ausführungsformen schließen eine oder mehrere der Speicherchiplagenschichten 120 eine Reserve-TSV-Selbstreparaturlogik (wie die Selbstreparaturlogik 132 veranschaulicht in der ersten Speicherchiplagenschicht 130) ein, um die Reparatur des TSV-Betriebs für defekte TSVs bereitzustellen. Bei einigen Ausführungsformen kann die Selbstreparaturlogik 132 Fehlerkorrekturlogik unter Verwendung der Reserve-TSVs einschließen, wobei die Fehlerkorrekturlogik durch eine oder mehrere defekte TSVs generierte Fehler korrigiert. Bei einigen Ausführungsformen kann die Reserve-TSV-Logik Multiplexen und Demultiplexen von Betrieben einschließen, um die Umleitung von Daten von defekten TSVs durch Reserve-TSVs zu ermöglichen.
  • 2 veranschaulicht eine Ausführungsform einer Selbstreparaturvorrichtung oder eines -systems, das einen Austausch des defekten TSV-Betriebs unter Verwendung der Generierung von Fehlerkorrekturcodes bereitstellt. 2 veranschaulicht eine Ausführungsform von Hardwarearchitektur, um Prüfbits basierend auf einem empfangenen Datenwort zu generieren. Jedoch sind Ausführungsformen auf keine spezielle Struktur der Fehlerkorrektur begrenzt. Bei einigen Ausführungsformen können unabhängig vom Ort der defekten TSV beschädigte Daten durch das ECC-Schema wiederhergestellt werden.
  • In dieser Darstellung schließt eine Speicher-Vorrichtung oder ein System 200 eine Vielzahl von TSVS 210 ein, wo die Vielzahl von TSVs eine oder mehrere Reserve-TSVs 215 einschließt. Die Nichtreserve-TSVs, die dazu beabsichtigt sind, Daten zu empfangen, können hier als Daten-TSVs bezeichnet sein. Wie veranschaulicht trat zu einem Zeitpunkt bei einer TSV 220 ein Defekt auf. Wie veranschaulicht sind Eingänge zu den Daten-TSVs der Vielzahl von TSVs 210 auch mit einem Prüfbitgenerator 225 (oder einem anderen Fehlerkorrekturcode-Generator, einschließlich Fehlerkorrekturcode-Generator 300 in 3) verbunden. Bei einigen Ausführungsformen generiert der Prüfbitgenerator 225 Prüfbits für die Übertragung über die Reserve-TSVs 215, wo die Prüfbits bei der Korrektur von Daten verwendet werden, die durch die defekte TSV 220 beschädigt wurden.
  • 3 ist eine Darstellung der Generierung eines Fehlerkorrekturcodes bei einer Ausführungsform einer Vorrichtung oder eines Systems. Bei einigen Ausführungsformen empfängt ein Fehlerkorrekturcode-Generator 300 (wie Prüfbitgenerator 225 veranschaulicht in 2) jeden Datenbit-Eingang 305, der für eine Vielzahl von TSVs beabsichtigt ist (wie die Daten-TSVs der Vielzahl von TSVs 210 veranschaulicht in 2).
  • Bei dieser speziellen Implementierung schließt der Fehlerkorrekturcode-Generator 300 eine Vielzahl von Exklusiv-ODER-Elementen (XOR 320, 325, 330 und 335) ein, um die Prüfbits 350 für die Verwendung im Selbstreparaturverfahren für TSVs zu generieren. Jedoch sind Ausführungsformen einer Speichervorrichtung oder eines -systems auf keine spezielle Implementierung des Fehlerkorrekturcode-Generators begrenzt.
  • 4 veranschaulicht eine Ausführungsform von Fehlerkorrekturelementen für eine Vorrichtung oder ein System, das Selbstreparatur des defekten TSV-Betriebs bereitstellt. Bei einigen Ausführungsformen schließen eine Speichervorrichtung oder ein -system 400 Fehlerkorrekturlogik 450 ein, um eine Selbstreparatur des defekten TSV-Betriebs bereitzustellen. Bei einigen Ausführungsformen empfängt die Korrekturlogik Daten von einer Vielzahl von TSVs 410, die mit den Verbindungen 425 gekoppelt sind, wobei die TSVs die Reserve-TSVs 415 einschließen und die Reserve-TSVS verwendet werden, um generierten Fehlerkorrekturcode basierend auf den über die Nichtreserve-TSVs gesendeten Daten bereitzustellen.
  • Bei diesem Beispiel schließen die TSVs eine oder mehrere defekte TSVs, wie eine defekte TSV 420 ein. Bei einigen Ausführungsformen verwendet die Speichervorrichtung oder das -system die Fehlerkorrekturlogik, um eine Selbstreparatur des Betriebs der defekten TSV 420 durch das Generieren von Korrekturen für durch die defekte TSV verursachte Fehler bereitzustellen.
  • 5 ist eine Darstellung einer Vorrichtung oder eines Systems, das eine Selbstreparatur des TSV-Betriebs unter Verwendung des Austauschs von defekten TSVs mit Reserve-TSVs bereitstellt. Bei einigen Ausführungsformen verwendet ein Hardware-Zuordnungsverfahren, das bei statischen und dynamischen Reparaturen verwendet werden kann, Multiplexer/Demultiplexer-Logik, um Daten, die für eine defekte TSV beabsichtigt sind, zu einer Reserve-TSV zu routen.
  • Bei einigen Ausführungsformen empfängt eine Speichervorrichtung oder ein - system 500 eine Vielzahl von Funktionswerten 505, die für eine Reihe von TSVs 510 beabsichtigt sind, wobei die TSVs der Vorrichtung oder des Systems 500 auch eine oder mehrere Reserve-TSVs 515 einschließen. Bei einigen Ausführungsformen schließt die Vorrichtung oder das -system einen Multiplexer 530 ein, wobei der Multiplexer verwendet wird, eine Datenleitung auszuwählen, für die es eine defekte TSV gibt, sodass die Daten für die defekte TSV zu einer Reserve-TSV geroutet werden. Bei einigen Ausführungsformen ermöglicht die Übertragung der Daten über die Reserve-TSV die Selbstreparatur des Betriebs der defekten TSV bei der Übertragung der relevanten Daten.
  • 5 veranschaulicht eine spezielle Implementierung, bei der ein Multiplexer-Element verwendet wird, um Daten zu einem Reservekanal umzurouten. Jedoch sind Ausführungsformen nicht auf diese spezielle Implementierung begrenzt und können irgendwelche Elemente verwenden, welche die Auswahl der Daten einer defekten TSV für die Übertragung mit einer Reserve-TSV bereitstellen. Beispielsweise kann die Multiplexerlogik unter Verwendung einer Normalzelle, eines Schalttransistors oder eines einfachen Logikgatters implementiert werden. Wenn eine Schalttransistorlogik-Implementierung bei einer Ausführungsform ausgewählt wird, dann kann die Schalttransistorlogik zu allen Kanälen des Speicherbauelements für einen Verzögerungsausgleich hinzugefügt werden.
  • Wenn bei einem speziellen Beispiel die dritte TSV einer Vielzahl von TSVs als defekt bestimmt wird (wie gezeigt in 5), kann ein Defektort durch Fusing für einen statischen Betrieb bestimmt werden, wobei eine Fuse 540 für jede Übertragungs-TSV veranschaulicht ist. Das Fusing ist in 5 als ‚1‘ oder ‚0‘ dargestellt (wobei ‚1‘ einen Defektort und ‚0‘ einen Ort anzeigt, der keinen Fehler aufweist). Bei dieser Implementierung werden Defektort-Bits als Mux-/Demux-Auswahl-Bits verwendet. Jedoch sind Ausführungsformen nicht auf diese spezielle Implementierung der Auswahldaten für den Multiplexer und die Demultiplexer-Betriebe begrenzt.
  • 6 ist eine Darstellung einer Ausführungsform einer Vorrichtung oder eines Systems, das die Verwendung von Daten von Reserve-TSVs, um Daten von defekten TSVs zu ersetzen, bereitstellt. Bei einigen Ausführungsformen schließt eine Speichervorrichtung oder ein -system 600 eine Vielzahl von TSVs 610 ein, um Funktionswerte 605 zu übertragen, wobei die TSVs eine oder mehrere Reserve-TSVs 615 für die Verwendung bei der Selbstreparatur des defekten TSV-Betriebs einschließen. Bei dieser Darstellung ist TSV 620 defekt und als Resultat wurden die für diese TSV beabsichtigten Daten stattdessen über eine Ersatz-TSV von der einen oder den mehreren Reserve-TSVs 615 gesendet. Bei einigen Ausführungsformen schließt die Vorrichtung oder das System 600 einen Demultiplexer 650 zur Verwendung beim Leiten der Daten, die von den Reserve-TSVs 615 empfangen wurden, zum korrekten Ort für die defekte TSV 620 ein. Während es in dieser Darstellung nicht eingeschlossen ist, kann die Auswahl für den Demultiplexer das Fusing wie veranschaulicht in 5 einschließen.
  • 7 ist eine Darstellung der Bestimmung von defekten TSVs in einem Bauelement oder System. Bei dieser Darstellung kann eine Vielzahl von TSVs 710 eine oder mehrere defekte TSVs 720 einschließen. Zu einem Zeitpunkt kann eine Prüfung der TSVs erfolgen, wobei das Prüfen die Verwendung von BIST-Schaltungen in den Speicherchiplagenelementen der Vorrichtung des Systems einschließen kann. In dieser Darstellung kann ein Prüfablauf den Eingang von verschiedenen Eingängen 705 einschließen, einschließlich aller ‚1‘. In dieser Darstellung stellt die defekte TSV 720 einen fehlerhaften ‚0‘-Wert an den Ausgängen 735 bereit. Bei einigen Ausführungsformen arbeitet die Vorrichtung oder das System, um die TSV 720 als defekt zu identifizieren und diese Informationen zu verwenden, um die Selbstreparatur des Betriebs der TSV bereitzustellen.
  • Bei einigen Ausführungsformen kann für eine dynamische □ Reparatur eine BIST-Engine als ein Teil der anfänglichen Firmware/Resetsequenz ausgeführt werden. Bei einigen Ausführungsformen kann Hardware implementiert werden, um den defekten Kanal dynamisch zu erkennen. Beispielsweise kann die Hardware-Implementierung einen Zähler einschließen, um eine Anzahl von Lese-Nichtübereinstimmungen nachzuverfolgen, und ein Vergleicher wird implementiert, um die erwartete Anzahl an Lesevorgängen mit den gesamten Lese-Nichtübereinstimmungen zu vergleichen. Wenn die Anzahl an Nichtübereinstimmungen der erwarteten Anzahl gleicht, dann kann der fehlerhafte TSV-Kanal bestimmt werden. Als ein Beispiel kann ein DRAM vier Einträge aufweisen, wobei jeder Eintrag eine Breite von 32 aufweist. Bei diesem Beispiel schreibt die BIST-Engine alle len zu jedem Eintrag und liest jeden Eintrag der 4 Einträge zurück. Wenn die Lese-Nichtübereinstimmung = 4 ist und wenn alle Nichtübereinstimmungen zum gleichen fehlerhaften Bit angezeigt werden (sagen wir Datenbit 25), dann ist der TSV-Kanal, der dem Datenbit 25 entspricht, der fehlerhafte und muss ersetzt werden. Bei einigen Ausführungsformen können Mux-/Demux-Auswahl-Bits auf eine von mehreren unterschiedlichen Arten und Weisen wie Firmware, uCode oder jedes andere Datenbit-Programmierverfahren programmiert werden.
  • 8 ist ein Ablaufdiagramm, um eine Ausführungsform eines Verfahrens für das Verwenden von Reserve-TSVs in einem Stapelspeicherbauelement zur Reparatur von Betrieben von defekten TSVs zu veranschaulichen. In dieser Darstellung kann das Prüfen für ein Stapelspeicherbauelement 805 durchgeführt werden, wobei das Stapelspeicherbauelement Reserve-TSVs und Logik einschließt, um eine Selbstreparatur des defekten TSV-Betriebs bereitzustellen. Bei einigen Ausführungsformen kann ein Prüfen stattfinden, um zu bestimmen, ob eine oder mehrere defekte TSVs im Stapelspeicherbauelement 810 bestimmt wurden. Wenn keine defekten TSVs bestimmt wurden, kann der normale Betrieb begonnen oder fortgesetzt werden, 815, dem, abhängig von der Implementierung ein periodisches Neuprüfen von Speicherbauelement 805 folgen kann, wie das Prüfen beim Starten der Vorrichtung oder des Systems, welches das Speicherbauelement enthält. Bei einigen Ausführungsformen kann das Prüfen von TSVs abhängig von der Selbstreparaturimplementierung variieren. Bei einigen Ausführungsformen kann das Prüfen die Generierung von Fehlerkorrekturbits für die Übertragung der einen oder der mehreren Reserve-TSVs einschließen. Bei einigen Ausführungsformen kann das Prüfen das Prüfen des Verwendens von BIST-Schaltungen des Speicherbauelements einschließen.
  • Bei einigen Ausführungsformen werden Betriebe implementiert, um eine Selbstreparatur des Betriebs der defekten TSVs unter Verwendung der einen oder der mehreren Reserve-TSVs 820 bereitzustellen, wenn eine oder mehrere defekte TSVs 810 bestimmt wurden.
  • Bei einigen Ausführungsformen (gezeigt als Verfahren A) schließt die Selbstreparatur das Empfangen der generierten Fehlerkorrekturbits ein, die über die Reserve-TSVs 825 gesendet werden. Bei einigen Ausführungsformen werden korrigierte Daten für die defekten TSVs unter Verwendung von Fehlerkorrekturlogik 830 generiert, wobei die korrigierten Daten auf den empfangenen Daten und den Fehlerkorrekturdaten basieren. Der Speicherbauelementbetrieb wird dann unter Verwendung der korrigierten Daten 835 fortgesetzt, was den Beginn oder die Fortsetzung des normalen Betriebs des Speicherbauelements 815 zulässt.
  • Bei einigen Ausführungsformen (gezeigt als Verfahren B) schließt die Selbstreparatur das Identifizieren einer Reserve-TSV für jede defekte TSV 850 und das Einstellen eines Multiplexers (oder eines anderen Logikementes), um die Daten, die für die defekte TSV beabsichtigt sind, zur Reserve-TSV 855 zu leiten. Bei einigen Ausführungsformen wird ein Demultiplexer eingestellt, um Daten von den identifizierten Reserve-TSVs zu den geeigneten Datenverbindungen für die eine oder die mehreren defekten TSVs 860 zu leiten. Der Speicherbauelementbetrieb wird dann unter Verwendung des Reserve-TSV-Datenpfads 865 fortgesetzt, was den Beginn oder die Fortsetzung des normalen Betriebs des Speicherbauelements 815 zulässt.
  • 9 ist eine Darstellung einer Ausführungsform einer Vorrichtung oder eines Systems, das Elemente für die Reparatur von Betrieben von defekten TSVS unter Verwendung von Reserve-TSVS einschließt. Das Computergerät 900 stellt ein Computergerät dar, das ein mobiles Gerät, wie einen Laptop, einen Tablet-Computer (der ein Bauelement einschließt, das einen Touchscreen ohne eine separate Tastatur aufweist; ein Gerät, das sowohl einen Touchscreen als auch eine Tastatur aufweist; ein Gerät, das eine Schnellinitiierung aufweist, die als „Unmittelbar-Ein“-Betrieb bezeichnet wird; und ein Bauelement, das generell mit einem Netzwerk in Betrieb verbunden ist, das als „immer verbunden“ bezeichnet wird), ein Mobiltelefon oder Smartphone, ein drahtloser e-Reader oder eine andere Mobilfunkvorrichtung einschließt. Es ist offensichtlich, dass gewisse Komponenten generell gezeigt sind, und nicht alle Komponenten solch eines Bauelementes sind in Bauelement 900 gezeigt. Die Komponenten können durch einen oder mehrere Busse oder andere Verbindungen 905 verbunden sein.
  • Bauelement 900 umfasst Prozessor 910, der die primären Verarbeitungsoperationen von Bauelement 900 durchführt. Prozessor 910 kann ein oder mehrere physische Bauelemente, wie beispielsweise Mikroprozessoren, Anwendungsprozessoren, Mikrocontroller, programmierbare Logikbauelemente oder andere Verarbeitungsmittel umfassen. Die Verarbeitungsoperationen, die von Prozessor 910 durchgeführt werden, umfassen die Ausführung einer Betriebsplattform oder eines Betriebssystems, auf denen Anwendungen oder Gerätefunktionen oder beides ausgeführt werden. Die Verarbeitungsoperationen schließen Operationen ein, die mit I/O (Ein-/Ausgabe) mit einem menschlichen Benutzer oder mit anderen Geräten in Beziehung stehen, Operationen, die mit dem Power-Management in Beziehung stehen, Operationen oder beides, die mit dem Verbinden von Gerät 900 mit einem anderen Gerät in Beziehung stehen. Die Verarbeitungsoperationen können auch Operationen umfassen, die mit Audio-I/O, Display-I/O oder beidem verbunden sind. Bei einer Ausführungsform umfasst das Gerät 900 das Audiountersystem 920, welches Hardware (wie Audiohardware und Audioschaltkreise) repräsentiert, und Softwarekomponenten (wie Treiber und Codecs), die mit dem Bereitstellen von Audiofunktionen an das EDV-Gerät verbunden sind. Audiofunktionen können einen Lautsprecherausgang, einen Kopfhörerausgang oder beides sowie einen Mikrofoneingang umfassen. Die Geräte für solche Funktionen können in das Gerät 900 integriert oder mit dem Gerät 900 verbunden sein. Bei einer Ausführungsform interagiert ein Benutzer mit Gerät 900 durch das Bereitstellen von Audiobefehlen, die von Prozessor 910 empfangen und verarbeitet werden.
  • Das Display-Untersystem 930 repräsentiert Hardware- (wie Displaygeräte) und Softwarekomponenten (wie Treiber), die ein Display aufweisen, das visuelle Elemente, Tastelemente oder beides für einen Benutzer bereitstellt, um mit dem EDV-Gerät zu interagieren. Das Display-Untersystem 930 umfasst die Anzeigeschnittstelle 932, welche den bestimmten Bildschirm oder das Hardwaregerät umfasst, das verwendet wird, um einem Benutzer ein Display bereitzustellen. Bei einer Ausführungsform umfasst die Displayschnittstelle 932 Logik, die vom Prozessor 910 getrennt ist, um mindestens einige Verarbeitung durchzuführen, die mit dem Display verbunden ist. Bei einer Ausführungsform umfasst das Display-Untersystem 930 ein Touchscreen-Gerät, das einem Benutzer sowohl die Ausgabe als auch Eingabe bereitstellt.
  • I/O-Controller 940 repräsentiert Hardwaregeräte und Softwarekomponenten, die mit der Interaktion mit einem Benutzer verbunden sind. Der I/O-Controller 940 kann Hardware verwalten, die Teil des Audiountersystems 920, eines Display-Untersystems 930 oder von beiden solchen Untersystemen ist. Zusätzlich veranschaulicht I/O-Controller 940 eine Verbindungsstelle für zusätzliche Geräte, die mit Gerät 900 verbunden sind, über die ein Benutzer mit dem System interagieren könnte. Beispielsweise könnten Geräte, die an das Gerät 900 angeschlossen werden können, Mikrofongeräte, Lautsprecher oder Stereoanlagen, Videosysteme oder ein anderes Anzeigegerät, eine Tastatur oder Tastaturgeräte oder andere I/O-Geräte zur Verwendung mit spezifischen Anwendungen, wie Kartenleser oder andere Geräte, umfassen.
  • Wie oben erwähnt, kann I/O-Controller 940 mit Audiountersystem 920, Display-Untersystem 930 oder mit beiden solchen Untersystemen interagieren. Beispielsweise kann die Eingabe über ein Mikrofon oder ein anderes Audiogerät Eingaben oder Befehle für eine oder mehrere Anwendungen oder Funktionen von Gerät 900 bereitstellen. Zusätzlich kann eine Audioausgabe anstatt oder zusätzlich zur Displayausgabe bereitgestellt werden. Bei einem weiteren Beispiel agiert das Anzeigegerät auch als ein Eingabegerät, das mindestens teilweise durch I/O-Controller 940 verwaltet werden kann, wenn das Display-Untersystem einen Touchscreen umfasst. Es kann auch zusätzliche Taster oder Schalter an Gerät 900 geben, um I/O-Funktionen bereitzustellen, die von I/O-Controller 940 verwaltet werden.
  • Bei einer Ausführungsform verwaltet I/O-Controller 940 Geräte, wie beispielsweise Beschleunigungsmesser, Kameras, Lichtsensoren oder andere Sensoren oder andere Hardware, die in Gerät 900 enthalten sein kein. Die Eingabe kann Teil der direkten Benutzerinteraktion sowie das Bereitstellen umgebungsbedingter Eingabe in das System sein, um dessen Operationen zu beeinflussen (wie beispielsweise das Filtern von Rauschen, das Anpassen von Displays bezüglich der Helligkeitserkennung, einen Blitz einer Kamera anzuwenden oder andere Merkmale).
  • Bei einer Ausführungsform umfasst Gerät 900 Power-Management 950, das die Batteriestromverwendung, das Laden der Batterie und die Merkmale verwaltet, die mit dem Energiesparbetrieb verbunden sind.
  • Bei einigen Ausführungsformen umfasst das Speicheruntersystem 960 Speichergeräte, um Informationen im Gerät 900 zu speichern. Der Prozessor 910 kann Daten von Elementen des Speicheruntersystems 960 lesen und an diese schreiben. Speicher kann nicht flüchtige Speicherbauelemente (die einen Zustand aufweisen, der sich nicht ändert, wenn der Strom zum Speicherbauelement unterbrochen wird), flüchtige Speicherbauelemente (die einen Zustand aufweisen, der unbestimmt ist, wenn der Strom zum Speicherbauelement unterbrochen wird) oder beide solche Speicher einschließen. Speicher 960 kann Anwendungsdaten, Benutzerdaten, Musik, Fotos, Dokumente oder andere Daten, sowie Systemdaten (ob langfristig oder temporär), die mit der Ausführung der Anwendungen und den Funktionen des Systems 900 verbunden sind, speichern.
  • Bei einigen Ausführungsformen kann das Speicheruntersystem 960 ein Stapelspeicherbauelement 962 einschließen, wobei das Stapelspeicherbauelement eine oder mehrere Speicherchiplagenschichten und ein Systemelement einschließt. Bei einigen Ausführungsformen schließt das Stapelspeicherbauelement 962 Reserve-TSV-Selbstreparaturlogik 964 ein, wo die Selbstreparaturlogik 964 den Austausch des Betriebs von defekten TSVs unter Verwendung der Reserve-TSVs des Stapelspeicherbauelements bereitstellt.
  • Die Konnektivität 970 schließt Hardwaregeräte (z. B. Anschlüsse und Übertragungsgeräte für die drahtlose Kommunikation, verdrahtete Kommunikation oder beides) und Softwarekomponenten (z. B. Treiber, Protokollstapel) ein, um Gerät 900 zu ermöglichen, mit Peripheriegeräten zu kommunizieren. Das Gerät könnte getrennte Geräte, wie beispielsweise andere EDV-Geräte, drahtlose Zugangspunkte oder Basisstationen sowie Peripheriegeräte wie Headsets, Drucker oder andere Geräte sein.
  • Konnektivität 970 kann mehrere unterschiedliche Arten der Konnektivität umfassen. Zur Verallgemeinerung ist Gerät 900 mit der Mobilfunkkonnektivität 972 und der drahtlosen Konnektivität 974 veranschaulicht. Die Mobilfunkkonnektivität 972 verweist generell auf Mobilfunknetz-Konnektivität, die durch Mobilfunkanbieter, wie beispielsweise 4G/LTE (Long Term Evolution), GSM (Global System for Mobile Communications) oder Varianten oder Ableitungen, CDMA (Codemultiplexverfahren) oder Varianten oder Ableitungen, TDM (Zeitmultiplexbetrieb) oder Varianten oder Ableitungen oder andere Mobilfunkdienststandards bereitgestellt wird. Die drahtlose Konnektivität 974 bezeichnet drahtlose Konnektivität, die kein Mobilfunk ist. Sie kann persönliche Netzwerke (wie Bluetooth), lokale Netzwerke (wie WiFi), Weitverkehrsnetzwerke (wie WiMax) und andere drahtlose Kommunikation einschließen. Konnektivität kann eine oder mehrere Rundstrahl- oder Richtantennen 976 einschließen.
  • Die peripheren Verbindungen 980 umfassen Hardware-Schnittstellen und Anschlüsse sowie Softwarekomponenten (z. B. Treiber, Protokollstapel), um periphere Verbindungen herzustellen. Es ist jedoch offensichtlich, dass Gerät 900 sowohl ein Peripheriegerät („zu“ 982) zu anderen EDV-Geräten als auch mit Peripheriegeräten („von“ 984) verbunden sein kann. Das Gerät 900 weist allgemein einen „Docking“-Anschluss auf, um es mit anderen EDV-Geräten für Zwecke wie das Verwalten (wie das Herunterladen, Hochladen, Wechseln oder Synchronisieren) von Inhalt auf dem Gerät 900 zu verbinden. Zusätzlich kann ein Dockinganschluss Gerät 900 ermöglichen, sich mit gewissen Peripheriegeräten zu verbinden, die dem Gerät 900 ermöglichen, beispielsweise die Inhaltsausgabe an audiovisuelle oder andere Systeme zu steuern.
  • Zusätzlich zu einem proprietären Dockinganschluss oder anderer proprietärer Verbindungshardware kann Gerät 900 periphere Verbindungen 980 über gewöhnliche oder standardbasierte Anschlüsse herstellen. Gewöhnliche Arten können einen universellen seriellen Bus- (USB) -Anschluss (der irgendeine von einer Anzahl von unterschiedlichen Hardware-Schnittstellen umfassen kann), DisplayPort, MiniDisplayPort (MDP), HDMI-Schnittstelle (HDMI), FireWire oder eine andere Art einschließen.
  • 10 veranschaulicht eine Ausführungsform eines Computersystems, das Stapelspeicher einschließt, der Elemente für die Reparatur von Betrieben von defekten TSVs unter Verwendung von Reserve-TSVS aufweist. Das Computersystem kann einen Computer, Server, eine Spielkonsole oder eine andere Computervorrichtung umfassen. In dieser Darstellung sind bestimmte allgemein bekannte Standardkomponenten, die nicht erfindungsrelevant sind, nicht gezeigt. Unter einigen Ausführungsformen umfasst das Computersystem 1000 eine Kopplungsstruktur oder Kreuzschiene 1005 oder ein anderes Kommunikationsmittel zur Übertragung von Daten. Das Computersystem 1000 kann ein Verarbeitungsmittel, wie beispielsweise einen oder mehrere Prozessoren 1010, umfassen, die mit der Kopplungsstruktur 1005 zur Verarbeitung von Informationen gekoppelt sind. Die Prozessoren 1010 können einen oder mehrere physische Prozessoren und einen oder mehrere logische Prozessoren umfassen. Die Kopplungsstruktur 1005 ist zur Einfachheit als eine einzelne Kopplungsstruktur veranschaulicht, sie kann aber mehrere unterschiedliche Kopplungsstrukturen oder Busse repräsentieren und die Komponentenverbindungen zu solchen Kopplungsstrukturen können variieren. Die in 10 gezeigte Kopplungsstruktur 1005 ist eine Generalisierung, in der einer oder mehrere separate physische Busse, Punkt-zu-Punkt-Verbindungen oder beides durch entsprechende Brücken, Adapter oder Controller verbunden sind.
  • Bei einigen Ausführungsformen schließt das Computersystem 1000 weiter einen Random Access Memory (RAM) oder ein anderes dynamisches Speichergerät oder -element als ein Hauptspeicher 1012 ein, um Informationen und Anweisungen zu speichern, die von den Prozessoren 1010 auszuführen sind. Der RAM-Speicher umfasst Dynamic Random Access Memory (DRAM), bei dem eine Aktualisierung des Speicherinhalts erforderlich ist, und Static Random Access Memory (SRAM), bei dem keine Aktualisierung des Inhalts notwendig ist, der aber mehr kostet. Bei einigen Ausführungsformen kann Hauptspeicher die aktive Speicherung von Anwendungen umfassen, die eine Browseranwendung zur Verwendung bei Netzwerkdurchsuchungsaktivitäten durch einen Benutzer des Computersystems umfassen. Der DRAM-Speicher kann Synchronous Dynamic Random Access Memory (SDRAM) einschließen, der ein Taktsignal für die Steuerung von Signalen und einen DataOut Dynamic Random Access Memory (EDO DRAM) einschließt. Bei einigen Ausführungsformen kann der Speicher des Systems gewisse Register oder andere Spezialspeicher umfassen.
  • Bei einigen Ausführungsformen schließt der Hauptspeicher 1012 Stapelspeicher 1014 ein, wobei der Stapelspeicher Reserve-TSV-Selbstreparaturlogik 1015 einschließt.
  • Das Computersystem 1000 kann auch einen Read Only Memory (ROM) 1016 oder ein anderes statisches Speichergerät umfassen, um statische Informationen und Anweisungen für die Prozessoren 1010 zu speichern. Das Computersystem 1000 kann ein oder mehrere Permanentspeicherelemente 1018 zur Speicherung von gewissen Elementen einschließen.
  • Bei einigen Ausführungsformen umfasst das Computersystem 1000 ein oder mehrere Eingabegeräte 1030, wobei die Eingabegeräte ein oder mehr von einer Tastatur, Maus, Touchpad, Sprachbefehlserkennung, Gestikerkennung oder einem anderen Gerät für das Bereitstellen einer Eingabe an ein Computersystem umfassen. Das Computersystem 1000 kann auch über die Kopplungsstruktur 1005 mit einem Ausgabedisplay 1040 gekoppelt sein. Bei einigen Ausführungsformen kann das Display 1040 eine Flüssigkristallanzeige (LCD) oder irgendeine andere Displaytechnologie umfassen, um einem Benutzer Informationen oder Inhalt anzuzeigen. In bestimmten Umfeldern kann das Anzeigegerät 1040 einen Touchscreen einschließen, der zumindest teilweise als Eingabegerät verwendet wird. Bei einigen Umfeldern kann Display 1040 ein Audiogerät sein oder umfassen, wie beispielsweise ein Lautsprecher, um Audioinformationen bereitzustellen.
  • Ein oder mehrere Sender oder Empfänger 1045 können ebenfalls mit der Kopplungsstruktur 1005 gekoppelt sein. Bei einigen Ausführungsformen kann das Computersystem 1000 einen oder mehrere Ports 1050 für den Empfang oder die Übertragung von Daten umfassen. Das Computersystem 1000 kann weiter eine oder mehrere Rundstrahl- oder Richtantennen 1055 für den Empfang von Daten über Funksignale umfassen.
  • Das Computersystem 1000 kann auch ein Stromversorgungsgerät oder -system 1060 umfassen, das eine Stromversorgung, eine Batterie, eine Solarzelle, eine Brennstoffzelle oder ein anderes System oder Gerät für das Bereitstellen oder das Generieren von Strom umfasst. Der Strom, der vom Stromversorgungsgerät oder - system 1060 bereitgestellt wird, kann wie erforderlich an Elemente des Computersystems 1000 verteilt werden.
  • Bei der vorstehenden Beschreibung werden zum Zweck der Erklärung zahlreiche spezifische Details erläutert, um ein gründliches Verständnis der vorliegenden Erfindung zu ermöglichen. Für einen Fachmann ist es jedoch offensichtlich, dass die vorliegende Erfindung ohne einige dieser spezifischen Details betrieben werden kann. In anderen Fällen sind wohlbekannte Strukturen und Geräte in Form von Blockdiagrammen gezeigt. Es können Zwischenstrukturen zwischen veranschaulichten Komponenten vorhanden sein. Die hier beschriebenen oder veranschaulichten Komponenten können zusätzliche Eingänge oder Ausgänge aufweisen, die nicht veranschaulicht oder beschrieben sind.
  • Verschiedene Ausführungsformen können verschiedene Prozesse umfassen. Diese Prozesse können von Hardwarekomponenten ausgeführt werden oder können in einem Computerprogramm oder maschinenausführbaren Befehlen umgesetzt sein, die verwendet werden können, um einen Universal- oder Spezialprozessor oder Logikschaltungen, die mit den Befehlen programmiert sind, zu veranlassen, die Prozesse auszuführen. Alternativ können die Prozesse von einer Kombination aus Hardware und Software ausgeführt werden.
  • Teile verschiedener Ausführungsformen können als ein Computerprogramm-Produkt bereitgestellt werden, das ein nicht flüchtiges computerlesbares Speichermedium umfassen kann auf dem Computerprogramm-Anweisungen gespeichert sind, die verwendet werden können, um einen Computer (oder andere elektronische Geräte) zur Ausführung durch einen oder mehrere Prozessoren zu programmieren, um einen Prozess gemäß bestimmter Ausführungsformen auszuführen. Das computerlesbare Medium kann beinhalten, ist aber nicht beschränkt auf, Disketten, optische Disks, Compact-Disk-Festspeicher (compact disk read-only memory, CD-ROM) und magnetooptische Disks, Festspeicher (read-only memory, ROM), Direktzugriffsspeicher (random access memory, RAM), löschbarer programmierbarer Festspeicher (erasable programmable read-only memory, EPROM), elektrisch löschbarer programmierbarer Festspeicher (electrically-erasable programmable read-only memory, EEPROM), magnetische oder optische Karten, Flash-Memory oder andere Arten eines computerlesbaren Mediums, die zum Speichern elektronischer Befehle geeignet sind. Außerdem kann die vorliegende Erfindung ebenfalls als ein Computerprogramm-Produkt heruntergeladen werden, wobei das Programm von einem entfernten Computer zu einem anfragenden Computer übertragen werden kann.
  • Viele der Verfahren sind in ihrer grundlegendsten Form beschrieben, jedem der Verfahren können jedoch Prozesse hinzugefügt oder von ihnen entfernt werden und Informationen können bei jeglicher der beschriebenen Meldungen hinzugefügt oder entfernt werden, ohne vom grundlegenden Umfang der vorliegenden Erfindung abzuweichen. Für einen Fachmann ist es offensichtlich, dass viele weitere Modifizierungen und Anpassungen durchgeführt werden können. Die jeweiligen Ausführungsformen sollen die Erfindung nicht einschränken, sondern sie veranschaulichen. Der Umfang der erfindungsgemäßen Ausführungsformen wird nicht durch die oben aufgeführten spezifischen Beispiele bestimmt, sondern nur durch die nachfolgenden Ansprüche.
  • Wenn angegeben ist, dass ein Element „A“ zu oder mit Element „B“ gekoppelt ist, kann Element A direkt mit Element B gekoppelt sein oder indirekt über beispielsweise Element C gekoppelt sein. Wenn die Beschreibung oder Ansprüche besagen, dass eine Komponente, Merkmal, Struktur, Prozess oder Charakteristikum A eine Komponente, Merkmal, Struktur, Prozess oder Charakteristikum B „veranlasst“, bedeutet das, dass „A“ zumindest eine teilweise Ursache von „B“ ist, aber dass es ebenfalls zumindest eine weitere Komponente, Merkmal, Struktur, Prozess oder Charakteristikum geben kann, das bei der Veranlassung von „B“ mitwirkt. Wenn die Beschreibung angibt, dass eine Komponente, Merkmal, Struktur, Prozess oder Charakteristikum beinhaltet sein „kann“ oder „könnte“, muss diese bestimmte Komponente, Merkmal, Struktur, Prozess oder Charakteristikum nicht beinhaltet sein. Wenn sich die Beschreibung oder ein Anspruch auf „ein“ Element bezieht, bedeutet dies nicht, dass nur eines der beschriebenen Elemente vorhanden ist.
  • Eine Ausführungsform ist eine Implementierung oder ein Beispiel der vorliegenden Erfindung. Die Bezugnahme auf „eine Ausführungsform“, „einige Ausführungsformen“ oder „andere Ausführungsformen“ bedeutet, dass eine bestimmte Funktion, Struktur oder ein bestimmtes Merkmal, die/das im Zusammenhang mit den Ausführungsformen beschrieben wird, in mindestens einigen Ausführungsformen, aber nicht notwendigerweise allen Ausführungsformen eingeschlossen ist. Das verschiedenartige Auftreten von „eine Ausführungsform“ oder „einige Ausführungsformen“ bezieht sich nicht notwendigerweise auf die gleichen Ausführungsformen. Es sollte selbstverständlich sein, dass in der vorstehenden Beschreibung beispielhafter Ausführungsformen der vorliegenden Erfindung verschiedene Merkmale manchmal bei einer einzelnen Ausführungsform, Figur oder Beschreibung davon zum Zweck der Vereinfachung der Offenbarung und zum Erreichen eines besseren Verständnisses einer oder mehrerer verschiedener erfinderischer Aspekte in Gruppen zusammengefasst sind. Diese Methode der Offenbarung soll jedoch nicht als eine Absicht ausgelegt werden, dass die beanspruchte Erfindung mehr Merkmale erfordert als in jedem Anspruch ausdrücklich zitiert sind. Wie in den folgenden Ansprüchen aufgezeigt, liegen die erfindungsgemäßen Aspekte in weniger als allen Merkmalen einer einzelnen vorstehenden offenbarten Ausführungsform. Somit sind die Ansprüche ausdrücklich ein fester Bestandteil dieser Beschreibung, wobei jeder Anspruch selbstständig als separate Ausführungsform dieser Erfindung steht.

Claims (16)

  1. Speicherbauelement (100), umfassend: ein Speicherstapel (120), der ein oder mehrere Speicherchiplagenelemente (150) einschließlich eines ersten Speicherchiplagenelementes aufweist; und ein Systemelement (110), das mit dem Speicherstapel gekoppelt ist; wobei das erste Speicherchiplagenelement einschließt: eine Vielzahl von Through Silicon Vias, TSVs, (105) wobei die Vielzahl von TSVs (105) eine Vielzahl von Daten-TSVs und eine oder mehrere Reserve-TSVs (107) einschließt, und Selbstreparaturlogik (132), um den Betrieb einer defekten TSV der Vielzahl von Daten-TSVs (105) zu reparieren, wobei die Reparatur des Betriebs der defekten TSV das Verwenden der einen oder der mehreren Reserve-TSVs (107) einschließt, die Selbstreparaturlogik (132) umfassend: ein Erkennungselement (225), um die defekte TSV (220) zu erkennen, ein Multiplexer-Element (530), das mit einer ersten Verbindung für jede der Vielzahl von TSVs verbunden ist, um Daten, die für die defekte TSV beabsichtigt sind, zu einer ersten Reserve-TSV (515)zu leiten, und ein Demultiplexer-Element (650), das mit einer zweiten Verbindung für jede der Vielzahl von TSVs (610) verbunden ist, um Daten, die bei der ersten Reserve-TSV empfangen wurden, zu einer Verbindung für die defekte TSV (620) zu leiten.
  2. Speicherbauelement (100) nach Anspruch 1, wobei die Selbstreparaturlogik (132) statische Reparaturen des Betriebs von defekten TSVs beim Herstellen des Speicherbauelements (100) bereitstellt.
  3. Speicherbauelement (100) nach Anspruch 2, wobei die defekte TSV (220) durch Fusing des defekten TSVs erkannt wird.
  4. Speicherbauelement (100) nach Anspruch 1, wobei die Selbstreparaturlogik (132) dynamische Reparaturen des Betriebs von defekten TSVs im Betrieb des Speicherbauelements (100) bereitstellt.
  5. Speicherbauelement (100) nach Anspruch 1, wobei das Speicherbauelement (100) ein WideIO-kompatibles Bauelement ist.
  6. Verfahren (800), umfassend: das Durchführen einer Prüfung eines Stapelspeicherbauelements (805), wobei der Stapel des Stapelspeichers ein oder mehrere Speicherchiplagenelemente, ein Systemelement, das mit dem Speicherstapel gekoppelt ist, und eine Vielzahl von Through Silicon Vias (TSVs) einschließt; das Erkennen (810) von einer oder mehreren defekten TSVs der Vielzahl von TSVs; und das Reparieren (820) des Betriebs von der einen oder den mehreren defekten TSVs, wobei die Reparatur des Betriebs das Verwenden der einen oder der mehreren Reserve-TSVs einschließt, wobei das Reparieren des Betriebs der einen oder mehreren defekten TSVs Folgendes umfasst: das Leiten von Daten (855), die für eine erste defekte TSV beabsichtigt sind, zu einer ersten Reserve-TSV mit Hilfe eines Multiplexer-Elementes, das mit einer ersten Verbindung für jede der Vielzahl von TSVs verbunden ist, und das Leiten von Daten (860), die bei der ersten Reserve-TSV empfangen wurden, zu einer Verbindung für die erste defekte TSV mit Hilfe eines Demultiplexer-Elementes, das mit einer zweiten Verbindung für jede der Vielzahl von TSVs verbunden ist.
  7. Verfahren (800) nach Anspruch 6, wobei das Reparieren des Betriebs von der einen oder den mehreren defekten TSVs das statische Reparieren bei der Herstellung des Stapelspeicherbauelements einschließt.
  8. Verfahren (800) nach Anspruch 6, ferner umfassend das Fusing des defekten TSV.
  9. Verfahren (800) nach Anspruch 6, wobei das Reparieren des Betriebs von der einen oder den mehreren defekten TSVs das dynamische Reparieren im Betrieb des Stapelspeicherbauelements einschließt.
  10. System (900) umfassend: ein Prozessor (910), um Daten des Systems (900) zu verarbeiten; ein Sender, Empfänger oder beides gekoppelt mit einer Rundstrahlantenne (976), um Daten zu senden, Daten zu empfangen oder beides; und ein Speicher (960), um Daten zu speichern, wobei der Speicher ein Stapelspeicherbauelement (100) einschließt, und wobei das Stapelspeicherbauelement (100); einschließt: einen Speicherstapel (120), der ein oder mehrere Speicherchiplagenelemente (130-160) einschließlich eines ersten Speicherchiplagenelementes aufweist, und ein Systemelement (110) gekoppelt mit dem Speicherstapel, wobei das erste Speicherchiplagenelement einschließt: eine Vielzahl von Through Silicon Vias, TSVs, (105) wobei die Vielzahl von TSVs eine Vielzahl von Daten-TSVs und eine oder mehrere Reserve-TSVs (107) einschließt, und Selbstreparaturlogik(132), um den Betrieb einer defekten TSV der Vielzahl von Daten-TSVs (105) zu reparieren, wobei die Reparatur das Verwenden der einen oder der mehreren Reserve-TSVs einschließt, die Selbstreparaturlogik (132) umfassend: ein Erkennungselement (225), um die defekte TSV zu erkennen, ein Multiplexer-Element (530), das mit einer ersten Verbindung für jede der Vielzahl von TSVs verbunden ist, um Daten, die für die defekte TSV beabsichtigt sind, zu einer ersten Reserve-TSV zu leiten, und ein Demultiplexer-Element (650), das mit einer zweiten Verbindung für jede der Mehrzahl von TSVs verbunden ist, um Daten, die bei der ersten Reserve-TSV empfangen wurden, zu einer Verbindung für die defekte TSV zu leiten.
  11. System (900) nach Anspruch 10, wobei das System ein mobiles Gerät ist.
  12. System (900) nach Anspruch 11, wobei das mobile Gerät ein Tablet-Computer ist.
  13. System (900) nach Anspruch 10, wobei die Selbstreparaturlogik (132) statische Reparaturen des Betriebs von defekten TSVs bei der Herstellung des Stapelspeicherbauelementes (100) bereitstellt.
  14. System (900) nach Anspruch 10, wobei die defekte TSV durch Fusing des defekten TSVs erkannt wird.
  15. System (900) nach Anspruch 10, wobei die Selbstreparaturlogik (132) dynamische Reparaturen des Betriebs von defekten TSVs im Betrieb des Stapelspeicherbauelementes bereitstellt.
  16. System (900) nach Anspruch 10, wobei das Stapelspeicherbauelement ein WideIO-kompatibles Bauelement ist.
DE112011106030.0T 2011-12-23 2011-12-23 Selbstreparaturlogik für eine Stapelspeicherarchitektur Expired - Fee Related DE112011106030B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/067283 WO2013095673A1 (en) 2011-12-23 2011-12-23 Self-repair logic for stacked memory architecture

Publications (2)

Publication Number Publication Date
DE112011106030T5 DE112011106030T5 (de) 2014-10-09
DE112011106030B4 true DE112011106030B4 (de) 2019-10-02

Family

ID=48669311

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011106030.0T Expired - Fee Related DE112011106030B4 (de) 2011-12-23 2011-12-23 Selbstreparaturlogik für eine Stapelspeicherarchitektur

Country Status (6)

Country Link
US (3) US9136021B2 (de)
JP (1) JP6083576B2 (de)
CN (1) CN103999162A (de)
DE (1) DE112011106030B4 (de)
TW (2) TWI603337B (de)
WO (1) WO2013095673A1 (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9658678B2 (en) * 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
US9490003B2 (en) * 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
DE112011105998T5 (de) 2011-12-23 2014-09-18 Intel Corporation Speicheroperationen unter Verwendung von Systemtemperatursensordaten
CN105513647A (zh) * 2011-12-23 2016-04-20 英特尔公司 用于堆叠存储器架构的自修复逻辑
US9136021B2 (en) 2011-12-23 2015-09-15 Intel Corporation Self-repair logic for stacked memory architecture
WO2013101006A1 (en) 2011-12-28 2013-07-04 Intel Corporation Generic address scrambler for memory circuit test engine
CN104205234B (zh) * 2012-03-30 2017-07-11 英特尔公司 用于存储器电路测试引擎的通用数据加扰器
WO2013147840A1 (en) * 2012-03-30 2013-10-03 Intel Corporation On chip redundancy repair for memory devices
US8869007B2 (en) 2012-06-14 2014-10-21 International Business Machines Corporation Three dimensional (3D) memory device sparing
US8874979B2 (en) * 2012-06-14 2014-10-28 International Business Machines Corporation Three dimensional(3D) memory device sparing
US9136843B2 (en) 2013-04-21 2015-09-15 Industrial Technology Research Institute Through silicon via repair circuit of semiconductor device
US9658281B2 (en) * 2013-10-25 2017-05-23 Taiwan Semiconductor Manufacturing Company Limited Alignment testing for tiered semiconductor structure
KR20150072034A (ko) * 2013-12-19 2015-06-29 에스케이하이닉스 주식회사 송신 칩, 수신 칩 및 이를 포함하는 송/수신 시스템
US9263157B2 (en) * 2013-12-23 2016-02-16 International Business Machines Corporation Detecting defective connections in stacked memory devices
US9848517B2 (en) * 2014-05-22 2017-12-19 Saint Regis Mohawk Tribe System and method for thermally coupling memory devices to a memory controller in a computer memory board
US9727409B2 (en) 2014-06-17 2017-08-08 Samsung Electronics Co., Ltd. Device and system including adaptive repair circuit
KR20160006991A (ko) * 2014-07-10 2016-01-20 에스케이하이닉스 주식회사 복수의 채널 및 관통 비아를 포함하는 반도체 장치
US10365859B2 (en) 2014-10-21 2019-07-30 International Business Machines Corporation Storage array management employing a merged background management process
US9563373B2 (en) 2014-10-21 2017-02-07 International Business Machines Corporation Detecting error count deviations for non-volatile memory blocks for advanced non-volatile memory block management
US9984769B2 (en) * 2014-10-30 2018-05-29 Research & Business Foundation Sungkyunkwan University 3D memory with error checking and correction function
US10339048B2 (en) 2014-12-23 2019-07-02 International Business Machines Corporation Endurance enhancement scheme using memory re-evaluation
US9990279B2 (en) 2014-12-23 2018-06-05 International Business Machines Corporation Page-level health equalization
US9869713B2 (en) * 2015-03-05 2018-01-16 Qualcomm Incorporated Through-silicon via (TSV) crack sensors for detecting TSV cracks in three-dimensional (3D) integrated circuits (ICs) (3DICs), and related methods and systems
KR102373541B1 (ko) 2015-08-31 2022-03-11 삼성전자주식회사 반도체 장치, 스택 반도체 장치 및 이의 테스트 방법
KR20170030307A (ko) * 2015-09-09 2017-03-17 삼성전자주식회사 분리 배치된 커패시터를 갖는 메모리 장치
US10636767B2 (en) 2016-02-29 2020-04-28 Invensas Corporation Correction die for wafer/die stack
KR102467698B1 (ko) * 2016-07-26 2022-11-16 삼성전자주식회사 적층형 메모리 장치, 이를 포함하는 시스템 및 그 동작 방법
US10249597B2 (en) * 2016-09-30 2019-04-02 Intel Corporation Systems, methods, and apparatuses for implementing die recovery in two-level memory (2LM) stacked die subsystems
PL3812900T3 (pl) * 2016-12-31 2024-04-08 Intel Corporation Systemy, sposoby i aparaty do obliczania heterogenicznego
US10347357B2 (en) * 2017-04-24 2019-07-09 Intel Corporation Post-packaging environment recovery of graphics on-die memory
KR102416942B1 (ko) * 2017-11-13 2022-07-07 에스케이하이닉스 주식회사 적층 반도체 장치 및 반도체 시스템
US10740177B2 (en) * 2018-01-16 2020-08-11 International Business Machines Corporation Optimizing error correcting code in three-dimensional stacked memory
CN109037192B (zh) * 2018-08-31 2023-12-01 长鑫存储技术有限公司 硅通孔容错电路及方法、集成电路
WO2020043089A1 (en) * 2018-08-31 2020-03-05 Changxin Memory Technologies, Inc. Through-silicon via (tsv) fault-tolerant circuit, method for tsv fault-tolerance and integrated circuit (ic)
US10811058B2 (en) 2019-02-06 2020-10-20 Sandisk Technologies Llc Bonded assembly containing memory die bonded to integrated peripheral and system die and methods for making the same
US10804202B2 (en) 2019-02-18 2020-10-13 Sandisk Technologies Llc Bonded assembly including a semiconductor-on-insulator die and methods for making the same
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
US10930363B1 (en) * 2019-10-02 2021-02-23 Micron Technology, Inc. TSV auto repair scheme on stacked die
US10916489B1 (en) * 2019-10-02 2021-02-09 Micron Technology, Inc. Memory core chip having TSVS
KR20210041655A (ko) 2019-10-07 2021-04-16 삼성전자주식회사 메모리 칩, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US11531621B2 (en) 2020-01-30 2022-12-20 Microsoft Technology Licensing, Llc Selective endpoint isolation for self-healing in a cache and memory coherent system
US11954360B2 (en) 2020-09-01 2024-04-09 Intel Corporation Technology to provide accurate training and per-bit deskew capability for high bandwidth memory input/output links
US11705429B2 (en) * 2020-09-04 2023-07-18 Micron Technology, Inc. Redundant through-silicon vias
CN112235192B (zh) * 2020-10-10 2022-07-08 苏州盛科通信股份有限公司 堆叠设备Linkagg端口切换方法及基于Linkagg的堆叠设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100060310A1 (en) 2008-09-10 2010-03-11 Qualcomm Incorporated Systems and Methods Utilizing Redundancy in Semiconductor Chip Interconnects

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4441170A (en) 1980-09-30 1984-04-03 Intel Corporation Memory redundancy apparatus for single chip memories
JPH02171845A (ja) * 1988-12-23 1990-07-03 Nec Corp バス方式
JPH02189665A (ja) * 1989-01-18 1990-07-25 Nec Corp バス方式
US5463643A (en) 1994-03-07 1995-10-31 Dell Usa, L.P. Redundant memory channel array configuration with data striping and error correction capabilities
JPH08272703A (ja) * 1995-03-31 1996-10-18 Toshiba Corp バス制御システム
US6314030B1 (en) 2000-06-14 2001-11-06 Micron Technology, Inc. Semiconductor memory having segmented row repair
US6909645B2 (en) 2002-07-16 2005-06-21 Intel Corporation Cluster based redundancy scheme for semiconductor memories
FR2843208B1 (fr) * 2002-07-31 2005-03-04 Iroc Technologies Dispositif de reconfiguration d'un ensemble memoire presentant des defauts
US7028234B2 (en) 2002-09-27 2006-04-11 Infineon Technologies Ag Method of self-repairing dynamic random access memory
JP4063796B2 (ja) * 2004-06-30 2008-03-19 日本電気株式会社 積層型半導体装置
CN101248363B (zh) * 2005-08-23 2012-01-18 日本电气株式会社 半导体器件、半导体芯片、芯片间互连测试方法以及芯片间互连切换方法
US7286380B2 (en) 2005-09-29 2007-10-23 Intel Corporation Reconfigurable memory block redundancy to repair defective input/output lines
US20080165599A1 (en) 2006-01-31 2008-07-10 Gorman Kevin W Design structure used for repairing embedded memory in an integrated circuit
JP4245180B2 (ja) * 2006-10-30 2009-03-25 エルピーダメモリ株式会社 積層メモリ
EP2102867B1 (de) 2006-12-14 2013-07-31 Rambus Inc. Multichip-speichervorrichtung
US7984329B2 (en) 2007-09-04 2011-07-19 International Business Machines Corporation System and method for providing DRAM device-level repair via address remappings external to the device
US7816934B2 (en) 2007-10-16 2010-10-19 Micron Technology, Inc. Reconfigurable connections for stacked semiconductor devices
US8756486B2 (en) 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
US7978721B2 (en) 2008-07-02 2011-07-12 Micron Technology Inc. Multi-serial interface stacked-die memory architecture
US8086913B2 (en) 2008-09-11 2011-12-27 Micron Technology, Inc. Methods, apparatus, and systems to repair memory
US7872936B2 (en) * 2008-09-17 2011-01-18 Qimonda Ag System and method for packaged memory
US8254191B2 (en) 2008-10-30 2012-08-28 Micron Technology, Inc. Switched interface stacked-die memory architecture
US8259461B2 (en) 2008-11-25 2012-09-04 Micron Technology, Inc. Apparatus for bypassing faulty connections
US8362482B2 (en) * 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8327228B2 (en) 2009-09-30 2012-12-04 Intel Corporation Home agent data and memory management
KR101153796B1 (ko) * 2009-12-24 2012-06-14 에스케이하이닉스 주식회사 반도체 장치의 리페어 회로
KR20110105256A (ko) 2010-03-18 2011-09-26 삼성전자주식회사 적층 구조를 갖는 반도체 메모리 장치 및 적층 구조를 갖는 반도체 메모리 장치의 리페어 방법
KR101728068B1 (ko) * 2010-06-01 2017-04-19 삼성전자 주식회사 적층 반도체 메모리 장치, 이를 포함하는 메모리 시스템, 및 관통전극 결함리페어 방법
TW201227883A (en) * 2010-06-17 2012-07-01 Mosaid Technologies Inc Semiconductor device with through-silicon vias
KR20120088450A (ko) * 2011-01-31 2012-08-08 에스케이하이닉스 주식회사 반도체 장치 및 이의 리페어 방법
TW201318086A (zh) 2011-10-17 2013-05-01 Ind Tech Res Inst 晶片堆疊中貫矽導孔的測試與修復裝置
US9136021B2 (en) 2011-12-23 2015-09-15 Intel Corporation Self-repair logic for stacked memory architecture
JP6004927B2 (ja) * 2012-12-07 2016-10-12 キヤノン株式会社 情報処理装置、その制御方法、及びプログラム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100060310A1 (en) 2008-09-10 2010-03-11 Qualcomm Incorporated Systems and Methods Utilizing Redundancy in Semiconductor Chip Interconnects

Also Published As

Publication number Publication date
TW201344695A (zh) 2013-11-01
TWI603337B (zh) 2017-10-21
CN103999162A (zh) 2014-08-20
TWI511145B (zh) 2015-12-01
JP6083576B2 (ja) 2017-02-22
US10224115B2 (en) 2019-03-05
WO2013095673A1 (en) 2013-06-27
US20130294184A1 (en) 2013-11-07
TW201614668A (en) 2016-04-16
JP2015507812A (ja) 2015-03-12
US9646720B2 (en) 2017-05-09
US20180005709A1 (en) 2018-01-04
US20160055922A1 (en) 2016-02-25
DE112011106030T5 (de) 2014-10-09
US9136021B2 (en) 2015-09-15

Similar Documents

Publication Publication Date Title
DE112011106030B4 (de) Selbstreparaturlogik für eine Stapelspeicherarchitektur
DE112012006172B4 (de) Generischer Adressen-Scrambler für Speicherschaltungs-Testengine
DE112012006161B4 (de) Integrierter Selbsttest für Stapelspeicherarchitektur
DE112012006171T5 (de) On-Chip-Redundanzreparatur für Speichergeräte
DE102012024886B4 (de) Boundary Scan-Kette für gestapelten Speicher
KR102553704B1 (ko) 에러 타입에 기초하는 ecc의 동적 적용
DE112011106076B4 (de) Generischer Adressen-Scrambler für Speicherschaltungs-Testengine
DE112013003250B4 (de) Kontaktloser Stresstest von Speicher-E/A-Schnittstellen
DE102012100379B4 (de) Einstellen einer Datenübermittlungsrate in einem Peer-to-Peer Betrieb
EP3108367A1 (de) Kernelmaskierung von dram-defekten
US20150293822A1 (en) Systems and methods for recovering from uncorrected dram bit errors
DE102016103867A1 (de) MBIST-Vorrichtung zum Verwenden mit ECC-geschützten Speichern
US20160232063A1 (en) Dynamically changing lockstep configuration
DE102019129275A1 (de) Verfahren, Schaltung und integrierte Schaltung zum Transferieren von Daten und eines Datenprüffeldes
US20170278554A1 (en) Providing memory training of dynamic random access memory (dram) systems using port-to-port loopbacks, and related methods, systems, and apparatuses
DE112017004966T5 (de) Erweiterte anwendung eines fehlerprüfungs- und korrekturcodes in einem speicher
US20170083391A1 (en) Safety Level Specific Error Response Scheme for Mixed Criticality Systems
DE102014204076A1 (de) Serielle kommunikation-testeinrichtung, system, welches diese beinhaltet, und verfahren dafür
DE112011106097B3 (de) Selbstreparaturlogik für eine Stapelspeicherarchitektur
JP6570498B2 (ja) 装置、システム、方法、プログラム、およびコンピュータ可読記憶媒体
US11222707B1 (en) Utilization of control fuses for functional operations in system-on-chips
DE112021007536T5 (de) Systeminterne abschwächung unkorrigierbarer fehler basierend auf vertrauensfaktoren, basierend auf einer fehlerbewussten analyse
DE102020131935A1 (de) Vorrichtung, system und verfahren für speicherreparatur mitmehrzellenschaltung
CN117637012A (zh) 一种存储芯片的检测系统及检测方法

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R130 Divisional application to

Ref document number: 112011106097

Country of ref document: DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee