CN102495361A - 一种内建自测试装置 - Google Patents

一种内建自测试装置 Download PDF

Info

Publication number
CN102495361A
CN102495361A CN201110442382XA CN201110442382A CN102495361A CN 102495361 A CN102495361 A CN 102495361A CN 201110442382X A CN201110442382X A CN 201110442382XA CN 201110442382 A CN201110442382 A CN 201110442382A CN 102495361 A CN102495361 A CN 102495361A
Authority
CN
China
Prior art keywords
test
self
built
kernel
pattern generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110442382XA
Other languages
English (en)
Inventor
粟雅娟
陈岚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201110442382XA priority Critical patent/CN102495361A/zh
Publication of CN102495361A publication Critical patent/CN102495361A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种内建自测试装置可以独立于IP核之外，适用于多个IP，从而使得IP中可以不用再设置传统的内建自测试装置。因此，本发明可以减小IP的面积。

Description

一种内建自测试装置
技术领域
本发明涉及电路测试技术领域，特别是涉及一种内建自测试装置。
背景技术
随着工艺和设计技术的不断发展，集成电路系统变得越来越庞大，因此如何对电路进行高效的测试成为了一个重要问题。
目前大规模集成电路主要是基于IP核(Intellectual Property core，知识产权核)复用的片上系统(SOC)设计。SOC芯片一般由若干个IP核组成，SOC测试主要由各IP核单独测试、以及核与核之间的互连测试组成。每一个IP中都嵌入了内建自测试(BIST，Build in Self Test)结构，由SOC控制BIST对所对应的IP进行测试。BIST是应对集成电路应用不断扩展、集成电路测试要求不断提高的必然趋势，通过在被测电路中加入相关软硬件测试电路，由电路自己生成测试向量，而不是要求外部施加测试向量，并依靠自身逻辑来判断测试响应是否正确。这样就大大降低了芯片对测试设备的要求，采用BIST技术设计者可以在设计阶段户进行测试方法的规划，缩短了测试时间。
然而，现有的基于BIST的SOC测试方法中，SOC中的每个IP核自带BIST结构，意味着每个IP的面积将会增加，不符合芯片微型化的趋势。
发明内容
为解决上述技术问题，本发明实施例提供一种内建自测试装置，以实现减小IP面积的目的，技术方案如下：
一种内建自测试装置，用于对IP核进行测试，所述内建自测试装置独立于所述IP核之外，与所述IP核相连接，所述内建自测试装置包括：测试图形发生器、存储器、控制器和测试响应压缩器，
所述存储器，用于存储参考特征向量及随机种子；
所述测试图形发生器，用于根据输入的测试数据和随机种子产生测试图形并加载到所述IP核中；
所述测试响应压缩器，用于将所述IP核返回的测试响应数据压缩为测试特征向量；
所述控制器，用于根据所述测试特征向量与所述参考特征向量的比较结果获得测试结果。
优选的，所述控制器还用于控制所述测试图形发生器产生的测试图形的输出路径，以加载到不同的IP核中。
优选的，所述存储器包括：寄存器，用于存储所述参考特征向量。
优选的，所述存储器包括：只读存储器ROM，用于存储所述随机种子。
优选的，所述测试图形发生器，具体设置为：通过细胞自动机CA方式，根据所输入的测试数据和随机种子产生测试图形并加载到所述IP核中。
优选的，所述测试数据是通过串行移位输入端口输入所述测试图形发生器的。
优选的，所述存储器还用于对测试响应数据及测试结果进行存储。
本发明还提供了一种使用片上系统进行测试的系统，包括：内建自测试模块、生成测试数据并将所述测试数据输入所述内建自测试模块中测试图形发生器的测试数据输入模块和获得所述控制器中的测试结果并将所述测试结果进行输出处理的测试结果输出模块，
所述内建自测试模块，对IP核进行测试，所述内建自测试模块独立于所述IP核之外，与所述IP核相连接，所述内建自测试模块包括：测试图形发生器、存储器、控制器和测试响应压缩器，
所述存储器，用于存储参考特征向量及随机种子；
所述测试图形发生器，用于根据输入的测试数据和随机种子产生测试图形并加载到所述IP核中；
所述测试响应压缩器，用于将所述IP核返回的测试响应数据压缩为测试特征向量；
所述控制器，用于根据所述测试特征向量与所述参考特征向量的比较结果获得测试结果。
通过应用以上技术方案，本发明提供的一种内建自测试装置可以独立于IP核之外，适用于多个IP，从而使得IP中可以不用再设置传统的内建自测试装置。因此，本发明可以减小IP的面积。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种内建自测试装置的结构示意图；
图2为本发明实施例提供的一种使用片上系统进行测试的系统的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
如图1所示，本发明实施例提供的一种内建自测试装置002，用于对IP核001进行测试，内建自测试装置002独立于IP核001之外，与IP核001相连接，内建自测试装置002包括：测试图形发生器100、存储器200、控制器300和测试响应压缩器400，
存储器200，用于存储参考特征向量及随机种子；
其中，存储器200可以包括：寄存器，用于存储参考特征向量。当然，存储器200也可以包括：只读存储器ROM，用于存储随机种子。可以理解的是，用于存储以上数据的存储器种类有多种，本发明并不限定为上面的方式。优选的，存储器200还用于对测试响应数据及测试结果进行存储。
测试图形发生器100，用于根据输入的测试数据和随机种子产生测试图形并加载到IP核001中；
其中，测试图形发生器100可以具体设置为：通过CA方式，根据所输入的测试数据和随机种子产生测试图形并加载到IP核001中。
其中，测试数据可以通过串行移位输入端口输入测试图形发生器100中。
测试响应压缩器400，用于将IP核001返回的测试响应数据压缩为测试特征向量；
其中，将测试响应数据进行压缩后，可以减小测试响应数据的数据量，更易于控制器300对其进行分析，快速得出测试结果。
控制器300，用于根据测试特征向量与参考特征向量的比较结果获得测试结果。
其中，控制器300还可以用于控制测试图形发生器100产生的测试图形的输出路径，以加载到不同的IP核001中。当需要对多个不同的IP核001进行测试时，控制器300需要控制测试图形发生器100进行测试图形的输出及选择测试图形的输出路径，以使测试图形输入正确的IP核中。
本发明提供的一种内建自测试装置，可以独立于IP核之外，适用于多个IP，从而使得IP中可以不用再设置传统的内建自测试装置。因此，本发明可以减小IP的面积。
如图2所示，本发明还提供了一种使用片上系统进行测试的系统，包括：内建自测试模块002、生成测试数据并将测试数据输入内建自测试模块002中测试图形发生器的测试数据输入模块900和获得控制器中的测试结果并将测试结果进行输出处理的测试结果输出模块800，
如图1所示，内建自测试模块002，对IP核001进行测试，内建自测试模块002独立于IP核001之外，与IP核001相连接，内建自测试模块002包括：测试图形发生器100、存储器200、控制器300和测试响应压缩器400，
存储器200，用于存储参考特征向量及随机种子；
测试图形发生器100，用于根据输入的测试数据和随机种子产生测试图形并加载到IP核001中；
测试响应压缩器400，用于将IP核001返回的测试响应数据压缩为测试特征向量；
控制器300，用于根据测试特征向量与参考特征向量的比较结果获得测试结果。
可以理解的是，不同的IP核001所需要的测试数据可以是不同的，因此测试输入模块900也可以根据IP核001的不同产生不同的测试数据。
具体的，可以通过屏幕、闪光灯、喇叭、蜂鸣器等设备进行测试结果的输出。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
以上所述仅是本发明的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种内建自测试装置，用于对IP核进行测试，其特征在于，所述内建自测试装置独立于所述IP核之外，与所述IP核相连接，所述内建自测试装置包括：测试图形发生器、存储器、控制器和测试响应压缩器，
所述存储器，用于存储参考特征向量及随机种子；
所述测试图形发生器，用于根据输入的测试数据和随机种子产生测试图形并加载到所述IP核中；
所述测试响应压缩器，用于将所述IP核返回的测试响应数据压缩为测试特征向量；
所述控制器，用于根据所述测试特征向量与所述参考特征向量的比较结果获得测试结果。
2.根据权利要求1所述的内建自测试装置，其特征在于，所述控制器还用于控制所述测试图形发生器产生的测试图形的输出路径，以加载到不同的IP核中。
3.根据权利要求1所述的内建自测试装置，其特征在于，所述存储器包括：寄存器，用于存储所述参考特征向量。
4.根据权利要求1所述的内建自测试装置，其特征在于，所述存储器包括：只读存储器ROM，用于存储所述随机种子。
5.根据权利要求1所述的内建自测试装置，其特征在于，所述测试图形发生器，具体设置为：通过细胞自动机CA方式，根据所输入的测试数据和随机种子产生测试图形并加载到所述IP核中。
6.根据权利要求1所述的内建自测试装置，其特征在于，所述测试数据是通过串行移位输入端口输入所述测试图形发生器的。
7.根据权利要求1所述的内建自测试装置，其特征在于，所述存储器还用于对测试响应数据及测试结果进行存储。
8.一种使用片上系统进行测试的系统，其特征在于，包括：内建自测试模块、生成测试数据并将所述测试数据输入所述内建自测试模块中测试图形发生器的测试数据输入模块和获得所述控制器中的测试结果并将所述测试结果进行输出处理的测试结果输出模块，
所述内建自测试模块，对IP核进行测试，所述内建自测试模块独立于所述IP核之外，与所述IP核相连接，所述内建自测试模块包括：测试图形发生器、存储器、控制器和测试响应压缩器，
所述存储器，用于存储参考特征向量及随机种子；
所述测试图形发生器，用于根据输入的测试数据和随机种子产生测试图形并加载到所述IP核中；
所述测试响应压缩器，用于将所述IP核返回的测试响应数据压缩为测试特征向量；
所述控制器，用于根据所述测试特征向量与所述参考特征向量的比较结果获得测试结果。
CN201110442382XA 2011-12-26 2011-12-26 一种内建自测试装置 Pending CN102495361A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110442382XA CN102495361A (zh) 2011-12-26 2011-12-26 一种内建自测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110442382XA CN102495361A (zh) 2011-12-26 2011-12-26 一种内建自测试装置

Publications (1)

Publication Number Publication Date
CN102495361A true CN102495361A (zh) 2012-06-13

Family

ID=46187202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110442382XA Pending CN102495361A (zh) 2011-12-26 2011-12-26 一种内建自测试装置

Country Status (1)

Country Link
CN (1) CN102495361A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104569791A (zh) * 2015-01-30 2015-04-29 上海华岭集成电路技术股份有限公司 Ip硬核无损测试结构及其实现方法
CN105988077A (zh) * 2015-02-06 2016-10-05 中国科学院微电子研究所 内建自测试方法、装置及片上系统
CN111653305A (zh) * 2019-03-04 2020-09-11 中国科学院微电子研究所 3D NAND Flash存储器的测试算法及其装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040195672A1 (en) * 2001-07-03 2004-10-07 Matsushita Electric Industrial Co., Ltd. Semiconductor wiring substrate, semiconductor device, method for testing semiconductor device, and method for mounting semiconductor device
CN1661388A (zh) * 2004-02-26 2005-08-31 三星电子株式会社 具有内建自检电路的片载系统及其自检方法
CN1806293A (zh) * 2003-05-16 2006-07-19 阿纳洛格装置公司 通用可访问完全可编程的存储器内置自测系统和方法
US7302625B1 (en) * 2005-11-21 2007-11-27 Xilinx, Inc. Built-in self test (BIST) technology for testing field programmable gate arrays (FPGAs) using partial reconfiguration
CN101493499A (zh) * 2009-03-09 2009-07-29 合肥工业大学 一种幂次数切分的lfsr重播种vlsi测试数据压缩方法
CN101881812A (zh) * 2010-07-05 2010-11-10 中国人民解放军63908部队 一种混合模式的内建自测试系统及其方法
CN202837493U (zh) * 2011-12-26 2013-03-27 中国科学院微电子研究所 一种内建自测试装置及一种使用片上系统进行测试的系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040195672A1 (en) * 2001-07-03 2004-10-07 Matsushita Electric Industrial Co., Ltd. Semiconductor wiring substrate, semiconductor device, method for testing semiconductor device, and method for mounting semiconductor device
CN1806293A (zh) * 2003-05-16 2006-07-19 阿纳洛格装置公司 通用可访问完全可编程的存储器内置自测系统和方法
CN1661388A (zh) * 2004-02-26 2005-08-31 三星电子株式会社 具有内建自检电路的片载系统及其自检方法
US7302625B1 (en) * 2005-11-21 2007-11-27 Xilinx, Inc. Built-in self test (BIST) technology for testing field programmable gate arrays (FPGAs) using partial reconfiguration
CN101493499A (zh) * 2009-03-09 2009-07-29 合肥工业大学 一种幂次数切分的lfsr重播种vlsi测试数据压缩方法
CN101881812A (zh) * 2010-07-05 2010-11-10 中国人民解放军63908部队 一种混合模式的内建自测试系统及其方法
CN202837493U (zh) * 2011-12-26 2013-03-27 中国科学院微电子研究所 一种内建自测试装置及一种使用片上系统进行测试的系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
周宇亮等: "SOC的可测试性设计策略", 《封装测试技术》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104569791A (zh) * 2015-01-30 2015-04-29 上海华岭集成电路技术股份有限公司 Ip硬核无损测试结构及其实现方法
CN104569791B (zh) * 2015-01-30 2017-08-25 上海华岭集成电路技术股份有限公司 Ip硬核无损测试结构及其实现方法
CN105988077A (zh) * 2015-02-06 2016-10-05 中国科学院微电子研究所 内建自测试方法、装置及片上系统
CN105988077B (zh) * 2015-02-06 2019-03-15 中国科学院微电子研究所 内建自测试方法、装置及片上系统
CN111653305A (zh) * 2019-03-04 2020-09-11 中国科学院微电子研究所 3D NAND Flash存储器的测试算法及其装置
CN111653305B (zh) * 2019-03-04 2022-07-05 中国科学院微电子研究所 3D NAND Flash存储器的测试算法及其装置

Similar Documents

Publication Publication Date Title
DE102012025781B3 (de) Boundary Scan-Kette für gestapelten Speicher
US10281524B2 (en) Test partition external input/output interface control for test partitions in a semiconductor
US9465073B2 (en) Integrated circuit (IC) for reconstructing values of flip-flops connected in a scan-chain by using a joint test action group (JTAG) interface, a method of operating the IC, and devices having the IC
US9417287B2 (en) Scheme for masking output of scan chains in test circuit
DE112013003250B4 (de) Kontaktloser Stresstest von Speicher-E/A-Schnittstellen
KR20130045158A (ko) 스캔 체인에 대한 동적 클록 도메인 바이패스
US8898527B2 (en) At-speed scan testing of clock divider logic in a clock module of an integrated circuit
US20170205462A1 (en) Power-on self-test and in-system test
US11047909B2 (en) Inter-domain power element testing using scan
CN105911462A (zh) 用于半导体集成电路器件的功能数字测试的自动测试设备
CN106199230A (zh) 测试电子设备的测试前端模块、测试方法和模块化测试系统
US8924801B2 (en) At-speed scan testing of interface functional logic of an embedded memory or other circuit core
CN102495361A (zh) 一种内建自测试装置
CN109581197A (zh) 一种基于JTAG接口的SiP封装用测试系统
US20140101505A1 (en) Clock control for reducing timing exceptions in scan testing of an integrated circuit
CN104570825B (zh) 电子电路以及用于对其进行初始化的方法
US20150046763A1 (en) Apparatus and Method for Controlling Internal Test Controllers
US10379161B2 (en) Scan chain stitching for test-per-clock
CN202837493U (zh) 一种内建自测试装置及一种使用片上系统进行测试的系统
CN105518475A (zh) 柔性接口
US10067187B2 (en) Handling of undesirable distribution of unknown values in testing of circuit using automated test equipment
US20220120811A1 (en) High-speed functional protocol based test and debug
US8826087B2 (en) Scan circuitry for testing input and output functional paths of an integrated circuit
Ibrahim et al. iJTAG integration of complex digital embedded instruments
US9347993B2 (en) Test generation for test-per-clock

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120613