CN111653305B - 3D NAND Flash存储器的测试算法及其装置 - Google Patents

3D NAND Flash存储器的测试算法及其装置 Download PDF

Info

Publication number
CN111653305B
CN111653305B CN201910160841.1A CN201910160841A CN111653305B CN 111653305 B CN111653305 B CN 111653305B CN 201910160841 A CN201910160841 A CN 201910160841A CN 111653305 B CN111653305 B CN 111653305B
Authority
CN
China
Prior art keywords
data
test
page
memory
operations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910160841.1A
Other languages
English (en)
Other versions
CN111653305A (zh
Inventor
王颀
张桔萍
刘飞
霍宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201910160841.1A priority Critical patent/CN111653305B/zh
Publication of CN111653305A publication Critical patent/CN111653305A/zh
Application granted granted Critical
Publication of CN111653305B publication Critical patent/CN111653305B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供一种3D NAND Flash存储器3D NAND Flash存储器的测试算法及其装置，基于3D NAND Flash存储器的结构，考虑3D NAND Flash存储器的故障模型，提出新的测试方法，按照特定的测试顺序和测试向量进行测试，可以更多覆盖或进一步全面覆盖3D NAND Flash存储器干扰故障。

Description

3D NAND Flash存储器的测试算法及其装置
技术领域
本发明涉及存储器测试领域，特别涉及一种3D NAND Flash存储器的测试算法及其装置。
背景技术
NAND Flash(闪存)存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。而随着大数据时代的到来，平面结构的NAND器已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND Flash存储器。
在3D NAND Flash存储器中，存储器件单元在三维方向上形成阵列，而在存储器件单元之间存在干扰故障，该干扰故障为存储器件单元绝缘层制造的故障或者在存储器不同操作模式下由于电子偏置条件产生的，若存在干扰故障，会导致存储器件单元的失效。目前的测试算法主要使用于平面NAND Flash存储器的测试，无法覆盖3D NAND Flash存储器干扰故障。
发明内容
有鉴于此，本发明的目的在于提供一种3D NAND Flash存储器的测试算法及其装置，更多覆盖3D NAND Flash存储器干扰故障。
为实现上述目的，本发明有如下技术方案：
一种3D NAND Flash存储器的测试方法，所述存储器包括由P*Q个存储单元串组成的存储阵列，每个所述存储单元串具有N个NAND Flash的存储单元，第n层中每行的Q个存储单元连接于同一条字线，每列中的P个存储单元串连接至同一条位线，P、Q、N为大于1的自然数，n从0至N-1；所述测试方法，包括：
进行所述存储器的块擦除；
按地址第一变化顺序依次进行各页的第一操作，直至所有页的第一操作完成，每一页的所述第一操作包括依次进行的页的读操作、页的第一编程操作以及页的读操作，各页的第一编程操作按照第一测试向量进行，所述第一测试向量包括P个测试数据表，每个所述测试数据表包括N*Q个数据项，第p个测试数据表中第p对角线上的数据项为第一数据、其他数据为第二数据，第p对角线的起始数据项为第一行中第p个数据项，p从0至P-1，所述第一数据为对应于编程操作的数据或对应于擦除操作的数据中的一种、所述第二数据为另一种；
对各页进行读操作。
更优地，在对各页进行读操作之后，还包括：
进行所述存储器的块擦除；
按地址第二变化顺序依次进行各页的第二操作，直至所有页的第二操作完成，每一页的所述第二操作包括依次进行的页的读操作、页的第二编程操作以及页的读操作，所述第二编程操作按照第二测试向量进行，所述第二测试向量为所述第一测试向量的取反向量，所述地址第一变化顺序为递增或递减中的一种、所述地址第二变化顺序为另一种；
对各页进行读操作。
更优地，所述第一变化顺序为递增，所述第二变化顺序为递减。
更优地，所述第一数据为对应于编程操作的数据，所述第二数据为对应于擦除操作的数据。
更优地，所述存储器还包括控制单元，所述测试方法在所述控制单元中执行；或者，所述测试方法在自动测试设备中执行。
一种3D NAND Flash存储器的测试装置，所述存储器包括由P*Q个存储单元串组成的存储阵列，每个所述存储单元串具有N个NAND Flash的存储单元，第n层中每行的Q个存储单元连接于同一条字线，每列中的P个存储单元串连接至同一条位线，P、Q、N为大于1的自然数，n从0至N-1；所述测试装置包括：
第一块擦除单元，用于进行所述存储器的块擦除；
第一操作单元，用于在所述第一块擦除单元执行块擦除之后，按地址第一变化顺序依次进行各页的第一操作，直至所有页的第一操作完成，每一页的所述第一操作包括依次进行的页的读操作、页的第一编程操作以及页的读操作，各页的第一编程操作按照第一测试向量进行，所述第一测试向量包括P个测试数据表，每个所述测试数据表包括N*Q个数据项，第p个测试数据表中第p对角线上的数据项为第一数据、其他数据为第二数据，第p对角线的起始数据项为第一行中第p个数据项，p从0至P-1，所述第一数据为对应于编程操作的数据或对应于擦除操作的数据中的一种、所述第二数据为另一种；
第一读操作单元，用于在所述第一操作单元完成第一操作的执行之后，对各页进行读操作。
更优地，还包括：
第二块擦除单元，用于在所述第一读操作单元执行各页的读操作之后，进行所述存储器的块擦除；
第二操作单元，用于在所述第二块擦除单元执行块擦除之后，按地址第二变化顺序依次进行各页的第二操作，直至所有页的第二操作完成，每一页的所述第二操作包括依次进行的页的读操作、页的第二编程操作以及页的读操作，所述第二编程操作按照第二测试向量进行，所述第二测试向量为所述第一测试向量取反向量，所述地址第一变化顺序为递增或递减中的一种、所述地址第二变化顺序为另一种；
第二读操作单元，用于在所述第二操作单元完成第二操作的执行之后，对各页进行读操作。
更优地，所述第一变化顺序为递增，所述第二变化顺序为递减。
更优地，所述第一数据为对应于编程操作的数据，所述第二数据为对应于擦除操作的数据。
更优地，所述存储器还包括控制单元，所述测试装置设置于所述控制单元中；或者，所述测试装置设置于测试设备中。
本发明实施例提供的3D NAND Flash存储器的测试算法及其装置，基于3D NANDFlash存储器的结构，考虑3D NAND Flash存储器的故障模型，提出新的测试算法，按照特定的测试顺序和测试向量进行测试，可以更多覆盖或进一步全面覆盖3D NAND Flash存储器干扰故障。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了根据本发明实施例3D NAND Flash存储器的存储阵列的结构示意图；
图2示出根据本发明实施例的3D NAND Flash存储器的测试算法的流程示意图；
图3和图4分别示出了根据本发明实施例的3D NAND Flash存储器的测试方法中第一测试向量和第二测试向量的数据示意图；
图5-图7示出了根据本发明实施例的3D NAND Flash存储器的测试算法覆盖的不同故障数据示意图；
图8示出根据本发明实施例的3D NAND Flash存储器的测试装置的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
正如背景技术中的描述，在3D NAND Flash存储器中，存储器件单元在三维方向上形成阵列，而在存储器件单元之间存在干扰故障，该干扰故障为存储器件单元绝缘层制造的故障或者在存储器不同操作模式下由于电子偏置条件产生的，若存在干扰故障，会导致存储器件单元的失效。目前的测试算法主要使用于平面NAND Flash存储器的测试，无法覆盖3D NAND Flash存储器干扰故障。
为此，本申请提出了一种3D NAND Flash存储器的测试算法及其装置，基于3DNAND Flash存储器的结构，考虑3D NAND Flash存储器的故障模型，提出新的测试方法，按照特定的测试顺序和测试向量进行测试，可以更多覆盖或进一步全面覆盖3D NAND Flash存储器干扰故障。
为了便于理解本申请的技术方案和技术效果，先对3D NAND Flash存储器的存储阵列以及故障类型进行描述。
参考图1所示，在3D NAND Flash存储器中，存储器件结构为在三维方向形成存储阵列，也就是由存储单元串str组成的存储阵列，为了便于描述，本申请中，阵列中的行的所在方向X即字线方向，阵列中的列的所在方向Y即位线方向，存储单元串str由沿与X、Y所在平面垂直的方向Z排列的多个NAND Flash的存储单元cell依次串接组成，该存储单元串str的最底部的存储单元cell连接底部选择管BSG，该底部选择管BSG通常连接到共源端，存储单元串str的最顶部的存储单元cell连接顶部选择管TSG，该顶部选择管TSG连接到漏极端。
在本申请实施例中，具体的，所述3D NAND Flash存储器包括由P*Q个存储单元串组成的存储阵列，每个所述存储单元串Str具有N个NAND Flash的存储单元Cell，第n层中每行的Q个存储单元连接于同一条字线(WL，Word Line)，每列中的P个存储单元串连接至同一条位线(BL，Bit Line)，P、Q、N为大于1的自然数，n从0至N-1。
在具体的应用中，存储器还可以包括驱动电路和读/写电路，以及控制他们的控制电路，控制电路可以从外部接收地址信息并解码所接收的地址信息，驱动电路可以选择连接到存储阵列中相应的字线、位线、底部选择管BSG以及顶部选择管TSG，以选择相应的存储单元cell。
在NAND Flash存储器的设计中，每条字线对应一个页(page)，由多个页组成一个块(block)，进一步地，还可以由多个块组成片(plane)，在对存储单元cell进行操作时，则以块为单元进行擦除操作，以页为单位进行编程操作以及读操作，编程操作也叫做写操作。
对于3D Flash的存储结构，会存在更多类型的干扰故障，该干扰故障是指存储器器件单元绝缘层制造的故障或者在存储器不同操作模式下由于电子偏置产生的。参考图1所示，3D NAND Flash的干扰故障分为三类：X模式(X mode)、Y模式(Y mode)和XY模式(XYmode)。
以一个具体的示例进行干扰故障的说明，如图1所示，其中一个存储单元为进行编程操作的存储单元PGM cell，与其在同一条字线上的存储单元可能会存在X模式的干扰故障，与其在同一条位线上的存储单元可能会存在Y模式的干扰故障，在其相邻位线以及相邻字线上的存储单元可能会存在XY模式的干扰故障，更为具体的，这些不同模式的故障还可以划分为不同的操作故障，具体见下表一所示。
表一故障类型与故障模式对应表
Figure BDA0001984583280000061
Figure BDA0001984583280000071
这些故障是不希望存储器出现的异常行为，也体现了制造工艺以及器件结构中存在的异常，通过测试希望能够全面覆盖3D NAND Flash存储器干扰故障，从而，提高存储器的可靠性。
基于此，本申请提出了一种测试算法，参考图2所示，包括：
S01，进行所述存储器的块擦除；
S02，按地址第一变化顺序依次进行各页的第一操作，直至所有页的第一操作完成，每一页的所述第一操作包括依次进行的页的读操作、页的第一编程操作以及页的读操作，各页的第一编程操作按照第一测试向量进行，所述第一测试向量包括P个测试数据表，每个所述测试数据表包括N*Q个数据项，第p个测试数据表中第p对角线上的数据项为第一数据、其他数据为第二数据，第p对角线的起始数据项为第一行中第p个数据项，p从0至P-1，所述第一数据为对应于编程操作的数据或对应于擦除操作的数据中的一种、所述第二数据为另一种；
S03，对各页进行读操作。
进一步地，还可以进行下述步骤，以全面覆盖3D NAND Flash存储器的所有故障类型。
具体地，S04，进行所述存储器的块擦除；
S05，按地址第二变化顺序依次进行各页的第二操作，直至所有页的第二操作完成，每一页的所述第二操作包括依次进行的页的读操作、页的第二编程操作以及页的读操作，所述第二编程操作按照第二测试向量进行，所述第二测试向量为所述第一测试向量的取反向量，所述地址第一变化顺序为递增或递减中的一种、所述地址第二变化顺序为另一种；
S06，对各页进行读操作。
为了便于描述和理解，在具体的实施例中，将上述步骤S01-S06依次表示为：
Figure BDA0001984583280000081
其中，e表示擦除操作，擦除操作以块为单位，即块擦除；
r表示读操作，读操作以页为单位，即页的读操作；
p表示编程操作，编程操作以页为单位，即页的编程操作；
DNAND为第一测试向量，
Figure BDA0001984583280000082
为第二测试向量；
Figure BDA0001984583280000083
表示地址第一变化顺序为递增，
Figure BDA0001984583280000084
表示地址第二变化顺序为递减，
Figure BDA0001984583280000085
表示地址变化顺序可以为任意。
在本申请实施例中，擦除操作的数据记做1，即擦除操作后存储单元中对应的理想数据；编程操作的数据记做0，即编程操作后存储单元中对应的理想数据，DNAND为第一测试向量，
Figure BDA0001984583280000086
为第二测试向量。
在上述具体的实施例中，首先，进行步骤(e)，对存储器进行块擦除，在块擦除之后，各存储单元的理想存储状态为擦除操作的数据，本实施例中记做1。
而后，进行步骤
Figure BDA0001984583280000098
(r1,pDNAND,rDNAND)，该步骤中，以地址递增的顺序按照页进行第一操作，直到所有的页都完成第一操作，对每个页，其第一操作包括依次进行的以下步骤：r1，对该页进行读1操作；pDNAND，按照第一测试向量对该页进行编程操作，测试向量中数据项为0则表示进行编程操作，1则表示不进行编程操作；rDNAND，该页编程之后，对该页进行读操作，读出编程后该页的存储单元中实际数据，若与测试向量存在差异，则为故障，在完成所有页的第一操作之后，所有的存储单元完成编程操作。
接着，进行步骤
Figure BDA0001984583280000091
(rDNAND)，该步骤中，待所有页进行编程操作之后，重新进行各页的读取，若与第一测试向量存在差异，则为故障。
而后，再次进行步骤(e)，对存储器进行块擦除。
接着，擦除之后，进行步骤
Figure BDA0001984583280000092
也就是地址反向变化的顺序按照页进行第二操作，直到所有的页都完成第二操作，对每个页，其第二操作包括依次进行的以下步骤：r1，对该页进行读1操作；
Figure BDA0001984583280000093
按照第一测试向量对该页进行编程操作，测试向量中数据项为0则表示进行编程操作，1则表示不进行编程操作；
Figure BDA0001984583280000094
该页编程之后，对该页进行读操作，读出编程后该页的存储单元中实际数据，若与测试向量存在差异，则为故障，在完成所有页的第一操作之后，所有的存储单元完成编程操作。
最后，进行步骤
Figure BDA0001984583280000095
该步骤中，待所有页进行编程操作之后，重新进行各页的读取，若与第二测试向量存在差异，则为故障。
整个测试方法的测试长度为：2E+2NP+6NR。其中，N代表存储器阵列中page的个数。
在该测试方法的过程中，通过特定的测试顺序以及测试向量，可以覆盖以全面覆盖3D NAND Flash存储器干扰故障。
以下将对第一测试向量DNAND和第二测试向量
Figure BDA0001984583280000096
进行说明，第一测试向量DNAND和第二测试向量
Figure BDA0001984583280000097
互为反向量，在一个示例中，存储器包括3*28个存储单元串组成的存储阵列且每个存储单元串具有7个存储单元，也就是共28条位线，每条位线上连接3个存储单元串，每个存储单元串具有7层存储单元，即7条字线，这样，相应地，对应的相应的第一测试向量DNAND和第二测试向量
Figure BDA0001984583280000101
都分别包括3个测试数据表，每个测试数据表包括7*28个数据项。
具体的，参考图3所示，其中(A)、(B)、(C)分别为第一测试向量DNAND对应的3个测试数据表string0-string2，其中，第1个测试数据表以第一行中第1个数据项为起点，沿该第1个测试数据表的对角线上的数据项都为第一数据，其他的数据都为第二数据，本示例中，第一数据为0，第二数据为1；相应地，第2个测试数据表以第一行中第2个数据项为起点，沿该第2个测试数据表的对角线上的数据项都为第一数据，其他的数据都为第二数据；第3个测试数据表以第一行中第3个数据项为起点，沿该第3个测试数据表的对角线上的数据项都为第一数据，其他的数据都为第二数据；这样，就构成了对应于该存储阵列的第一测试向量，依次拼接的第1个测试数据表的第1行、第2个测试数据表的第1行以及第3个测试数据表的第1行则对应于存储器中的WL0，同样地，依次拼接的第1个测试数据表的第2行、第2个测试数据表的第2行以及第3个测试数据表的第2行则对应于存储器中的WL1，依次类推，覆盖整个存储阵列。
参考图4所示，其中(A)、(B)、(C)分别为第二测试向量
Figure BDA0001984583280000102
对应的3个测试数据表string0-string2，其中，第1个测试数据表以第一行中第1个数据项为起点，沿该第1个测试数据表的对角线上的数据项都为第二数据，其他的数据都为第一数据，本示例中，第一数据为0，第二数据为1；相应地，第2个测试数据表以第一行中第2个数据项为起点，沿该第2个测试数据表的对角线上的数据项都为第二数据，其他的数据都为第一数据；第3个测试数据表以第一行中第3个数据项为起点，沿该第3个测试数据表的对角线上的数据项都为第二数据，其他的数据都为第一数据。类似于第一测试向量，该测试向量覆盖整个存储阵列。
以上对测试向量进行了说明，可以理解的是，测试向量的规模仅为示例，本申请并不限于此，在具体的应用中，根据不同的存储阵列的规模，测试向量也具有相应的规模。
为了更好地理解本申请的技术效果，以下将对通过上述测试方法所覆盖到的故障类型进行说明。
为了便于说明和理解，将上述测试方法中的每个步骤对应标识后进行说明，具体的，如下表二所示。
表二测试方法中步骤与标识对应表
Figure BDA0001984583280000111
这样，参见下表三所示，不同的故障类型在不同的测试步骤中敏化，且在相应的步骤中可以得到检测操作。
表三故障与敏化操作步骤及检测步骤对应表
Figure BDA0001984583280000112
Figure BDA0001984583280000121
以故障WPD(X mode)为例对上表进行解释说明，故障WPD(X mode)即X模式时的WPD故障，该故障会在步骤M2(pDNAND)和M7
Figure BDA0001984583280000122
中敏感化，进而在步骤M3(rDNAND)和M8
Figure BDA0001984583280000123
被检测到，同样地，其他的各种故障类型都可以分别在上述测试方法的不同步骤中敏感化以及被检测到，从而，完全覆盖3D NAND Flash存储器的各种故障类型。
以下以检测WPD(X mode)、WPD(Y mode)、WPD(XY mode)这几种故障的示例进行说明。参考图5所示，其中(A)和(B)分别为编程操作后与第一测试表和第二测试表对应的存储单元实际读取的数据的示意图，在地址递增的顺序编程操作完第3个页之后(M2操作)，rDNAND(M3操作)读取该页，对照第一测试向量，在第1测试数据表string0中第3行第12个数据项应该为1，而实际读到的数据为0，可检测到WPD的X模式故障；在地址递减的顺序编程操作完第3个页之后(M7操作)，对照第二测试向量，
Figure BDA0001984583280000124
(M8操作)读取该页，对照第二测试向量，在第2测试数据表string0中第3行对角线上的数据项应为1，而实际读到的数据为0，那么可以知道，第一行的存储单元串在第3层中的第12位线上的存储单元以及第一该存储单元串在第3层中第3位线上的存储单元存在WPD(X mode)故障，采用互补的测试向量
Figure BDA0001984583280000125
可以检测到M2操作中第一测试的第一数据项对应的编程单元的故障。因此，在rDNAND(M3)和
Figure BDA0001984583280000126
(M8)步骤可以检测到全部的WPD(X mode)故障。
参考图6所示，图6为所有页进行完编程操作后(M2操作)，进行
Figure BDA0001984583280000131
(M4)步骤，与第二测试表对应的存储单元实际读取的数据的示意图，对照第一测试向量，在第二测试数据表string1中第3行第3个数据项应该为1，而实际读到的数据为0，那么可以知道，第二行的存储单元串在第3层中的第3位线上的存储单元存在WPD(Y mode)故障，在
Figure BDA0001984583280000132
(M4)步骤可以检测到该故障。
参考图7所示，图7为所有页进行完编程操作后(M2操作)，进行
Figure BDA0001984583280000133
(M4)步骤，与第二测试表对应的存储单元实际读取的数据的示意图，对照第一测试向量，在第2测试数据表string1中第3行第9个数据项应该为1，而实际读到的数据为0，那么可以知道，第二行的存储单元串在第3层中的第9位线上的存储单元存在WPD(XY mode)故障，在
Figure BDA0001984583280000134
(M4)步骤可以检测到该故障。
以上对本申请实施例的测试方法进行了详细的描述，上述的测试方法可以在存储器中内建自测试，即存储器还包括有控制单元，例如MCU控制器，可以在存储器自身的控制单元中执行上述的测试方法；此外，也可以在自动测试设备(Automatic-Test-Equipment,ATE)中执行。
此外，本申请还提供了实现上述方法的3D NAND Flash存储器的测试装置，所述存储器包括由P*Q个存储单元串组成的存储阵列，每个所述存储单元串具有N个NAND Flash的存储单元，第n层中每行的Q个存储单元连接于同一条字线，每列中的P个存储单元串连接至同一条位线，P、Q、N为大于1的自然数，n从0至N-1；参考图8所示，所述测试装置包括：
第一块擦除单元100，用于进行所述存储器的块擦除；
第一操作单元110，用于在所述第一块擦除单元执行块擦除之后，按地址第一变化顺序依次进行各页的第一操作，直至所有页的第一操作完成，每一页的所述第一操作包括依次进行的页的读操作、页的第一编程操作以及页的读操作，各页的第一编程操作按照第一测试向量进行，所述第一测试向量包括P个测试数据表，每个所述测试数据表包括N*Q个数据项，第p个测试数据表中第p对角线上的数据项为第一数据、其他数据为第二数据，第p对角线的起始数据项为第一行中第p个数据项，p从0至P-1，所述第一数据为对应于编程操作的数据或对应于擦除操作的数据中的一种、所述第二数据为另一种；
第一读操作单元120，用于在所述第一操作单元完成第一操作的执行之后，对各页进行读操作。
进一步地，还包括：
第二块擦除单元130，用于在所述第一读操作单元执行各页的读操作之后，进行所述存储器的块擦除；
第二操作单元140，用于在所述第二块擦除单元执行块擦除之后，按地址第二变化顺序依次进行各页的第二操作，直至所有页的第二操作完成，每一页的所述第二操作包括依次进行的页的读操作、页的第二编程操作以及页的读操作，所述第二编程操作按照第二测试向量进行，所述第二测试向量为所述第一测试向量取反向量，所述地址第一变化顺序为递增或递减中的一种、所述地址第二变化顺序为另一种；
第二读操作单元150，用于在所述第二操作单元完成第二操作的执行之后，对各页进行读操作。
进一步地，所述第一变化顺序为递增，所述第二变化顺序为递减。
进一步地，所述第一数据为对应于编程操作的数据，所述第二数据为对应于擦除操作的数据。
进一步地，所述存储器还包括控制单元，所述测试装置设置于所述控制单元中；或者，所述测试装置设置于测试设备中。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于测试装置实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种3D NAND Flash存储器的测试方法，其特征在于，所述存储器包括由P*Q个存储单元串组成的存储阵列，每个所述存储单元串具有N个NAND Flash的存储单元，第n层中每行的Q个存储单元连接于同一条字线，每列中的P个存储单元串连接至同一条位线，P、Q、N为大于1的自然数，n从0至N-1；所述测试方法，包括：
进行所述存储器的块擦除；
按地址第一变化顺序依次进行各页的第一操作，直至所有页的第一操作完成，每一页的所述第一操作包括依次进行的页的读操作、页的第一编程操作以及页的读操作，各页的第一编程操作按照第一测试向量进行，所述第一测试向量包括P个测试数据表，每个所述测试数据表包括N*Q个数据项，第p个测试数据表中第p对角线上的数据项为第一数据、其他数据为第二数据，第p对角线的起始数据项为第一行中第p个数据项，第p对角线的终止数据项为第N行中第N+p-1个数据项，p从1至P，所述第一数据为对应于编程操作的数据或对应于擦除操作的数据中的一种、所述第二数据为另一种；
对各页进行读操作。
2.根据权利要求1所述的测试方法，其特征在于，在对各页进行读操作之后，还包括：
进行所述存储器的块擦除；
按地址第二变化顺序依次进行各页的第二操作，直至所有页的第二操作完成，每一页的所述第二操作包括依次进行的页的读操作、页的第二编程操作以及页的读操作，所述第二编程操作按照第二测试向量进行，所述第二测试向量为所述第一测试向量的取反向量，所述地址第一变化顺序为递增或递减中的一种、所述地址第二变化顺序为另一种；
对各页进行读操作。
3.根据权利要求1或2所述的测试方法，其特征在于，所述第一变化顺序为递增，第二变化顺序为递减。
4.根据权利要求1或2所述的测试方法，其特征在于，所述第一数据为对应于编程操作的数据，所述第二数据为对应于擦除操作的数据。
5.根据权利要求1或2所述的测试方法，其特征在于，所述存储器还包括控制单元，所述测试方法在所述控制单元中执行；或者，所述测试方法在自动测试设备中执行。
6.一种3D NAND Flash存储器的测试装置，其特征在于，所述存储器包括由P*Q个存储单元串组成的存储阵列，每个所述存储单元串具有N个NAND Flash的存储单元，第n层中每行的Q个存储单元连接于同一条字线，每列中的P个存储单元串连接至同一条位线，P、Q、N为大于1的自然数，n从0至N-1；所述测试装置包括：
第一块擦除单元，用于进行所述存储器的块擦除；
第一操作单元，用于在所述第一块擦除单元执行块擦除之后，按地址第一变化顺序依次进行各页的第一操作，直至所有页的第一操作完成，每一页的所述第一操作包括依次进行的页的读操作、页的第一编程操作以及页的读操作，各页的第一编程操作按照第一测试向量进行，所述第一测试向量包括P个测试数据表，每个所述测试数据表包括N*Q个数据项，第p个测试数据表中第p对角线上的数据项为第一数据、其他数据为第二数据，第p对角线的起始数据项为第一行中第p个数据项，第p对角线的终止数据项为第N行中第N+p-1个数据项，p从1至P，所述第一数据为对应于编程操作的数据或对应于擦除操作的数据中的一种、所述第二数据为另一种；
第一读操作单元，用于在所述第一操作单元完成第一操作的执行之后，对各页进行读操作。
7.根据权利要求6所述的测试装置，其特征在于，还包括：
第二块擦除单元，用于在所述第一读操作单元执行各页的读操作之后，进行所述存储器的块擦除；
第二操作单元，用于在所述第二块擦除单元执行块擦除之后，按地址第二变化顺序依次进行各页的第二操作，直至所有页的第二操作完成，每一页的所述第二操作包括依次进行的页的读操作、页的第二编程操作以及页的读操作，所述第二编程操作按照第二测试向量进行，所述第二测试向量为所述第一测试向量取反向量，所述地址第一变化顺序为递增或递减中的一种、所述地址第二变化顺序为另一种；
第二读操作单元，用于在所述第二操作单元完成第二操作的执行之后，对各页进行读操作。
8.根据权利要求6或7所述的测试装置，其特征在于，所述第一变化顺序为递增，第二变化顺序为递减。
9.根据权利要求6或7所述的测试装置，其特征在于，所述第一数据为对应于编程操作的数据，所述第二数据为对应于擦除操作的数据。
10.根据权利要求6所述的测试装置，其特征在于，所述存储器还包括控制单元，所述测试装置设置于所述控制单元中；或者，所述测试装置设置于测试设备中。
CN201910160841.1A 2019-03-04 2019-03-04 3D NAND Flash存储器的测试算法及其装置 Active CN111653305B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910160841.1A CN111653305B (zh) 2019-03-04 2019-03-04 3D NAND Flash存储器的测试算法及其装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910160841.1A CN111653305B (zh) 2019-03-04 2019-03-04 3D NAND Flash存储器的测试算法及其装置

Publications (2)

Publication Number Publication Date
CN111653305A CN111653305A (zh) 2020-09-11
CN111653305B true CN111653305B (zh) 2022-07-05

Family

ID=72344579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910160841.1A Active CN111653305B (zh) 2019-03-04 2019-03-04 3D NAND Flash存储器的测试算法及其装置

Country Status (1)

Country Link
CN (1) CN111653305B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113223597A (zh) * 2021-05-28 2021-08-06 北京集创北方科技股份有限公司 闪存测试方法、装置、存储介质和终端设备

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627516A (zh) * 2003-12-10 2005-06-15 上海华虹Nec电子有限公司 一种芯片内建电可擦除存储器的测试模块及其测试方法
US7149934B2 (en) * 2002-04-11 2006-12-12 Contour Semiconductor, Inc. Error correcting memory access means and method
US7437641B1 (en) * 2004-04-01 2008-10-14 Pmc-Sierra, Inc. Systems and methods for signature circuits
US7533309B2 (en) * 2004-02-26 2009-05-12 Nilanjan Mukherjee Testing memories using algorithm selection
CN101611456A (zh) * 2007-02-16 2009-12-23 爱特梅尔公司 具有用于测试快闪存储器的串行接口的嵌入式架构
CN101692351A (zh) * 2009-11-02 2010-04-07 华为技术有限公司 存储器测试方法及装置
US8095483B2 (en) * 1999-10-27 2012-01-10 Health Discovery Corporation Support vector machine—recursive feature elimination (SVM-RFE)
CN102495361A (zh) * 2011-12-26 2012-06-13 中国科学院微电子研究所 一种内建自测试装置
CN107240421A (zh) * 2017-05-19 2017-10-10 上海华虹宏力半导体制造有限公司 存储器的测试方法及装置、存储介质和测试终端
CN107437433A (zh) * 2017-06-12 2017-12-05 中国科学院微电子研究所 Nand闪存存储器的读操作方法、电子设备和计算机可读存储介质
CN109147862A (zh) * 2018-08-30 2019-01-04 北京智芯微电子科技有限公司 Nvm测试加速方法及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10082539B2 (en) * 2016-06-28 2018-09-25 International Business Machines Corporation Using direct sums and invariance groups to test partially symmetric quantum-logic circuits

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8095483B2 (en) * 1999-10-27 2012-01-10 Health Discovery Corporation Support vector machine—recursive feature elimination (SVM-RFE)
US7149934B2 (en) * 2002-04-11 2006-12-12 Contour Semiconductor, Inc. Error correcting memory access means and method
CN1627516A (zh) * 2003-12-10 2005-06-15 上海华虹Nec电子有限公司 一种芯片内建电可擦除存储器的测试模块及其测试方法
US7533309B2 (en) * 2004-02-26 2009-05-12 Nilanjan Mukherjee Testing memories using algorithm selection
US7437641B1 (en) * 2004-04-01 2008-10-14 Pmc-Sierra, Inc. Systems and methods for signature circuits
CN101611456A (zh) * 2007-02-16 2009-12-23 爱特梅尔公司 具有用于测试快闪存储器的串行接口的嵌入式架构
CN101692351A (zh) * 2009-11-02 2010-04-07 华为技术有限公司 存储器测试方法及装置
CN102495361A (zh) * 2011-12-26 2012-06-13 中国科学院微电子研究所 一种内建自测试装置
CN107240421A (zh) * 2017-05-19 2017-10-10 上海华虹宏力半导体制造有限公司 存储器的测试方法及装置、存储介质和测试终端
CN107437433A (zh) * 2017-06-12 2017-12-05 中国科学院微电子研究所 Nand闪存存储器的读操作方法、电子设备和计算机可读存储介质
CN109147862A (zh) * 2018-08-30 2019-01-04 北京智芯微电子科技有限公司 Nvm测试加速方法及系统

Also Published As

Publication number Publication date
CN111653305A (zh) 2020-09-11

Similar Documents

Publication Publication Date Title
US9147474B2 (en) Non-volatile semiconductor memory device capable of improving failure-relief efficiency
CN108364667B (zh) 非易失性存储器器件及其编程方法
US9007836B2 (en) Non-volatile semiconductor memory device
US20160125956A1 (en) Erase Stress and Delta Erase Loop Count Methods for Various Fail Modes in Non-Volatile Memory
US9653175B2 (en) Determination of word line to word line shorts between adjacent blocks
CN106157999A (zh) 包括虚设存储单元的半导体存储器件及其操作方法
CN102087878A (zh) 闪速存储器件及其编程方法
CN112185451B (zh) 操作存储器装置的方法
US10002676B2 (en) Nonvolatile memory device detecting defective bit line at high speed and test system thereof
US10373972B2 (en) Vertical memory devices and methods of manufacturing vertical memory devices
CN107293325A (zh) 存储装置及其操作方法
US9443612B2 (en) Determination of bit line to low voltage signal shorts
CN111653305B (zh) 3D NAND Flash存储器的测试算法及其装置
US8634249B2 (en) Programming method for non-volatile memory device
US9460809B2 (en) AC stress mode to screen out word line to word line shorts
US11183256B2 (en) Semiconductor memory device and memory state detecting method
JP2012212487A (ja) メモリシステム
US11152079B2 (en) Circuits and methods for reliable replacement of bad columns in a memory device
US9240249B1 (en) AC stress methods to screen out bit line defects
US9484086B2 (en) Determination of word line to local source line shorts
US9552895B2 (en) Autorecovery after manufacturing/system integration
CN114078531A (zh) 存储器件、存储器控制器及包括其的存储系统
KR20120046815A (ko) 반도체 메모리 장치 및 이의 동작 방법
CN115878015A (zh) 非易失性存储器的擦除方法和非易失性存储器
CN114512172A (zh) 半导体结构的测试方法及测试装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant