CN115878015A - 非易失性存储器的擦除方法和非易失性存储器 - Google Patents

Abstract

本公开提供一种非易失性存储器的擦除方法及非易失性存储器，涉及半导体技术领域。该方法包括：对目标擦除区域执行第一擦除操作后执行第一擦除验证操作，获得目标擦除区域中各个存储单元的第一擦除验证结果；根据目标擦除区域中各个存储单元的第一擦除验证结果获得目标擦除区域的第一擦除验证结果；响应于获得目标擦除区域的第一擦除验证结果为未通过，对目标擦除区域执行第二擦除操作后执行第二擦除验证操作，获得目标擦除区域中各个存储单元的第二擦除验证结果；根据目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量判断是否对目标擦除区域执行第三擦除操作。该方法缩小了擦除操作后存储单元的阈值电压分布范围。

Description

非易失性存储器的擦除方法和非易失性存储器

技术领域

本公开涉及半导体技术领域，具体而言，涉及一种非易失性存储器的擦除方法和非易失性存储器。

背景技术

非易失性存储器(non-volatile memory)在断电后依然能保持数据，闪存(FlashMemory)是一种关键的非易失存储器。闪存包括NAND闪存(NAND Flash)和NOR闪存(NORFlash)。以NAND Flash为例，它是通过对存储单元(memory cell)进行编程(program)和擦除(erase)来存储数据的，具有成本低，读写快、容量大等优点，广泛应用在各种电子产品中。随着NAND Flash的大量使用，对其性能的要求也在不断提高。

NAND Flash中存储单元的阈值电压Vt的分布是其一项重要性能，Vt的分布范围的大小会影响闪存的编程时间和编程电压的大小，进而影响其功耗、面积等性能参数。如何减小存储单元的阈值电压Vt分布范围成为亟待解决的问题。

在所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种非易失性存储器的擦除方法和非易失性存储器，至少在一定程度上减小擦除操作后存储单元的阈值电压分布范围。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一方面，提供一种非易失性存储器的擦除方法，包括：对目标擦除区域执行第一擦除操作；对所述目标擦除区域执行第一擦除验证操作，获得所述目标擦除区域中各个存储单元的第一擦除验证结果；根据所述目标擦除区域中各个存储单元的第一擦除验证结果获得所述目标擦除区域的第一擦除验证结果；响应于获得所述目标擦除区域的第一擦除验证结果为未通过，对所述目标擦除区域执行第二擦除操作；对所述目标擦除区域执行第二擦除验证操作，获得所述目标擦除区域中各个存储单元的第二擦除验证结果；根据所述目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量判断是否对所述目标擦除区域执行第三擦除操作。

根据本公开的一实施例，所述根据所述目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量判断是否对所述目标擦除区域执行第三擦除操作包括：在所述目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量小于或等于第一预设数量阈值的情况下，确定所述目标擦除区域擦除成功，不对所述目标擦除区域执行第三擦除操作。

根据本公开的一实施例，所述方法还包括：对于所述目标擦除区域中各个存储单元，将所述各个存储单元的第一擦除验证结果与第二擦除验证结果对应进行或运算，以获得所述目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量。

根据本公开的一实施例，所述方法还包括：在所述目标擦除区域中第一擦除验证结果为未通过的存储单元的数量大于第一预设数量阈值的情况下，获得所述目标擦除区域的第一擦除验证结果为未通过。

根据本公开的再一方面，提供一种非易失性存储器，包括：存储单元阵列、控制器、第一锁存器和第二锁存器，所述存储单元阵列包括目标擦除区域，所述控制器用于执行：对所述目标擦除区域执行第一擦除操作；对所述目标擦除区域执行第一擦除验证操作，获得所述目标擦除区域中各个存储单元的第一擦除验证结果，并将所述目标擦除区域中各个存储单元的第一擦除验证结果存储到所述第一锁存器；根据所述目标擦除区域中各个存储单元的第一擦除验证结果获得所述目标擦除区域的第一擦除验证结果；响应于获得所述目标擦除区域的第一擦除验证结果为未通过，对所述目标擦除区域执行第二擦除操作；对所述目标擦除区域执行第二擦除验证操作，获得所述目标擦除区域中各个存储单元的第二擦除验证结果，并将所述目标擦除区域中各个存储单元的第二擦除验证结果存储到所述第二锁存器；获得所述目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量；根据所述目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量判断是否对所述目标擦除区域执行第三擦除操作。

根据本公开的一实施例，所述控制器还用于将所述目标擦除区域中各个存储单元的第一擦除验证结果与第二擦除验证结果对应进行或运算，以获得所述目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量。

根据本公开的一实施例，所述控制器还用于将所述目标擦除区域中各个存储单元的第一擦除验证结果与第二擦除验证结果的或运算的结果存储到所述第一锁存器。

根据本公开的一实施例，所述控制器还用于在所述目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量小于或等于第一预设数量阈值的情况下，确定所述目标擦除区域擦除成功，不对所述目标擦除区域执行第三擦除操作。

根据本公开的一实施例，所述控制器还用于在所述目标擦除区域中第一擦除验证结果为未通过的存储单元的数量大于第一预设数量阈值的情况下，获得所述目标擦除区域的第一擦除验证结果为未通过。

根据本公开的一实施例，所述非易失性存储器为NAND Flash。

本公开的实施例提供的非易失性存储器的擦除方法，通过对目标擦除区域执行第一擦除操作后执行第一擦除验证操作，获得目标擦除区域中各个存储单元的第一擦除验证结果，再根据目标擦除区域中各个存储单元的第一擦除验证结果获得目标擦除区域的第一擦除验证结果，然后响应于获得目标擦除区域的第一擦除验证结果为未通过，对目标擦除区域执行第二擦除操作后执行第二擦除验证操作，获得目标擦除区域中各个存储单元的第二擦除验证结果，再根据目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量判断是否对目标擦除区域执行第三擦除操作，实现参考两次擦除验证结果判断存储单元是否擦除成功，从而可避免直接根据各存储单元的第二擦除验证结果来判定进行第三擦除操作导致的存储单元阈值电压的分布范围的扩大，可一定程度上缩小擦除操作后存储单元阈值电压的分布范围。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。

附图说明

通过参照附图详细描述其示例实施例，本公开的上述和其它目标、特征及优点将变得更加显而易见。

图1示出本公开实施例中一种非易失性存储器的结构示意图。

图2示出本公开实施例中一种NAND Flash存储单元阵列示意图。

图3示出本公开实施例中一种存储单元结构示意图。

图4示出本公开实施例中一种存储单元的阈值电压分布变化示意图。

图5示出本公开实施例中一种非易失性存储器的擦除方法的流程图。

图6示出本公开实施例中一种用于存储擦除验证结果的电路基本结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略特定细节中的一个或更多，或者可以采用其它的方法、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现或者操作以避免喧宾夺主而使得本公开的各方面变得模糊。

此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。符号“/”一般表示前后关联对象是一种“或”的关系。

在本公开中，除非另有明确的规定和限定，“连接”等术语应做广义理解，例如，可以是电连接或可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。

图1示出了可以应用本公开的非易失性存储器的结构示意图。如图1所示，非易失性存储器102电性耦接至主机104，非易失性存储器102可以通过控制器1024与主机进行双向通信，传输命令、地址、数据等等。非易失性存储器102例如是U盘、移动硬盘、存储卡、闪存等。主机104是用户的设备，可以是具有显示屏并且支持输入、输出的各种电子设备，例如手机、平板电脑、笔记本电脑、相机等等。

非易失性存储器102可以包括存储单元阵列1022、控制器1024、行解码器1026、感测电路1028、列解码器10210、第一锁存器10212、第二锁存器10214等等。存储单元阵列1022可以包括多个通过字线和位线寻址的存储单元，一种可以应用于NAND Flash的存储单元阵列的实现方式可以参照图2。控制器1024可用于接收命令、地址等，并且基于接收的命令和地址，将控制信号提供给例如行解码器1026、感测电路1028、列解码器10210等其他电路。行解码器1026可用于基于行地址选择字线(Word Line，WL)。列解码器10210可用于基于列地址选择位线(Bit Line，BL)，即对多条位线执行选择操作。感测电路1028可以包括多个感测放大器(Sense Amplifier，SA)，用于读出存储单元中存储的数据。第一锁存器10212和第二锁存器10214通过列解码器10210耦合到存储单元阵列1022的BL，可以用于在读操作和写操作器件缓存数据。

闪存实现方案可以分成NAND(与非)方案和NOR(或非)方案。下面以NAND Flash为例进行描述。

图2示出了可以应用本公开的NAND Flash的存储单元阵列示意图。如图2所示，图2中的NAND Flash的存储单元阵列包括在同一个衬底上的多个存储单元，存储单元202的示例性结构可参照图3。每行存储单元的控制栅极接到同一条字线(Word Line，WL)上，图2中示意该存储单元阵列中有64条字线，为WL0、WL1、WL2……WL63。每列存储单元串联相接，即每列的第一个存储单元(连接WL0的存储单元)的源极接到该列的地选择晶体管(GroundSelection Transistor，GST)的漏极，每列的最后一个存储单元(例如连接WL63的存储单元)的漏极接到该列的串选择晶体管(String Selection Transistor，SST)的源极。各列的GST的栅极连接地选择线(Ground Selection Line，GSL)，各列的GST的源极接到公共源极线(Common Source Line，CSL)上。各列的SST的栅极连接串选择线(String SelectionLine，SSL)，各列的SST的漏极接到对应的位线BL上，以耦接对应列的感测放大器SA，图2中示意该存储单元阵列中有N条位线，为BL0、BL1、BL2……BL_N-1(N为正整数)，对应的感测放大器分别为SA0、SA1、SA2……SA_N-1。

图3示出了可以应用本公开的存储单元结构示意图。如图3所示，存储单元可以包括源极310、漏极312和半导体衬底314，其中，隧穿氧化层308、浮动栅极306、阻挡绝缘层304和控制栅极302可以顺序堆叠在衬底314上，控制栅极302可以连接到字线。向浮动栅极306注入电子，即对存储单元进行编程操作，其中有被俘获的电子时，对应该存储单元为逻辑“0”的编程状态；浮动栅极306中没有被俘获的电子时，对应该存储单元为逻辑“1”的擦除状态。

在NAND Flash芯片的擦除操作中，通常在衬底314上施加擦除电压以形成垂直于衬底方向的电场，使得浮动栅极306中的电子回到衬底314。在目标擦除区域执行一次擦除操作后，对目标擦除区域中的存储单元进行擦除验证操作，即对这些存储单元的控制栅极加擦除验证电压(VFY)，检测其是否导通(其阈值电压是否小于VFY)，以判断擦除操作是否成功，是否还进行下一次的擦除操作。例如，在第一次擦除验证中，擦除验证结果为不通过(即擦除不成功)的存储单元的数量大于预设数量阈值，则会进行第二次擦除操作，然后进行第二次擦除验证操作。但在第一次擦除验证中通过的部分存储单元可能会由于位线抖动等干扰因素导致第二次擦除验证不通过，然后导致判断进行第三次擦除验证，使得所有存储单元的阈值电压分布变宽，降低了芯片的性能。图4示出了一种存储单元的阈值电压分布变化示意图。如图4所示，图4中横坐标Vt代表电压，纵坐标代表存储单元的数量，最右的竖实线表示擦除验证电压VFY，虚曲线表示第二次擦除操作后存储单元的阈值电压分布，实曲线表示第三次擦除操作后存储单元的阈值电压分布。其中，如图4中阴影部分所示，在VFY附近的阴影部分A的存储单元在第二次擦除验证时没有通过(其在第一次擦除验证的结果为通过)，此时如果根据各个存储单元第二次擦除验证结果(例如第二次擦除验证结果未通过的存储单元的数量)判定进行下一次(第三次)擦除操作，则在第三次擦除验证时，阴影部分B的存储单元的阈值电压会左移到左侧的阴影部分C，这就使得存储单元的阈值电压的分布变宽。

因此，本公开提供了一种非易失性存储器的擦除方法，根据目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量判断是否对目标擦除区域执行第三擦除操作，实现参考两次擦除验证结果判断存储单元是否擦除成功，从而可避免直接根据各存储单元的第二擦除验证结果来判定进行第三擦除操作导致的存储单元阈值电压的分布范围的扩大，可一定程度上缩小擦除操作后存储单元阈值电压的分布范围。

图5是根据一示例性实施例示出的一种非易失性存储器的擦除方法的流程图。如图5所示的方法例如可以应用于上述非易失性存储器102的控制器1024。

参考图5，本公开实施例提供的方法50可以包括以下步骤。

在步骤S502中，对目标擦除区域执行第一擦除操作。

在一些实施例中，目标擦除区域可以是存储单元阵列的一个块，例如可以是图2中的存储单元阵列，包括多行(页)存储单元，每行存储单元的连接到同一条字线上。

在一些实施例中，NAND Flash的擦除操作可以为：对在目标擦除区域的衬底上施加正的擦除电压，在字线上施加0V电压，；NOR Flash的擦除操作可以为：对在目标擦除区域的衬底上施加正的擦除电压，在字线上施加负电压。其中，擦除电压与字线电压产生的电场会使得目标擦除区域中的存储单元的浮动栅极中的电子通过FN隧穿效应进入衬底。

在一些实施例中，第一擦除操作可以是第一次擦除操作，也可以是多次擦除操作中间的某一次擦除操作，例如可以是第三次擦除操作；第二擦除操作则表示第一擦除操作的下一次擦除操作，不一定是第二次擦除操作，例如可以是第三次擦除操作之后的第四次擦除操作。

在步骤S504中，对目标擦除区域执行第一擦除验证操作，获得目标擦除区域中各个存储单元的第一擦除验证结果。

在一些实施例中，擦除验证操作可以为一种读操作，对目标擦除区域中的存储单元逐行执行，以图2为例，在对字线WL1连接的页进行擦除验证时，在字线WL1上加擦除验证电压，基于位线上的电流情况判断这一行存储单元的导通情况，若位线上有较大的电流则说明该存储单元导通，其阈值电压小于擦除验证电压，则该存储单元的第一擦除验证结果为通过。在连接字线WL1的一行存储单元进行擦除验证操作时，其他字线WL2、WL3……WL63可以都加导通电压Vpass，使这些行的存储单元都导通。目标擦除区域中各个存储单元的第一擦除验证结果存储在锁存器中。例如，擦除操作后，存储单元处于擦除状态，擦除验证结果为通过，感测放大器在锁存器中写入1，存储单元未处于擦除状态，擦除验证结果为未通过，感测放大器在锁存器中写入0。

在步骤S506中，根据目标擦除区域中各个存储单元的第一擦除验证结果获得目标擦除区域的第一擦除验证结果。

在一些实施例中，例如，可以在目标擦除区域中第一擦除验证结果为未通过的存储单元的数量大于第一预设数量阈值的情况下，获得目标擦除区域的第一擦除验证结果为未通过。例如，根据锁存器中“1”的数量判断擦除失败的存储单元的数量。在目标擦除区域的第一擦除验证结果为未通过时，认为第一擦除操作失败，即进行下一次擦除操作，下一次擦除操作可以是本申请实施例中的第二擦除操作。

在一些实施例中，例如，可以在目标擦除区域中第一擦除验证结果为未通过的存储单元的数量小于或等于第一预设数量阈值的情况下，获得目标擦除区域的第一擦除验证结果为通过。

在步骤S508中，响应于获得目标擦除区域的第一擦除验证结果为未通过，对目标擦除区域执行第二擦除操作。

在一些实施例中，在目标擦除区域的第一擦除验证结果为未通过时，认为第一擦除操作失败，进行第二擦除操作。

在一些实施例中，第二擦除操作与第一擦除操作类似，而第二擦除操作施加的擦除电压可以与第一擦除操作施加的擦除电压相同，也可以不同，例如大于第一擦除操作施加的擦除电压。

在步骤S510中，对目标擦除区域执行第二擦除验证操作，获得目标擦除区域中各个存储单元的第二擦除验证结果。

在一些实施例中，存储单元的第二擦除验证结果的获得方法可以与其第一擦除验证结果的获得方法类似，此处不再赘述。

在步骤S512中，根据目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量判断是否对目标擦除区域执行第三擦除操作。

在一些实施例中，在目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量小于或等于第一预设数量阈值的情况下，确定目标擦除区域擦除成功，不对目标擦除区域执行第三擦除操作。

在一些实施例中，在目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量大于第一预设数量阈值的情况下，确定目标擦除区域擦除失败，对目标擦除区域执行第三擦除操作。

在一些实施例中，获得目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量的方法可以为：对于目标擦除区域中各个存储单元，将各个存储单元的第一擦除验证结果与第二擦除验证结果对应进行或运算。

在一些实施例中，例如，可将各个存储单元的第一擦除验证结果存储在第一锁存器，将各个存储单元的第二擦除验证结果存储在第二锁存器，第一擦除验证结果和第二擦除验证结果进行或运算后存储到第一锁存器，具体实施方式可参照图1和图6。

根据本公开实施例提供的非易失性存储器的擦除方法，通过根据目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量判断是否对目标擦除区域执行第三擦除操作，第一擦除验证结果和第二擦除验证结果中有一次为通过即认为该存储单元的擦除操作成功，从而可避免将阈值电压在擦除验证电压附近的存储单元在第二擦除验证时因位线抖动而被判定未通过，而进行了第三擦除操作，以致存储单元阈值电压的分布范围的扩大。因此本方法可一定程度上缩小擦除操作后存储单元阈值电压的分布范围。

根据本公开的再一方面，提供一种非易失性存储器，参照图1，非易失性存储器102例如可以为NAND Flash，可以包括存储单元阵列1022、控制器1024、第一锁存器10212和第二锁存器10214。

存储单元阵列1022可以包括目标擦除区域，控制器1024可以用于执行：对目标擦除区域执行第一擦除操作；对目标擦除区域执行第一擦除验证操作，获得目标擦除区域中各个存储单元的第一擦除验证结果，并将目标擦除区域中各个存储单元的第一擦除验证结果存储到第一锁存器10212；根据目标擦除区域中各个存储单元的第一擦除验证结果获得目标擦除区域的第一擦除验证结果；响应于获得目标擦除区域的第一擦除验证结果为未通过，对目标擦除区域执行第二擦除操作；对目标擦除区域执行第二擦除验证操作，获得目标擦除区域中各个存储单元的第二擦除验证结果，并将目标擦除区域中各个存储单元的第二擦除验证结果存储到第二锁存器10214；获得目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量；根据目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量判断是否对目标擦除区域执行第三擦除操作。

控制器1024还可用于将目标擦除区域中各个存储单元的第一擦除验证结果与第二擦除验证结果对应进行或运算，以获得目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量。

在一些实施例中，第二锁存器10214中的目标擦除区域中各个存储单元的第一擦除验证结果与第一锁存器10212中的第二擦除验证结果的或运算的结果存储到第一锁存器10212。第一锁存器10212、第二锁存器10214以及感测电路1028的具体实施方式可参照图6。

控制器1024还可用于在目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量小于或等于第一预设数量阈值的情况下，确定目标擦除区域擦除成功，不对目标擦除区域执行第三擦除操作。

控制器1024还可用于在目标擦除区域中第一擦除验证结果为未通过的存储单元的数量大于第一预设数量阈值的情况下，获得目标擦除区域的第一擦除验证结果为未通过。

控制器1024执行上述操作的具体实施方式可参照图5，此处不再赘述。

图6示出了一种用于存储擦除验证结果的电路基本结构示意图。第一锁存器10212和第二锁存器10214例如可以为静态随机存取存储器(Static Random-Access Memory，SRAM)单元。第一锁存器10212和第二锁存器10214均包括多个锁存单元，存储单元阵列中的每条BL都可以通过感测放大器SA接到图6示意的第一锁存器10212和第二锁存器10214的锁存单元。通过感测电路1028获得的目标擦除区域中各个存储单元的第一擦除验证结果首先存储在第二锁存器10214，之后从第二锁存器10214移至第一锁存器10212以释放第二锁存器10214。通过感测电路1028获得的目标擦除区域中各个存储单元的第二擦除验证结果存储在第二锁存器10214，第二锁存器10214中第二擦除验证结果和第一锁存器10212中的第一擦除验证结果进行或运算后存储在第一锁存器10212。

感测电路SA包括电容C。在进行擦除验证操作时，首先对电容C充电，使节点SO的电压为高电平VDD，如果目标存储单元擦除成功，处于擦除状态，节点SO保持高电平VDD。如果目标存储单元擦除失败，没有处于擦除状态，电容C放电，节点SO的电压降低。

第一锁存器10212包括交叉连接的反相器INV1和反相器INV2，以及晶体管MN1和MN2。第一锁存器10212具有互补的两个节点OUT1和OUT1B，节点OUT1B经由晶体管MN1连接晶体管MN5的漏极，节点OUT1经由晶体管MN2连接晶体管MN5的漏极，晶体管MN5的源极接地，晶体管MN5的栅极连接节点SO。

类似地，第二锁存器10214包括交叉连接的反相器INV3和反相器INV4，以及晶体管MN3和MN4。第二锁存器10214具有互补的两个节点OUT2和OUT2B，节点OUT2B经由晶体管MN3连接晶体管MN6的漏极，节点OUT2经由晶体管MN4连接晶体管MN6的漏极，晶体管MN6的源极接地，晶体管MN6的栅极连接节点SO。

将存储单元的擦除验证结果存入第二锁存器10214的过程如下。通过充电使SO为高电平，RST2信号使得晶体管MN4导通，SET2信号使晶体管MN3断开，OUT2为低电平(逻辑0)，OUT2B为高电平(逻辑1)。进行存储单元的擦除验证操作，如果存储单元被成功擦除，节点SO的电压维持高电平，如果存储单元没有被成功擦除，电容C放电，节点SO的电压变为低电平。通过SET2信号使得晶体管MN3导通，如果节点SO维持高电平，OUT2B变为低电平，节点OUT2就变成高电平；如果SO变为了低电平，节点OUT2保持低电平，节点OUT2B保持高电平。这样存储单元的擦除验证结果存储到了第二锁存器10214。节点OUT2为逻辑0，该存储单元的擦除验证结果为未通过，节点OUT2为逻辑1，该存储单元的擦除验证结果为通过。

将存储单元的擦除验证结果由第二锁存器10214传入第一锁存器10212的过程如下。先通过充电使SO为高电平，RST1信号使得晶体管MN2导通，节点OUT1被置为低电平，节点OUT1B被置为高电平。之后，VTF信号使晶体管MN7导通，节点SO连接节点OUT2。如果第二锁存器10214的节点OUT2为高电平，节点SO保持高电平，如果第二锁存器10214的节点OUT2为低电平，电容C放电，节点SO变为低电平。之后，SET1信号使晶体管MN1导通，如果节点SO为高电平，晶体管MN5导通，第一锁存器10212的节点OUT1B被置为低电平，节点OUT1被置为高电平；如果节点SO为低电平，晶体管MN5截止，第一锁存器10212的节点OUT1B保持高电平，节点OUT1保持低电平，实现了OUT1＝OUT2。

将第二锁存器10214中的第二擦除验证结果与第一锁存器10212中的第一擦除验证结果进行或运算后存到第一锁存器10212的过程如下。例如，被验证存储单元的第一擦除验证结果为未通过，第二擦除验证结果为通过，那么节点OUT1为低电平，节点OUT2为高电平。首先将节点SO充电为高电平。VTF信号打开MN7使得节点SO和节点OUT2连接，节点SO保持高电平，SET1信号使晶体管MN1导通，节点OUT1B变为低电平，节点OUT1变为高电平，从而实现了第一擦除验证结果和第二擦除验证结果的或操作，并存储在第一锁存器10212。

再例如，被验证存储单元的第一擦除验证结果为通过，第二擦除验证结果为未通过，那么节点OUT1为高电平，节点OUT2为低电平。首先将节点SO充电为高电平。VTF信号打开MN7使得节点SO和节点OUT2连接，节点SO变为低电平，SET1信号使晶体管MN1导通，由于晶体管MN5断开，节点OUT1B保持低电平，节点OUT1保持高电平，从而实现了第一擦除验证结果和第二擦除验证结果的或操作，并存储在第一锁存器10212。

再例如，被验证存储单元的第一擦除验证结果和第二擦除验证结果都是未通过，那么节点OUT1为低电平，节点OUT2为低电平。首先将节点SO充电为高电平。VTF信号打开MN7使得节点SO和节点OUT2连接，节点SO变为低电平，晶体管MN5断开，SET1信号使MN1导通，节点OUT1B保持高电平，节点OUT1保持低电平，从而实现了第一擦除验证结果和第二擦除验证结果的或操作，并存储在第一锁存器10212。

以上具体地示出和描述了本公开的示例性实施例。应可理解的是，本公开不限于这里描述的详细结构、设置方式或实现方法；相反，本公开意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效设置。

Claims (10)

1.一种非易失性存储器的擦除方法，其特征在于，包括：

对目标擦除区域执行第一擦除操作；

对所述目标擦除区域执行第一擦除验证操作，获得所述目标擦除区域中各个存储单元的第一擦除验证结果；

根据所述目标擦除区域中各个存储单元的第一擦除验证结果获得所述目标擦除区域的第一擦除验证结果；

响应于获得所述目标擦除区域的第一擦除验证结果为未通过，对所述目标擦除区域执行第二擦除操作；

对所述目标擦除区域执行第二擦除验证操作，获得所述目标擦除区域中各个存储单元的第二擦除验证结果；

根据所述目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量判断是否对所述目标擦除区域执行第三擦除操作。

2.根据权利要求1所述的方法，其特征在于，所述根据所述目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量判断是否对所述目标擦除区域执行第三擦除操作包括：

在所述目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量小于或等于第一预设数量阈值的情况下，确定所述目标擦除区域擦除成功，不对所述目标擦除区域执行第三擦除操作。

3.根据权利要求1所述的方法，其特征在于，还包括：

对于所述目标擦除区域中各个存储单元，将所述各个存储单元的第一擦除验证结果与第二擦除验证结果对应进行或运算，以获得所述目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量。

4.根据权利要求1所述的方法，其特征在于，还包括：在所述目标擦除区域中第一擦除验证结果为未通过的存储单元的数量大于第一预设数量阈值的情况下，获得所述目标擦除区域的第一擦除验证结果为未通过。

5.一种非易失性存储器，其特征在于，包括：存储单元阵列、控制器、第一锁存器和第二锁存器，所述存储单元阵列包括目标擦除区域，所述控制器用于执行：

对所述目标擦除区域执行第一擦除操作；

对所述目标擦除区域执行第一擦除验证操作，获得所述目标擦除区域中各个存储单元的第一擦除验证结果，并将所述目标擦除区域中各个存储单元的第一擦除验证结果存储到所述第一锁存器；

根据所述目标擦除区域中各个存储单元的第一擦除验证结果获得所述目标擦除区域的第一擦除验证结果；

响应于获得所述目标擦除区域的第一擦除验证结果为未通过，对所述目标擦除区域执行第二擦除操作；

对所述目标擦除区域执行第二擦除验证操作，获得所述目标擦除区域中各个存储单元的第二擦除验证结果，并将所述目标擦除区域中各个存储单元的第二擦除验证结果存储到所述第二锁存器；

获得所述目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量；

根据所述目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量判断是否对所述目标擦除区域执行第三擦除操作。

6.根据权利要求5所述的非易失性存储器，其特征在于，所述控制器还用于将所述目标擦除区域中各个存储单元的第一擦除验证结果与第二擦除验证结果对应进行或运算，以获得所述目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量。

7.根据权利要求6所述的非易失性存储器，其特征在于，所述控制器还用于将所述目标擦除区域中各个存储单元的第一擦除验证结果与第二擦除验证结果的或运算的结果存储到所述第一锁存器。

8.根据权利要求5所述的非易失性存储器，其特征在于，所述控制器还用于在所述目标擦除区域中第一擦除验证结果和第二擦除验证结果均为未通过的存储单元的数量小于或等于第一预设数量阈值的情况下，确定所述目标擦除区域擦除成功，不对所述目标擦除区域执行第三擦除操作。

9.根据权利要求5所述的非易失性存储器，其特征在于，所述控制器还用于在所述目标擦除区域中第一擦除验证结果为未通过的存储单元的数量大于第一预设数量阈值的情况下，获得所述目标擦除区域的第一擦除验证结果为未通过。

10.根据权利要求5所述的非易失性存储器，其特征在于，所述非易失性存储器为NANDFlash。

Images