CN202837493U - 一种内建自测试装置及一种使用片上系统进行测试的系统 - Google Patents
一种内建自测试装置及一种使用片上系统进行测试的系统 Download PDFInfo
- Publication number
- CN202837493U CN202837493U CN 201120552306 CN201120552306U CN202837493U CN 202837493 U CN202837493 U CN 202837493U CN 201120552306 CN201120552306 CN 201120552306 CN 201120552306 U CN201120552306 U CN 201120552306U CN 202837493 U CN202837493 U CN 202837493U
- Authority
- CN
- China
- Prior art keywords
- test
- self
- kernel
- pattern generator
- feature vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 150
- 239000013598 vector Substances 0.000 claims abstract description 33
- 230000004044 response Effects 0.000 claims abstract description 26
- 230000000052 comparative effect Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 3
- 238000013461 design Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 241001269238 Data Species 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本实用新型公开了一种内建自测试装置及一种使用片上系统进行测试的系统可以独立于IP核之外，适用于多个IP，包括：测试图形发生器、存储器、控制器和测试响应压缩器，存储器存储参考特征向量及随机种子；测试图形发生器根据输入的测试数据和随机种子产生测试图形并加载到所述IP核中；测试响应压缩器将所述IP核返回的测试响应数据压缩为测试特征向量；控制器根据所述测试特征向量与所述参考特征向量的比较结果获得测试结果。本实用新型使得IP中可以不用再设置传统的内建自测试装置。因此，本实用新型可以减小IP的面积。
Description
技术领域
本实用新型涉及电路测试技术领域，特别是涉及一种内建自测试装置及一种使用片上系统进行测试的系统。
背景技术
随着工艺和设计技术的不断发展，集成电路系统变得越来越庞大，因此如何对电路进行高效的测试成为了一个重要问题。
目前大规模集成电路主要是基于IP核（Intellectual Property core，知识产权核）复用的片上系统（SOC）设计。SOC芯片一般由若干个IP核组成，SOC测试主要由各IP核单独测试、以及核与核之间的互连测试组成。每一个IP中都嵌入了内建自测试(BIST，Build in Self Test)结构，由SOC控制BIST对所对应的IP进行测试。BIST是应对集成电路应用不断扩展、集成电路测试要求不断提高的必然趋势，通过在被测电路中加入相关软硬件测试电路，由电路自己生成测试向量，而不是要求外部施加测试向量，并依靠自身逻辑来判断测试响应是否正确。这样就大大降低了芯片对测试设备的要求，采用BIST技术设计者可以在设计阶段户进行测试方法的规划，缩短了测试时间。
然而，现有的基于BIST的SOC测试方法中，SOC中的每个IP核自带BIST结构，意味着每个IP的面积将会增加，不符合芯片微型化的趋势。
实用新型内容
为解决上述技术问题，本实用新型实施例提供一种内建自测试装置及一种使用片上系统进行测试的系统，以实现减小IP面积的目的，技术方案如下：
一种内建自测试装置，用于对IP核进行测试，所述内建自测试装置独立于所述IP核之外，与所述IP核相连接，所述内建自测试装置包括：测试图形发生器、存储器、控制器和测试响应压缩器，
所述存储器，用于存储参考特征向量及随机种子；
所述测试图形发生器，用于根据输入的测试数据和随机种子产生测试图 形并加载到所述IP核中；
所述测试响应压缩器，用于将所述IP核返回的测试响应数据压缩为测试特征向量；
所述控制器，用于根据所述测试特征向量与所述参考特征向量的比较结果获得测试结果。
优选的，所述控制器还用于控制所述测试图形发生器产生的测试图形的输出路径，以加载到不同的IP核中。
优选的，所述存储器包括：寄存器，用于存储所述参考特征向量。
优选的，所述存储器包括：只读存储器ROM，用于存储所述随机种子。
优选的，所述测试图形发生器，具体设置为：通过细胞自动机CA方式，根据所输入的测试数据和随机种子产生测试图形并加载到所述IP核中。
优选的，所述测试数据是通过串行移位输入端口输入所述测试图形发生器的。
优选的，所述存储器还用于对测试响应数据及测试结果进行存储。
本实用新型还提供了一种使用片上系统进行测试的系统，包括：内建自测试模块、生成测试数据并将所述测试数据输入所述内建自测试模块中测试图形发生器的测试数据输入模块和获得所述控制器中的测试结果并将所述测试结果进行输出处理的测试结果输出模块，
所述内建自测试模块，对IP核进行测试，所述内建自测试模块独立于所述IP核之外，与所述IP核相连接，所述内建自测试模块包括：测试图形发生器、存储器、控制器和测试响应压缩器，
所述存储器，用于存储参考特征向量及随机种子；
所述测试图形发生器，用于根据输入的测试数据和随机种子产生测试图形并加载到所述IP核中；
所述测试响应压缩器，用于将所述IP核返回的测试响应数据压缩为测试特征向量；
所述控制器，用于根据所述测试特征向量与所述参考特征向量的比较结果获得测试结果。
通过应用以上技术方案，本实用新型提供的一种内建自测试装置及一种使用片上系统进行测试的系统可以独立于IP核之外，适用于多个IP，从而使 得IP中可以不用再设置传统的内建自测试装置。因此，本实用新型可以减小IP的面积。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的一种内建自测试装置的结构示意图；
图2为本实用新型实施例提供的一种使用片上系统进行测试的系统的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本实用新型中的技术方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。
如图1所示，本实用新型实施例提供的一种内建自测试装置002，用于对IP核001进行测试，内建自测试装置002独立于IP核001之外，与IP核001相连接，内建自测试装置002包括：测试图形发生器100、存储器200、控制器300和测试响应压缩器400，
存储器200，用于存储参考特征向量及随机种子；
其中，存储器200可以包括：寄存器，用于存储参考特征向量。当然，存储器200也可以包括：只读存储器ROM，用于存储随机种子。可以理解的是，用于存储以上数据的存储器种类有多种，本实用新型并不限定为上面的方式。优选的，存储器200还用于对测试响应数据及测试结果进行存储。
测试图形发生器100，用于根据输入的测试数据和随机种子产生测试图形 并加载到IP核001中；
其中，测试图形发生器100可以具体设置为：通过CA方式，根据所输入的测试数据和随机种子产生测试图形并加载到IP核001中。
其中，测试数据可以通过串行移位输入端口输入测试图形发生器100中。
测试响应压缩器400，用于将IP核001返回的测试响应数据压缩为测试特征向量；
其中，将测试响应数据进行压缩后，可以减小测试响应数据的数据量，更易于控制器300对其进行分析，快速得出测试结果。
控制器300，用于根据测试特征向量与参考特征向量的比较结果获得测试结果。
其中，控制器300还可以用于控制测试图形发生器100产生的测试图形的输出路径，以加载到不同的IP核001中。当需要对多个不同的IP核001进行测试时，控制器300需要控制测试图形发生器100进行测试图形的输出及选择测试图形的输出路径，以使测试图形输入正确的IP核中。
本实用新型提供的一种内建自测试装置，可以独立于IP核之外，适用于多个IP，从而使得IP中可以不用再设置传统的内建自测试装置。因此，本实用新型可以减小IP的面积。
如图2所示，本实用新型还提供了一种使用片上系统进行测试的系统，包括：内建自测试模块002、生成测试数据并将测试数据输入内建自测试模块002中测试图形发生器的测试数据输入模块900和获得控制器中的测试结果并将测试结果进行输出处理的测试结果输出模块800，
如图1所示，内建自测试模块002，对IP核001进行测试，内建自测试模块002独立于IP核001之外，与IP核001相连接，内建自测试模块002包括：测试图形发生器100、存储器200、控制器300和测试响应压缩器400，
存储器200，用于存储参考特征向量及随机种子；
测试图形发生器100，用于根据输入的测试数据和随机种子产生测试图形并加载到IP核001中；
测试响应压缩器400，用于将IP核001返回的测试响应数据压缩为测试特征向量；
控制器300，用于根据测试特征向量与参考特征向量的比较结果获得测试 结果。
可以理解的是，不同的IP核001所需要的测试数据可以是不同的，因此测试输入模块900也可以根据IP核001的不同产生不同的测试数据。
具体的，可以通过屏幕、闪光灯、喇叭、蜂鸣器等设备进行测试结果的输出。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
以上所述仅是本实用新型的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
Claims (5)
1.一种内建自测试装置，用于对IP核进行测试，其特征在于，所述内建自测试装置独立于所述IP核之外，与所述IP核相连接，所述内建自测试装置包括：测试图形发生器、存储器、控制器和测试响应压缩器，
所述存储器，用于存储参考特征向量及随机种子；
所述测试图形发生器，用于根据输入的测试数据和随机种子产生测试图形并加载到所述IP核中；
所述测试响应压缩器，用于将所述IP核返回的测试响应数据压缩为测试特征向量；
所述控制器，用于根据所述测试特征向量与所述参考特征向量的比较结果获得测试结果。
2.根据权利要求1所述的内建自测试装置，其特征在于，所述存储器包括：寄存器，用于存储所述参考特征向量。
3.根据权利要求1所述的内建自测试装置，其特征在于，所述存储器包括：只读存储器ROM，用于存储所述随机种子。
4.根据权利要求1所述的内建自测试装置，其特征在于，所述测试数据是通过串行移位输入端口输入所述测试图形发生器的。
5.一种使用片上系统进行测试的系统，其特征在于，包括：内建自测试模块、生成测试数据并将所述测试数据输入所述内建自测试模块中测试图形发生器的测试数据输入模块和获得所述控制器中的测试结果并将所述测试结果进行输出处理的测试结果输出模块，
所述内建自测试模块，对IP核进行测试，所述内建自测试模块独立于所述IP核之外，与所述IP核相连接，所述内建自测试模块包括：测试图形发生器、存储器、控制器和测试响应压缩器，
所述存储器，用于存储参考特征向量及随机种子；
所述测试图形发生器，用于根据输入的测试数据和随机种子产生测试图形并加载到所述IP核中；
所述测试响应压缩器，用于将所述IP核返回的测试响应数据压缩为测试特征向量；
所述控制器，用于根据所述测试特征向量与所述参考特征向量的比较结 果获得测试结果。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201120552306 CN202837493U (zh) | 2011-12-26 | 2011-12-26 | 一种内建自测试装置及一种使用片上系统进行测试的系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201120552306 CN202837493U (zh) | 2011-12-26 | 2011-12-26 | 一种内建自测试装置及一种使用片上系统进行测试的系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202837493U true CN202837493U (zh) | 2013-03-27 |
Family
ID=47949169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201120552306 Expired - Lifetime CN202837493U (zh) | 2011-12-26 | 2011-12-26 | 一种内建自测试装置及一种使用片上系统进行测试的系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202837493U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102495361A (zh) * | 2011-12-26 | 2012-06-13 | 中国科学院微电子研究所 | 一种内建自测试装置 |
-
2011
- 2011-12-26 CN CN 201120552306 patent/CN202837493U/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102495361A (zh) * | 2011-12-26 | 2012-06-13 | 中国科学院微电子研究所 | 一种内建自测试装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103744009B (zh) | 一种串行传输芯片测试方法、系统及集成芯片 | |
| CN105474178B (zh) | 基于可编程接口的验证和调试 | |
| DE102012025781B3 (de) | Boundary Scan-Kette für gestapelten Speicher | |
| US20170115346A1 (en) | Scan system interface (ssi) module | |
| US8639981B2 (en) | Flexible SoC design verification environment | |
| JP2013092517A (ja) | スキャン・チェーン用動的クロック領域バイパス | |
| US9632140B2 (en) | Circuit for testing integrated circuits | |
| CN101576603A (zh) | 测试装置 | |
| CN109061446A (zh) | 一种单端口传输芯片的测试方法及系统 | |
| JP6072437B2 (ja) | 半導体集積回路及びその設計方法 | |
| US9003248B2 (en) | Fault-driven scan chain configuration for test-per-clock | |
| US8924801B2 (en) | At-speed scan testing of interface functional logic of an embedded memory or other circuit core | |
| Bhakthavatchalu et al. | Deterministic seed selection and pattern reduction in Logic BIST | |
| CN109581197A (zh) | 一种基于JTAG接口的SiP封装用测试系统 | |
| CN102495361A (zh) | 一种内建自测试装置 | |
| CN113742260A (zh) | 一种用于存储器测试的地址扰乱器发生装置及其方法 | |
| CN202837493U (zh) | 一种内建自测试装置及一种使用片上系统进行测试的系统 | |
| CN107068196A (zh) | 用于闪存的内建自测试电路、系统及方法 | |
| CN104570825B (zh) | 电子电路以及用于对其进行初始化的方法 | |
| US9293226B2 (en) | Memory test device and operating method thereof | |
| CN109376049A (zh) | 一种fpga嵌入式块存储器的性能测试方法 | |
| US10379161B2 (en) | Scan chain stitching for test-per-clock | |
| US8726114B1 (en) | Testing of SRAMS | |
| US9239897B2 (en) | Hierarchical testing architecture using core circuit with pseudo-interfaces | |
| CN109145338B (zh) | 一种修复电压降的方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20130327 |
|
| CX01 | Expiry of patent term |