JP2013092517A - スキャン・チェーン用動的クロック領域バイパス - Google Patents
スキャン・チェーン用動的クロック領域バイパス Download PDFInfo
- Publication number
- JP2013092517A JP2013092517A JP2012150054A JP2012150054A JP2013092517A JP 2013092517 A JP2013092517 A JP 2013092517A JP 2012150054 A JP2012150054 A JP 2012150054A JP 2012150054 A JP2012150054 A JP 2012150054A JP 2013092517 A JP2013092517 A JP 2013092517A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- bypass
- clock domain
- test
- chains
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318558—Addressing or selecting of subparts of the device under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318594—Timing aspects
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】スキャン・テスト回路は、それぞれ別個のクロック領域に関連した複数のサブチェーンを有する少なくとも1つのスキャン・チェーン、および1つまたは複数のサブチェーンを選択的にバイパスするように構成されたクロック領域バイパス回路を備える。スキャン・チェーンは、スキャン・シフト・モードの動作において、サブチェーンを全部よりは少なく含む直列シフト・レジスタを形成するように構成可能であり、サブチェーンの少なくとも残りの1つが、スキャン・シフト・モードにおいて直列シフト・レジスタの部分でないように、クロック領域バイパス回路によりバイパスされる。特定のクロック領域に関連するスキャン・チェーンの部分を選択的にバイパスすることにより、クロック領域バイパス回路は、スキャン・テスト期間の試験時間と電力消費を減らす役割を果たす。
【選択図】図1
Description
Claims (10)
- スキャン・テスト回路と、
前記スキャン・テスト回路を使用して試験を受けるさらなる回路とを備え、
前記スキャン・テスト回路が、それぞれ別個のクロック領域に関連する複数のサブチェーンを有する、少なくとも1つのスキャン・チェーンを備え、
前記スキャン・テスト回路が、前記サブチェーンのうちの1つまたは複数を選択的にバイパスするよう構成されるクロック領域バイパス回路をさらに備え、
前記スキャン・チェーンが、スキャン・シフト・モードの動作において、前記サブチェーンを全部よりは少なく含む直列シフト・レジスタを形成するように構成可能であり、前記サブチェーンのうちの少なくとも残りの1つが、前記スキャン・シフト・モードにおいて前記直列シフト・レジスタの部分でないように、前記クロック領域バイパス回路によりバイパスされる、
集積回路。 - 前記クロック領域バイパス回路が、特定のテスト・パターンの取込み段階でアクティブでないと決定される、前記サブチェーンのうちの1つまたは複数をバイパスするよう構成される、請求項1に記載の集積回路。
- 前記クロック領域バイパス回路が、
複数のクロック領域バイパス・マルチプレクサと、
複数のクロック領域バイパス・レジスタとを備え、
前記クロック領域バイパス・レジスタが、前記クロック領域バイパス・マルチプレクサのそれぞれの選択ラインに適用するためのそれぞれの制御値を記憶する、
請求項1に記載の集積回路。 - 前記クロック領域バイパス・マルチプレクサのうちの所与の1つが、少なくとも、前記サブチェーンのうちの対応する1つの入力に結合される第1の入力と、前記サブチェーンのうちの前記対応する1つの出力に結合される第2の入力とを有し、前記所与のクロック領域バイパス・マルチプレクサが、その関連するクロック領域バイパス・レジスタに記憶される前記制御値に応答して、その対応するサブチェーンを選択的にバイパスするようにさらに構成される、請求項3に記載の集積回路。
- 前記クロック領域バイパス・レジスタのうちの所与の1つが、電位に結合されるデータ入力、前記クロック領域バイパス・マルチプレクサの対応する1つの前記選択ラインに結合されるデータ出力、バイパス信号ラインに結合されるセット入力、および前記関連するクロック領域のクロック信号およびスキャン・イネーブル信号の関数として駆動されるクロック入力を有するフリップ・フロップを備える、請求項3に記載の集積回路。
- 前記所与のクロック領域バイパス・レジスタが、前記関連するクロック領域の前記クロック信号および前記スキャン・イネーブル信号の関数として、前記フリップ・フロップの前記クロック信号入力に適用するための信号を生成するように動作する、少なくとも1つの論理ゲートをさらに備える、請求項5に記載の集積回路。
- 前記制御値が、所与のテスト・パターンの取込み段階で、前記バイパス信号ラインのアサートに応答して、前記所与のクロック領域バイパス・レジスタ内に記憶され、さらにそのレジスタが、複数の異なるテスト・パターンのそれぞれを前記スキャン・チェーンに適用することと併せて、後でリセットされる、請求項5に記載の集積回路。
- 前記スキャン・テスト回路が、
復元器と、
圧縮器と、
少なくとも1つのスキャン・チェーンを含む複数のスキャン・チェーンであって、前記スキャン・チェーンが前記復元器のそれぞれの出力と前記圧縮器のそれぞれの入力の間で、お互いに並列に配置される複数のスキャン・チェーンと
をさらに備え、
スキャン・テスト信号が、前記復元器のそれぞれの入力に適用され、
前記復元器からのスキャン・テスト入力データが、前記スキャン・テストで使用するために前記スキャン・チェーンにシフト入力され、
前記スキャン・テストの結果を示すスキャン・テスト出力データが、後で前記スキャン・チェーンから前記圧縮器にシフト出力される、
請求項1に記載の集積回路。 - それぞれ別個のクロック領域に関連する複数のサブチェーンを含む、少なくとも1つのスキャン・チェーンを構成することと、
スキャン・シフト・モードの動作において、前記サブチェーンのうちの少なくとも1つをバイパスすることとを含み、
前記スキャン・シフト・モードの動作における前記スキャン・チェーンを使用して形成される直列シフト・レジスタが、前記サブチェーンを全部よりは少なく含み、前記サブチェーンのうちの任意の残りのものが、前記直列シフト・レジスタの部分でないようにバイパスされる、
方法。 - 集積回路をスキャン・テストに使用するコンピュータ・プログラム・コードをその中に組み込んでいる一時的でないコンピュータ可読記憶媒体を備えるコンピュータ・プログラム製品であって、前記コンピュータ・プログラム・コードが試験システム内で実行されると、前記試験システムに請求項9に記載の前記方法の前記ステップを実施させる、コンピュータ・プログラム製品。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/280,797 US8812921B2 (en) | 2011-10-25 | 2011-10-25 | Dynamic clock domain bypass for scan chains |
US13/280,797 | 2011-10-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013092517A true JP2013092517A (ja) | 2013-05-16 |
JP2013092517A5 JP2013092517A5 (ja) | 2015-08-06 |
Family
ID=47263057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012150054A Ceased JP2013092517A (ja) | 2011-10-25 | 2012-07-04 | スキャン・チェーン用動的クロック領域バイパス |
Country Status (6)
Country | Link |
---|---|
US (1) | US8812921B2 (ja) |
EP (1) | EP2587273A1 (ja) |
JP (1) | JP2013092517A (ja) |
KR (1) | KR20130045158A (ja) |
CN (1) | CN103076558B (ja) |
TW (1) | TW201317596A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020518826A (ja) * | 2017-05-08 | 2020-06-25 | ザイリンクス インコーポレイテッドXilinx Incorporated | 集積回路での動的スキャンチェーン再構成 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8037355B2 (en) * | 2007-06-07 | 2011-10-11 | Texas Instruments Incorporated | Powering up adapter and scan test logic TAP controllers |
WO2009137727A1 (en) * | 2008-05-07 | 2009-11-12 | Mentor Graphics Corporation | Scan cell use with reduced power consumption |
JP6232215B2 (ja) * | 2013-06-20 | 2017-11-15 | ラピスセミコンダクタ株式会社 | 半導体装置、表示装置、及び信号取込方法 |
JP6130239B2 (ja) * | 2013-06-20 | 2017-05-17 | ラピスセミコンダクタ株式会社 | 半導体装置、表示装置、及び信号取込方法 |
GB2520506B (en) * | 2013-11-21 | 2020-07-29 | Advanced Risc Mach Ltd | Partial Scan Cell |
US20160061892A1 (en) * | 2014-08-29 | 2016-03-03 | Qualcomm Incorporated | Scan programmable register controlled clock architecture for testing asynchronous domains |
CN104749515B (zh) * | 2015-03-31 | 2017-12-15 | 中国人民解放军国防科学技术大学 | 一种基于顺序等分分段式的低功耗扫描测试方法和装置 |
US10436837B2 (en) * | 2015-10-19 | 2019-10-08 | Globalfoundries Inc. | Auto test grouping/clock sequencing for at-speed test |
TWI646845B (zh) * | 2016-05-19 | 2019-01-01 | 晨星半導體股份有限公司 | 條件式存取晶片、其內建自我測試電路及測試方法 |
US10048315B2 (en) * | 2016-07-06 | 2018-08-14 | Stmicroelectronics International N.V. | Stuck-at fault detection on the clock tree buffers of a clock source |
CN110514981B (zh) * | 2018-05-22 | 2022-04-12 | 龙芯中科技术股份有限公司 | 集成电路的时钟控制方法、装置及集成电路 |
WO2020159900A1 (en) * | 2019-01-30 | 2020-08-06 | Mentor Graphics Corporation | Multi-capture at-speed scan test based on a slow clock signal |
CN109857024B (zh) * | 2019-02-01 | 2021-11-12 | 京微齐力(北京)科技有限公司 | 人工智能模块的单元性能测试方法和系统芯片 |
TWI689738B (zh) * | 2019-02-21 | 2020-04-01 | 瑞昱半導體股份有限公司 | 測試系統 |
JP7305583B2 (ja) * | 2020-03-05 | 2023-07-10 | 株式会社東芝 | 半導体集積回路 |
CN112183005B (zh) * | 2020-09-29 | 2022-11-11 | 飞腾信息技术有限公司 | 集成电路测试模式下的dft电路构建方法及应用 |
CN112526328B (zh) * | 2020-10-28 | 2022-11-01 | 深圳市紫光同创电子有限公司 | 边界扫描测试方法 |
US11680982B2 (en) * | 2021-10-26 | 2023-06-20 | Stmicroelectronics International N.V. | Automatic test pattern generation circuitry in multi power domain system on a chip |
KR102670130B1 (ko) * | 2021-12-29 | 2024-05-27 | 연세대학교 산학협력단 | 스캔 체인의 다중 고장 진단장치 및 방법 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH095403A (ja) * | 1995-06-23 | 1997-01-10 | Nec Corp | 半導体集積論理回路 |
JP2003058273A (ja) * | 2001-08-13 | 2003-02-28 | Oki Electric Ind Co Ltd | ホールドタイム測定回路 |
JP2004077356A (ja) * | 2002-08-21 | 2004-03-11 | Nec Micro Systems Ltd | スキャンチェーン回路、スキャンチェーン構築方法およびそのプログラム |
JP2004170244A (ja) * | 2002-11-20 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 組み込み自己検査回路 |
US20050055615A1 (en) * | 2003-09-08 | 2005-03-10 | Agashe Anupama Anlruddha | At-speed ATPG testing and apparatus for SoC designs having multiple clock domain using a VLCT test platform |
US20060026473A1 (en) * | 2004-07-29 | 2006-02-02 | Teck Wee Patrick Tan | Inversion of scan clock for scan cells |
US7373568B1 (en) * | 2003-01-21 | 2008-05-13 | Marvell Israel Ltd. | Scan insertion |
JP2008286553A (ja) * | 2007-05-15 | 2008-11-27 | Toshiba Corp | 半導体集積回路モジュール |
US20090187801A1 (en) * | 2008-01-17 | 2009-07-23 | Kamlesh Pandey | Method and system to perform at-speed testing |
JP2009216619A (ja) * | 2008-03-12 | 2009-09-24 | Texas Instr Japan Ltd | 半導体集積回路装置 |
JP2010223808A (ja) * | 2009-03-24 | 2010-10-07 | Fujitsu Ltd | 回路モジュール、半導体集積回路、および検査装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5390190A (en) | 1992-05-29 | 1995-02-14 | Sun Microsystems, Inc. | Inter-domain latch for scan based design |
US5477545A (en) * | 1993-02-09 | 1995-12-19 | Lsi Logic Corporation | Method and apparatus for testing of core-cell based integrated circuits |
EP0813151A4 (en) * | 1995-12-27 | 1999-03-31 | Koken Kk | CONTROL DEVICE |
US5909451A (en) | 1996-11-21 | 1999-06-01 | Sun Microsystems, Inc. | System and method for providing scan chain for digital electronic device having multiple clock domains |
EP1826579A1 (en) | 2001-02-15 | 2007-08-29 | Syntest Technologies, Inc. | Multiple-capture DFT system for detecting or locating crossing clock-domain faults during self-test or scan test |
US7032202B2 (en) | 2002-11-19 | 2006-04-18 | Broadcom Corporation | System and method for implementing a flexible top level scan architecture using a partitioning algorithm to balance the scan chains |
US7124342B2 (en) * | 2004-05-21 | 2006-10-17 | Syntest Technologies, Inc. | Smart capture for ATPG (automatic test pattern generation) and fault simulation of scan-based integrated circuits |
CN100554989C (zh) | 2004-01-19 | 2009-10-28 | Nxp股份有限公司 | 具有多个时钟域的电路的测试 |
US7418640B2 (en) * | 2004-05-28 | 2008-08-26 | Synopsys, Inc. | Dynamically reconfigurable shared scan-in test architecture |
CN101120261B (zh) | 2004-12-13 | 2010-09-29 | 英飞凌科技股份公司 | 实速扫描测试的电路和方法 |
US7406639B2 (en) * | 2004-12-13 | 2008-07-29 | Lsi Corporation | Scan chain partition for reducing power in shift mode |
WO2006085276A1 (en) | 2005-02-11 | 2006-08-17 | Nxp B.V. | Testing of an integrated circuit with a plurality of clock domains |
US7129762B1 (en) * | 2005-02-17 | 2006-10-31 | Xilinx, Inc. | Efficient implementation of a bypassable flip-flop with a clock enable |
WO2007069097A1 (en) * | 2005-11-02 | 2007-06-21 | Nxp B.V. | Ic testing methods and apparatus |
US20080126898A1 (en) | 2006-11-27 | 2008-05-29 | Kamlesh Pandey | System and method for generating on-chip individual clock domain based scan enable signal used for launch of last shift type of at-speed scan testing |
US20080133989A1 (en) * | 2006-12-05 | 2008-06-05 | Sony Computer Entertainment Inc. | Method And Apparatus For Scan Chain Circuit AC Test |
ES2364506T3 (es) | 2007-04-13 | 2011-09-05 | Fundacio Privada Centre Tecnologic De Telecomunicacions De Catalunya | Procedimiento y sistema para medir la calidad de nodos en red. |
JP2008275480A (ja) | 2007-04-27 | 2008-11-13 | Nec Electronics Corp | 半導体集積回路のテスト回路、テスト方法 |
US7831876B2 (en) * | 2007-10-23 | 2010-11-09 | Lsi Corporation | Testing a circuit with compressed scan chain subsets |
US8775857B2 (en) * | 2010-12-28 | 2014-07-08 | Stmicroelectronics International N.V. | Sequential on-chip clock controller with dynamic bypass for multi-clock domain testing |
-
2011
- 2011-10-25 US US13/280,797 patent/US8812921B2/en not_active Expired - Fee Related
-
2012
- 2012-05-22 TW TW101118239A patent/TW201317596A/zh unknown
- 2012-06-19 CN CN201210208775.9A patent/CN103076558B/zh not_active Expired - Fee Related
- 2012-06-20 KR KR1020120066278A patent/KR20130045158A/ko not_active Application Discontinuation
- 2012-07-04 JP JP2012150054A patent/JP2013092517A/ja not_active Ceased
- 2012-10-18 EP EP12188947.1A patent/EP2587273A1/en not_active Withdrawn
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH095403A (ja) * | 1995-06-23 | 1997-01-10 | Nec Corp | 半導体集積論理回路 |
JP2003058273A (ja) * | 2001-08-13 | 2003-02-28 | Oki Electric Ind Co Ltd | ホールドタイム測定回路 |
JP2004077356A (ja) * | 2002-08-21 | 2004-03-11 | Nec Micro Systems Ltd | スキャンチェーン回路、スキャンチェーン構築方法およびそのプログラム |
JP2004170244A (ja) * | 2002-11-20 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 組み込み自己検査回路 |
US7373568B1 (en) * | 2003-01-21 | 2008-05-13 | Marvell Israel Ltd. | Scan insertion |
US20050055615A1 (en) * | 2003-09-08 | 2005-03-10 | Agashe Anupama Anlruddha | At-speed ATPG testing and apparatus for SoC designs having multiple clock domain using a VLCT test platform |
US20060026473A1 (en) * | 2004-07-29 | 2006-02-02 | Teck Wee Patrick Tan | Inversion of scan clock for scan cells |
JP2008286553A (ja) * | 2007-05-15 | 2008-11-27 | Toshiba Corp | 半導体集積回路モジュール |
US20090187801A1 (en) * | 2008-01-17 | 2009-07-23 | Kamlesh Pandey | Method and system to perform at-speed testing |
JP2009216619A (ja) * | 2008-03-12 | 2009-09-24 | Texas Instr Japan Ltd | 半導体集積回路装置 |
JP2010223808A (ja) * | 2009-03-24 | 2010-10-07 | Fujitsu Ltd | 回路モジュール、半導体集積回路、および検査装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020518826A (ja) * | 2017-05-08 | 2020-06-25 | ザイリンクス インコーポレイテッドXilinx Incorporated | 集積回路での動的スキャンチェーン再構成 |
JP7179765B2 (ja) | 2017-05-08 | 2022-11-29 | ザイリンクス インコーポレイテッド | 集積回路での動的スキャンチェーン再構成 |
Also Published As
Publication number | Publication date |
---|---|
TW201317596A (zh) | 2013-05-01 |
KR20130045158A (ko) | 2013-05-03 |
CN103076558B (zh) | 2017-04-12 |
EP2587273A1 (en) | 2013-05-01 |
US8812921B2 (en) | 2014-08-19 |
US20130103994A1 (en) | 2013-04-25 |
CN103076558A (zh) | 2013-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013092517A (ja) | スキャン・チェーン用動的クロック領域バイパス | |
JP4903365B2 (ja) | スキャンベースの集積回路でスキャンパターンをブロードキャストする方法および装置 | |
US7352169B2 (en) | Testing components of I/O paths of an integrated circuit | |
US8904256B1 (en) | Method and apparatus for low-pin count testing of integrated circuits | |
US8819508B2 (en) | Scan test circuitry configured to prevent violation of multiplexer select signal constraints during scan testing | |
US8726108B2 (en) | Scan test circuitry configured for bypassing selected segments of a multi-segment scan chain | |
US20080005634A1 (en) | Scan chain circuitry that enables scan testing at functional clock speed | |
US8850280B2 (en) | Scan enable timing control for testing of scan cells | |
US8671320B2 (en) | Integrated circuit comprising scan test circuitry with controllable number of capture pulses | |
US20140149812A1 (en) | Scan test circuitry with control circuitry configured to support a debug mode of operation | |
US9689924B2 (en) | Circuit for testing integrated circuits | |
US8898527B2 (en) | At-speed scan testing of clock divider logic in a clock module of an integrated circuit | |
US8700962B2 (en) | Scan test circuitry configured to prevent capture of potentially non-deterministic values | |
US20130275824A1 (en) | Scan-based capture and shift of interface functional signal values in conjunction with built-in self-test | |
US8738978B2 (en) | Efficient wrapper cell design for scan testing of integrated | |
US8924801B2 (en) | At-speed scan testing of interface functional logic of an embedded memory or other circuit core | |
US8799731B2 (en) | Clock control for reducing timing exceptions in scan testing of an integrated circuit | |
JP2009530599A (ja) | デバイスおよびデバイスを試験する方法 | |
US20130111285A1 (en) | Scan test circuitry comprising scan cells with functional output multiplexing | |
US20060041806A1 (en) | Testing method for semiconductor device and testing circuit for semiconductor device | |
US20140201584A1 (en) | Scan test circuitry comprising at least one scan chain and associated reset multiplexing circuitry | |
JP4272898B2 (ja) | 半導体テスト回路及びそのテスト方法 | |
JP2004117258A (ja) | 半導体集積回路のテスト容易化回路 | |
Rabenalt et al. | Highly efficient test response compaction using a hierarchical X-masking technique | |
Putman | Testing for delay defects utilizing test data compression techniques |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140729 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140805 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150623 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160426 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160506 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160808 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170110 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20170530 |