KR102670130B1 - 스캔 체인의 다중 고장 진단장치 및 방법 - Google Patents

스캔 체인의 다중 고장 진단장치 및 방법 Download PDF

Info

Publication number
KR102670130B1
KR102670130B1 KR1020210190872A KR20210190872A KR102670130B1 KR 102670130 B1 KR102670130 B1 KR 102670130B1 KR 1020210190872 A KR1020210190872 A KR 1020210190872A KR 20210190872 A KR20210190872 A KR 20210190872A KR 102670130 B1 KR102670130 B1 KR 102670130B1
Authority
KR
South Korea
Prior art keywords
scan
input value
cells
cell
normal
Prior art date
Application number
KR1020210190872A
Other languages
English (en)
Other versions
KR20230101082A (ko
Inventor
강성호
김성훈
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020210190872A priority Critical patent/KR102670130B1/ko
Publication of KR20230101082A publication Critical patent/KR20230101082A/ko
Application granted granted Critical
Publication of KR102670130B1 publication Critical patent/KR102670130B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

전압 입력에 의한 데이터 복사를 통해 스캔 체인의 다중 고장을 진단하는 장치 및 방법을 제공한다.
스캔 체인의 다중 고장 진단장치는 복수의 전원을 포함하는 회로를 테스트하도록 회로에 삽입되고, 입력 값을 제1 방향을 따라 전송하는 제1 스캔 체인 및 제1 스캔 체인으로부터 제2 방향을 따라 마련되는 제2 스캔 체인을 포함하는 복수의 스캔 체인, 제1 스캔 체인에 마련되는 제1 스캔 셀 및 제2 스캔 체인에 마련되는 제2 스캔 셀을 포함하는 복수의 스캔 셀, 및 복수의 전원 중 적어도 하나, 제1 스캔 셀, 및 제2 스캔 셀을 제2 방향을 따라 온 오프되도록 연결하는 진단라인을 포함하고, 진단라인을 통해 전기적으로 연결된 제1 스캔 셀과 제2 스캔 셀은 복수의 전원의 입력 값에 의해 제1 스캔 셀 및 제2 스캔 셀 중 어느 하나의 입력 값이 제1 스캔 셀 및 제2 스캔 셀 중 다른 하나로 복사되도록 구성된다.

Description

스캔 체인의 다중 고장 진단장치 및 방법{APPARATUS AND METHOD DIAGNOSING MULTIPLE FAULTS IN THE SCAN CHAIN}
본 발명은 전압 입력 값 복사를 통한 스캔 체인의 다중 고장 진단장치 및 방법에 관한 것이다.
반도체 칩의 복잡도와 집적도가 증가함에 따라 반도체 칩에 품질과 신뢰성을 저하시키는 다양한 결함이 발생할 수 있다. 따라서, 반도체 칩에서 발생한 결함의 위치와 종류를 진단하는 테스트가 중요할 수 있다.
반도체 칩 초기 공정 단계에서 테스트 결과를 통해 결함의 위치를 찾아 해당하는 공정 단계를 개선함으로써 반도체 칩 전체 제조 공정의 수율을 크게 향상시킬 수 있다.
반도체 칩의 집적 회로(Integrated Circuit, IC)를 테스트하기 위해 스캔 체인(scan chain) 구조를 삽입한 뒤 테스트하는 스캔 테스트를 이용할 수 있다.
회로에 삽입된 스캔 체인 구조는 회로 테스트를 위한 제어능력(controllability)과 가시성(observability)을 높여 테스트 커버리지를 향상시킬 수 있다.
일반적인 회로 테스트에서는 스캔 체인 자체의 고장은 없는 것으로 간주하고 회로의 결함만을 테스트할 수 있다. 하지만, 회로에서 스캔 체인 구조와 관련된 플립플롭(Flip Flop) 및 멀티플렉서(multiplexer)가 차지하는 칩의 면적은 약 10 ~ 30%일 수 있고, 또한, 스캔 체인 구조 자체의 고장 발생률이 약 10 ~ 50%일 수 있다.
따라서, 회로의 테스트 결과에 대한 신뢰성을 확보하기 위해서는 스캔 체인 구조의 정상 동작이 우선적으로 요구될 수 있다.
스캔 체인의 고장 진단방법은 회로에 하드웨어의 추가 없이 테스트 알고리즘만을 이용해 진단을 수행하는 소프트웨어적 진단방법과, 회로에 하드웨어 추가 및 구조 변경 후 진단을 수행하는 하드웨어적 진단방법을 포함할 수 있다.
하드웨어적 진단방법은 소프트웨어적 진단방법에 비해 진단 성능을 극대화할 수 있으나, 대부분 단일 고장의 진단만 가능할 수 있다. 하지만, 실제 초기 공정 단계에서는 회로 내 수많은 부분에 다중 고장이 발생할 수 있다.
하드웨어적 진단방법도 다중 고장에 대한 진단이 가능할 수 있으나, 하드웨어의 추가에 따라 발생되는 하드웨어와 라우팅 오버헤드의 문제가 발생할 수 있고, 추가된 구조로 인해 또 다른 고장이 발생할 수 있다. 무엇보다 고장 진단의 해상도가 급격히 감소할 수 있다.
본 발명으로 해결하고자 하는 과제 중 하나는 복수의 스캔 체인 간의 2차원 방향의 연결로 복수의 스캔 셀 간의 입력 값을 복사하여 스캔 체인의 다중 고장을 극복할 수 있는 장치 및 방법을 제공하기 위한 것이다.
본 발명의 사상에 따른 스캔 체인의 다중 고장 진단장치는 복수의 전원을 포함하는 회로를 테스트하도록 상기 회로에 삽입되고, 입력 값을 제1 방향을 따라 전송하는 제1 스캔 체인 및 상기 제1 스캔 체인으로부터 제2 방향을 따라 마련되는 진단 라인을 포함하는 복수의 스캔 체인, 상기 제1 스캔 체인에 마련되는 제1 스캔 셀 및 상기 제2 스캔 체인에 마련되는 제2 스캔 셀을 포함하는 복수의 스캔 셀, 및 상기 복수의 전원 중 적어도 하나, 상기 제1 스캔 셀, 및 상기 제2 스캔 셀을 상기 제2 방향을 따라 온 오프되도록 연결하는 진단라인을 포함하고, 상기 진단라인을 통해 전기적으로 연결된 상기 제1 스캔 셀과 상기 제2 스캔 셀은 상기 복수의 전원의 입력 값에 의해 상기 제1 스캔 셀 및 상기 제2 스캔 셀 중 어느 하나의 입력 값이 상기 제1 스캔 셀 및 상기 제2 스캔 셀 중 다른 하나로 복사되도록 구성될 수 있다.
상기 제1 스캔 셀은 정상 스캔 셀을 포함하고, 상기 제2 스캔 셀은 고장 스캔 셀을 포함하고, 상기 복수의 스캔 셀은 상기 진단라인을 통해 연결된 상기 정상 스캔 셀과 상기 고장 스캔 셀에 각각 인가된 상기 복수의 전원의 전압 충돌로 인해 상기 고장 스캔 셀의 입력 값이 상기 정상 스캔 셀로 복사되도록 구성될 수 있다.
상기 제1 스캔 셀은 상기 제1 방향을 따라 전기적으로 연결되는 복수의 제1 정상 스캔 셀을 포함하고, 상기 제2 스캔 셀은 상기 제1 방향을 따라 전기적으로 연결되는 복수의 제2 정상 스캔 셀 및 복수의 제2 고장 스캔 셀을 포함하고, 상기 진단라인은 상기 복수의 제1 정상 스캔 셀과 상기 복수의 제2 고장 스캔 셀을 온 오프되도록 연결하는 복수의 진단라인을 포함하고, 상기 복수의 스캔 셀은 상기 복수의 진단라인을 통해 연결된 상기 복수의 제1 정상 스캔 셀과 상기 복수의 제2 고장 스캔 셀의 입력 값 충돌로 인해 상기 복수의 제2 고장 스캔 셀 중 하나의 입력 값이 상기 복수의 제2 고장 스캔 셀 중 하나와 전기적으로 연결된 상기 복수의 제1 정상 스캔 셀 중 하나로 복사되도록 구성될 수 있다.
상기 복수의 스캔 체인은 상기 고장 스캔 셀을 진단하도록 상기 고장 스캔 셀의 입력 값이 복사된 상기 정상 스캔 셀을 포함하는 상기 제1 스캔 체인을 관찰 스캔 체인으로 구성할 수 있다.
상기 복수의 스캔 셀은 상기 제1 스캔 셀과 상기 제2 스캔 셀 간의 전압 충돌로 인해 상기 복수의 스캔 셀 중 전압 강도가 큰 상기 복수의 스캔 셀의 입력 값이 상기 복수의 스캔 셀 중 전압 강도가 작은 상기 복수의 스캔 셀로 복사되도록 구성될 수 있다.
상기 복수의 전원은 상기 회로에 삽입된 상기 복수의 스캔 체인과 무관하게 상기 회로의 하드웨어와 라우팅 오버헤드를 절감하도록 상기 회로의 구동을 위해 구성될 수 있다.
상기 복수의 전원은 VSS전원 또는 VDD전원을 포함할 수 있다.
상기 복수의 전원은 상기 VSS전원이 전압 충돌에서 지배적으로 작용하는 것을 방지하도록 삽입되는 인버터를 더 포함할 수 있다.
상기 진단라인은 상기 고장 스캔 셀의 다중 고착 또는 다중 지연 고장을 진단하도록 상기 고장 스캔 셀, 상기 고장 스캔 셀과 상기 제2 방향을 따라 전기적으로 연결된 상기 정상 스캔 셀, 및 상기 VDD전원 또는 상기 VSS전원 중 적어도 하나를 연결하도록 구성될 수 있다.
상기 복수의 스캔 셀 각각은 복수의 트랜지스터를 포함하고, 상기 복수의 트랜지스터는 제1 트랜지스터, 상기 제1 트랜지스터와 선택적으로 온 오프되는 제2 트랜지스터, 상기 제2 트랜지스터와 전기적으로 연결되는 제3 트랜지스터, 및 상기 제3 트랜지스터와 선택적으로 온 오픈되는 제4 트랜지스터를 포함할 수 있다.
본 발명의 사상에 따른 스캔 체인의 다중 고장 진단방법에 있어서, 정상 스캔 체인에 마련되고 제1 방향을 따라 전기적으로 연결된 복수의 정상 스캔 셀의 입력 값을 제1 입력 값으로 초기화하는 과정, 고장 스캔 체인에 마련되고 상기 제1 방향을 따라 전기적으로 연결되고 제2 입력 값으로 고착된 복수의 고장 스캔 셀 및 상기 복수의 정상 스캔 셀을 복수의 진단라인을 통해 상기 제1 입력 값을 인가하는 제1 전원라인과 제2 방향을 따라 각각 전기적으로 연결하는 과정, 상기 복수의 정상 스캔 셀을 상기 제1 입력 값으로 초기화하고, 상기 복수의 고장 스캔 셀 및 상기 복수의 정상 스캔 셀을 상기 복수의 진단라인을 통해 상기 제2 입력 값을 인가하는 제2 전원라인과 상기 제2 방향을 따라 각각 전기적으로 연결하는 과정, 상기 복수의 정상 스캔 셀의 입력 값을 상기 제1 방향을 따라 출력하는 과정, 및 상기 제2 입력 값이 출력된 상기 복수의 정상 스캔 셀과 각각 전기적으로 연결된 상기 복수의 고장 스캔 셀의 다중 고착 고장 정보를 진단하는 과정을 포함할 수 있다.
상기 제1 입력 값이 0이면 상기 제2 입력 값은 1이고, 상기 제1 입력 값이 1이면 상기 제2 입력 값은 0일 수 있다.
상기 복수의 고장 스캔 셀에 고착된 상기 제2 입력 값은 상기 복수의 고장 스캔 셀에 인가된 전압과 상기 복수의 정상 스캔 셀에 인가된 전압의 충돌로 인해 상기 복수의 고장 스캔 셀과 상기 제2 방향을 따라 전기적으로 연결된 상기 복수의 정상 스캔 셀에 각각 복사되도록 구성될 수 있다.
상기 제1 전원라인은 제2 입력 값을 입력하는 VDD전원 및 인버터를 포함하고, 상기 제2 전원라인은 상기 제1 입력 값을 입력하는 VSS전원 및 인버터를 포함할 수 있다.
상기 복수의 고장 스캔 셀 및 상기 복수의 정상 스캔 셀 각각은 복수의 트랜지스터를 포함하고, 상기 복수의 트랜지스터는 제1 트랜지스터, 상기 제1 트랜지스터와 선택적으로 온 오프되는 제2 트랜지스터, 상기 제1 트랜지스터와 전기적으로 연결되는 제3 트랜지스터, 및 상기 제3 트랜지스터와 선택적으로 온 오픈되는 제4 트랜지스터를 포함할 수 있다.
상기 복수의 진단라인을 통해 상기 제2 방향을 따라 상기 제2 전원라인과 전기적으로 연결된 상기 복수의 정상 스캔 셀 각각의 제1 노드의 전압이 상승되는 과정, 전압이 상승된 상기 제1 노드에 의해 상기 제1 트랜지스터가 오프되고, 상기 제2 트랜지스터가 온되는 과정, 상기 제2 트랜지스터에 의해 상기 제2 전원라인의 전압이 제2 노드로 전달되는 과정, 상기 제2 노드의 전압에 의해 상기 제3 트랜지스터 온되고, 상기 제4 트랜지스터가 오프되는 과정, 및 상기 제3 트랜지스터에 의해 상기 제1 노드의 전압이 상기 제2 입력 값의 전압으로 변경되는 과정을 더 포함할 수 있다.
다른 측면에서 본 발명의 사상에 따르면 스캔 체인의 다중 고장 진단방법에 있어서, 지연된 복수의 고장 스캔 셀을 포함하는 고장 스캔 체인과 전기적으로 연결되는 정상 스캔 체인에 포함되고 제1 방향을 따라 전기적으로 연결된 복수의 정상 스캔 셀을 제1 입력 값 및 제2 입력 값으로 교차하여 초기화하는 과정, 상기 고장 스캔 체인 및 상기 정상 스캔 체인을 복수의 진단라인을 통해 상기 제1 입력 값을 인가하는 제1 전원라인 및 상기 제2 입력 값을 인가하는 제2 전원라인과 제2 방향을 따라 전기적으로 연결하는 과정, 상기 고장 스캔 체인 및 상기 정상 스캔 체인을 한 클락 작동시키고 상기 복수의 정상 스캔 셀의 출력 값을 출력데이터로 저장하는 과정, 상기 복수의 정상 스캔 셀을 상기 제1 입력 값으로 초기화하고, 상기 고장 스캔 체인 및 상기 정상 스캔 체인을 상기 복수의 진단라인을 통해 상기 제1 전원라인 및 상기 제2 전원라인과 상기 제2 방향을 따라 전기적으로 연결하는 과정, 상기 복수의 정상 스캔 셀에 입력된 값을 상기 제1 방향을 따라 출력하는 과정, 및 상기 복수의 정상 스캔 셀 중 상기 출력데이터와 다른 출력 값을 출력하는 상기 복수의 정상 스캔 셀과 각각 전기적으로 연결된 상기 복수의 고장 스캔 셀의 다중 지연 고장 정보를 진단하는 과정을 포함할 수 있다.
상기 제1 입력 값이 0이면 상기 제2 입력 값은 1이고, 상기 제1 입력 값이 1이면 상기 제2 입력 값은 0일 수 있다.
상기 복수의 고장 스캔 셀에 지연된 상기 제1 입력 값 및 상기 제2 입력 값은 상기 복수의 고장 스캔 셀에 인가된 전압과 상기 복수의 정상 스캔 셀에 인가된 전압의 충돌로 인해 상기 복수의 고장 스캔 셀과 각각 전기적으로 연결된 상기 복수의 정상 스캔 셀에 복사되도록 구성될 수 있다.
상기 제1 전원라인이 VDD전원을 포함하면 상기 제2 전원라인은 VSS전원을 포함하고, 상기 제1 전원라인이 VSS전원을 포함하면 상기 제2 전원라인은 VDD전원을 포함할 수 있다.
본 발명은 복수의 스캔 체인 간의 2차원 방향의 연결로 복수의 스캔 셀 간의 입력 값을 복사함으로써, 복수의 스캔 체인 내 단일 고장 및 여러 종류의 다중 고장을 극복할 수 있다.
도 1은 본 발명에 따른 스캔 체인의 다중 고장 진단장치 및 방법에 있어서, 복수의 스캔 체인 간의 2차원 방향의 연결로 복수의 스캔 셀 간의 입력 값을 복사하는 구조를 도시한 도면이다.
도 2는 본 발명에 따른 스캔 체인의 다중 고장 진단장치 및 방법에 있어서, 복수의 스캔 셀 및 전원의 전압 충돌을 이용하여 복수의 스캔 셀 간의 입력 값을 복사하는 구조를 도시한 도면이다.
도 3은 본 발명에 따른 스캔 체인의 다중 고장 진단장치 및 방법에 있어서, 복수의 스캔 셀 및 전원의 전압 충돌을 이용하여 복수의 스캔 셀 간의 입력 값을 복사하는 순서도이다.
도 4는 본 발명의 일 실시 예에 따른 스캔 체인의 다중 고장 진단장치 및 방법에 있어서, 고장 스캔 체인의 다중 고착 고장을 진단하는 구조를 도시한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 스캔 체인의 다중 고장 진단장치 및 방법에 있어서, 고장 스캔 체인의 다중 고착 고장을 진단하는 순서도이다.
도 6 및 도 7은 본 발명에 따른 스캔 체인의 다중 고장 진단장치 및 방법에 있어서, 고장 스캔 체인의 다중 지연 고장을 진단하는 구조를 도시한 도면이다.
도 8은 본 발명에 따른 스캔 체인의 다중 고장 진단장치 및 방법에 있어서, 고장 스캔 체인의 다중 지연 고장을 진단하는 순서도이다.
본 명세서에 기재된 실시 예와 도면에 도시된 구성은 개시된 발명의 바람직한 일 예에 불과할 뿐이며, 본 출원의 출원시점에 있어서 본 명세서의 실시 예와 도면을 대체할 수 있는 다양한 변형 예들이 있을 수 있다.
또한, 본 명세서의 각 도면에서 제시된 동일한 참조번호 또는 부호는 실질적으로 동일한 기능을 수행하는 부품 또는 구성요소를 나타낸다.
또한, 본 명세서에서 사용한 용어는 실시 예를 설명하기 위해 사용된 것으로, 개시된 발명을 제한 및/또는 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는다.
또한, 본 명세서에서 사용한 "제1", "제2" 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않으며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
예를 들어, 본 발명의 권리범위를 벗어나지 않으면서 제1구성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소도 제1구성요소로 명명될 수 있다. "및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다.
어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.
예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 AP(application processor)를 의미할 수 있다.
이하에서는 본 발명에 따른 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 스캔 체인의 다중 고장 진단장치 및 방법에 있어서, 복수의 스캔 체인 간의 2차원 방향의 연결로 복수의 스캔 셀 간의 입력 값을 복사하는 구조를 도시한 도면이다.
도 1에 도시된 바와 같이, 본 발명에 따른 스캔 체인의 다중 고장 진단장치(1)는 전원(100, 도 2 참조)을 포함하는 회로(10)를 테스트하도록 입력된 값을 제1 방향(a)을 따라 전송하는 스캔 체인(110)을 포함할 수 있다.
스캔 체인(110)은 복수의 스캔 체인(110)일 수 있다. 복수의 스캔 체인(110)은 제1 스캔 체인(111) 및 제1 스캔 체인(111)과 진단라인으로 연결된 제2 스캔 체인(112)을 포함할 수 있다.
복수의 스캔 체인(110)은 제2 스캔 체인(112)으로부터 진단라인(130)으로 연결된 제3 스캔 체인(113)을 포함할 수 있다. 다만, 여기에 한정되는 것은 아니다.
제1 스캔 체인(111)은 정상 스캔 체인(110a)을 포함할 수 있고, 제2 스캔 체인(112)는 고장 스캔 체인(110b)를 포함할 수 있다. 다만, 여기에 한정되는 것은 아니다.
제1 방향(a)은 가로 방향일 수 있고, 제2 방향(b)은 세로 방향일 수 있다. 따라서, 본 발명에 따른 스캔 체인의 다중 고장 진단장치(1)는 2차원 방향을 따라 연결될 수 있다. 제1 방향(a) 및 제2 방향(b)은 각각 1차원의 양 방향을 포함할 수 있다.
스캔 체인(110)은 복수의 스캔 셀(120)을 포함할 수 있다. 복수의 스캔 셀(120)은 제1 스캔 체인(111)에 마련되는 제1 스캔 셀(121), 및 제1 스캔 셀(121)과 제2 스캔 체인(112)에 마련되는 제2 스캔 셀(122)을 포함할 수 있다.
복수의 스캔 셀(120)은 제2 스캔 셀(122)과 전기적으로 연결되도록 제3 스캔 체인(113)에 마련되는 제3 스캔 셀(123)을 포함할 수 있다. 다만, 여기에 한정되는 것은 아니다.
복수의 스캔 셀(120)은 정상 스캔 셀(120a) 및 고장 스캔 셀(120b)을 포함할 수 있다. 제1 스캔 셀(121)은 제1 정상 스캔 셀(121a) 및 제1 고장 스캔 셀(미도시)을 포함할 수 있다. 제2 스캔 셀(122)은 제2 정상 스캔 셀(122a) 및 제2 고장 스캔 셀(122b)을 포함할 수 있다.
도 1에서는 제1 스캔 체인(121)이 제1 정상 스캔 셀(121a)만을 포함할 수 있고, 제2 스캔 셀(122)은 제2 정상 스캔 셀(122a) 및 제2 고장 스캔 셀(122b)을 포함할 수 있는 것으로 도시되고 있으나, 여기에 한정되는 것은 아니다.
도 1(a)에 도시된 바와 같이, 제2 고장 스캔 셀(122b)이 출력하는 값은 제2 스캔 체인(112)으로 제1 방향(a)을 따라 제2 고장 스캔 셀(122b) 이후의 모든 제2 정상 스캔 셀(122a)로 전달될 수 있다.
이로 인해, 제2 고장 스캔 셀(122b)의 출력 값이 제2 스캔 체인(112)으로 제1 방향(a)을 따라 제2 고장 스캔 셀(122b) 이후의 모든 제2 정상 스캔 셀(122a)의 입력 값을 침해할 수 있다.
예를 들어, 제2 고장 스캔 셀(122b)의 입력 값이 '1'로 고착된 경우(Stuck - At 1, SA1), 복수의 제2 스캔 셀(122)들의 직렬 연결 특성 상 입력 값이 '1'로 고착된 제2 고장 스캔 셀(122b) 이후의 모든 복수의 제2 정상 스캔 셀(122a)은 모두 '1'을 출력할 수 있다.
따라서, 제2 스캔 체인(112)을 관찰 스캔 체인으로 구성하는 경우, 제2 고장 스캔 셀(122b)의 다중 고장 종류 및 위치에 관한 정보를 진단함에 어려움이 있을 수 있다.
도 1(b)에 도시된 바와 같이, 본 발명에 따른 스캔 체인의 다중 고장 진단장치(1)는 전원(100, 도 2 참조), 제1 스캔 셀(121), 및 제2 스캔 셀(122)을 제2 방향(b)을 따라 전기적으로 연결하는 진단라인(130)을 포함할 수 있다.
제1 스캔 체인(121)은 제1 방향(a)을 따라 전기적으로 연결되는 복수의 제1 스캔 셀(121)을 포함할 수 있고, 제2 스캔 체인(122)은 제1 방향(a)을 따라 전기적으로 연결되는 복수의 제2 스캔 셀(122)을 포함할 수 있다.
진단라인(130)은 복수의 제1 스캔 셀(121)과 복수의 제2 스캔 셀(122)을 연결하는 복수의 진단라인(130)을 포함할 수 있다.
복수의 스캔 셀(120)은 복수의 진단라인(130)을 통해 연결된 복수의 제1 스캔 셀(121)과 복수의 제2 스캔 셀(122)들을 연결한다. 진단라인(130)에 의하여 연결됨에 따라 복수의 제1 스캔 셀(121) 및 제2 스캔 셀(122) 중 적어도 하나의 값이 복수의 제1 스캔 셀(121) 및 제2 스캔 셀(122) 중 다른 하나로 복사되도록 구성될 수 있다. 자세한 과정은 후술된다.
제1 스캔 체인(121)은 정상 스캔 셀(120a)을 포함할 수 있고, 제2 스캔 체인(122)은 고장 스캔 셀(122b)을 포함할 수 있다. 복수의 스캔 셀(120)은 진단라인(130)을 통해 연결되어 고장 스캔 셀(120b)의 값을 정상 스캔 셀(120a)로 전달할 수 있다.
복수의 제1 스캔 셀(121)은 제1 정상 스캔 셀(121a)을 포함할 수 있고, 복수의 제2 스캔 셀(122) 중 적어도 하나는 제2 고장 스캔 셀(122b)을 포함할 수 있다.
스캔 셀(120)은 진단라인(130)을 통해 연결된 제1 스캔 체인(121)에 포함된 제1 정상 스캔 셀(121a) 또는 제3 스캔 체인(123)에 포함된 정상 스캔 셀에 값을 전달할 수 있다. 값을 전달하는 과정은 전원(100, 도 2 참조)의 입력 값의 충돌을 이용하여 수행될 수 있다.
제2 고장 스캔 셀(122b)의 값이 복사된 제1 정상 스캔 셀(121a)의 입력 값은 제1 스캔 체인(111)으로 제1 방향(a)을 따라 모든 제1 스캔 셀(121)로 전송될 수 있다.
따라서, 복수의 스캔 체인(110)들은 고장 스캔 셀(120b)을 진단하도록 고장 스캔 셀(120b)의 입력 값이 복사된 정상 스캔 셀(120a)을 포함하는 제1 스캔 체인(111)을 관찰 스캔 체인으로 구성할 수 있다. 즉, 복수의 스캔 체인(110)은 제2 고장 스캔 셀(122b)을 진단하도록 제2 고장 스캔 셀(122b)의 입력 값이 복사된 제1 정상 스캔 셀(121a)을 포함하는 제1 스캔 체인(111)을 관찰 스캔 체인으로 구성할 수 있다.
제1 스캔 체인(111)을 관찰 스캔 체인으로 구성함으로써, 제2 고장 스캔 셀(122b)의 고장 종류 및 위치에 관한 정보를 진단할 수 있다.
상기에서는 제2 고장 스캔 셀(122b)의 입력 값이 제1 스캔 셀(121)로 전달되는 것 만을 설명하였으나, 여기에 한정되는 것은 아니고, 도 1-(b)에서 도시된 바와 같이, 제2 고장 스캔 셀(122b)의 입력 값은 제2 고장 스캔 셀(122b)의 상부에 제2 방향(b)을 따라 전기적으로 연결되는 제1 스캔 셀(121) 뿐만 아니라, 제2 고장 스캔 셀(122b)의 하부에 제2 방향(b)을 따라 전기적으로 연결되는 제3 스캔 셀(123)로 동시에 전달될 수 있다.
도 2는 본 발명에 따른 스캔 체인에 있어서, 복수의 스캔 셀 및 전원의 전압 충돌을 이용하여 복수의 스캔 셀 간의 입력 값을 복사하는 구조를 도시한 도면이다.
도 3은 본 발명에 따른 스캔 체인에 있어서, 복수의 스캔 셀 및 전원의 전압 충돌로 복수의 스캔 셀 간의 입력 값을 복사하는 순서도이다.
도 2 및 도 3에 도시된 바와 같이, 본 발명에 따른 스캔 체인 다중 고장 진단장치(1, 도 1 참조)는 전원(100), 정상 스캔 셀(120a), 및 고장 스캔 셀(120b)을 제2 방향(b)을 따라 연결하는 진단라인(130)을 포함할 수 있다. 일 예로, 진단 라인(130)은 스위치에 의하여 연결되거나 차단되도록 제어될 수 있다.
복수의 스캔 셀(120)은 진단라인(130)을 통해 연결된 정상 스캔 셀(120a)과 고장 스캔 셀(120b)에 전원(100)에 의해 인가된 입력 값의 강제적인 전압 충돌을 일으켜 고장 스캔 셀(120b)의 입력 값이 정상 스캔 셀(120a)로 복사되도록 구성될 수 있다.
복수의 스캔 셀(120)은 정상 스캔 셀(120a)과 고장 스캔 셀(120b)에 인가된 입력 값의 충돌을 이용하여 복수의 스캔 셀(120) 중 전압 강도가 큰 고장 스캔 셀(120b)의 입력 값이 복수의 스캔 셀(120) 중 전압 강도가 작은 정상 스캔 셀(120a)로 복사되도록 구성될 수 있다.
전원라인(20)에 마련된 전원(100)은 회로(10)의 하드웨어와 라우팅 오버헤드를 절감하도록 복수의 스캔 체인(110)과 무관하게 회로(10)의 구동을 위해 구성되는 복수의 전원(100)을 포함할 수 있다.
복수의 전원(100)은 VSS전원(100a) 및 VDD전원(100b)을 포함할 수 있다. 복수의 전원(100)은 VSS전원(100a)이 전압 충돌에서 지배적으로 작용하는 것을 방지하며, 러시 전류(ruch current)가 형성되는 것을 방지하도록 삽입되는 인버터(101)를 포함할 수 있다.
진단라인(130)은 고장 스캔 셀(120b)의 고착 또는 지연 고장을 진단하도록 고장 스캔 셀(120b), 고장 스캔 셀(120b)과 제2 방향(b)을 따라 전기적으로 연결되는 정상 스캔 셀(120a), 및 VSS전원(100a) 및 VDD전원(100b) 중 적어도 하나를 연결하도록 구성될 수 있다.
복수의 스캔 셀(120) 각각은 복수의 트랜지스터(140)를 포함할 수 있다. 복수의 트랜지스터(140)는 4개의 트랜지스터(140)를 포함할 수 있다. 다만 여기에 한정되는 것은 아니다.
복수의 트랜지스터(140)는 제1 트랜지스터(141), 제1 트랜지스터와 선택적으로 온 오프(On-Off)되는 제2 트랜지스터(142), 제2 트랜지스터(142)와 전기적으로 연결되는 제3 트랜지스터(143), 및 제3 트랜지스터(143)와 선택적으로 온 오프되는 제4 트랜지스터(144)를 포함할 수 있다.
본 발명에 따른 스캔 체인의 다중 고장 진단장치(1, 도 1 참조)의 복수의 스캔 셀(120)은 4개의 트랜지스터(140)만을 포함함으로써, 하드웨어와 라우팅 오버헤드를 크게 절감할 수 있고, 높은 진단 해상도를 확보할 수 있다.
복수의 스캔 셀(120)은 진단라인(130)을 통해 연결된 전원(100)에 의해 전압이 상승되도록 구성되는 제1 노드(151), 및 제2 트랜지스터(142) 및 제3 트랜지스터(143)를 전기적으로 연결하도록 구성되는 제2 노드(152)를 포함할 수 있다.
제1 노드(151) 및 제2 노드(152)는 제1 트랜지스터(141) 및 제2 트랜지스터(142)가 선택적으로 온 오프되도록 제1 트랜지스터(141) 및 제2 트랜지스터(142)와 연결되도록 구성될 수 있다. 제1 노드(151) 및 제2 노드(152)는 제3 트랜지스터(143) 및 제4 트랜지스터(144)가 선택적으로 온 오프되도록 제3 트랜지스터(143) 및 제4 트랜지스터(144)와 연결되도록 구성될 수 있다.
진단라인(130)은 전원라인(20), 정상 스캔 체인(100a), 및 고장 스캔 체인(110b) 각각과 전기적으로 연결될 수 있으며, 스위치에 의하여 차단/도통이 제어될 수 있다. 진단라인(130)은 전원(100), 정상 스캔 셀(120a), 및 고장 스캔 셀(120b) 각각과 전기적으로 연결될 수 있으며, 스위치에 의하여 차단/도통이 제어될 수 있다.
복수의 스캔 셀(120)은 진단라인(130)을 통한 연결에 의해 제1 노드(151)의 전압이 상승하여 제1 트랜지스터(141) 및 제4 트랜지스터(144)가 오프되고, 제2 트랜지스터(142) 및 제3 트랜지스터(143)가 온 되도록 구성될 수 있다.
하기에서 예를 들어, 고장 스캔 셀(120b)의 입력 값이 '1'로 고착된 경우, 입력 값이 '0'으로 초기화된 정상 스캔 셀(120a)로 고장 스캔 셀(120b)의 고착된 입력 값 '1'이 복사되는 구조를 상세히 설명하도록 한다.
입력 값이 '1'로 고착된 고장 스킨 셀(120b), 입력 값이 '0'으로 초기화된 정상 스캔 셀(120a), 및 입력 값이 '0'인 VSS전원(100a) 및 인버터(101)를 포함하는 VSS전원라인(20b)이 제 2방향(b)을 따라 진단라인(130)에 의해 전기적으로 연결되면 고장 스캔 셀(120b)과 정상 스캔 셀(120a) 간의 강제적인 전압 충돌이 발생될 수 있다.
진단 라인에 형성되는 값은 VSS전원(100a) 및 인버터(101)에 의해 '1'일 수 있다.
고장 스캔 셀(120b) 및 VSS전원라인(20b)에 인가된 입력 값 '1'의 전압 강도가 우세하여 입력 값이 '0'으로 초기화된 정상 스캔 셀(120a)의 제1 노드(151)의 전압이 상승할 수 있다. (S301)
제1 노드(151)의 전압이 상승하면 온(On)된 제1 트랜지스터(141)가 오프(Off)될 수 있고, 제1 트랜지스터(141)와 선택적으로 온 오프되도록 연결된 오프된 제2 트랜지스터(142)가 온될 수 있다. (S302)
제2 트랜지스터(142)가 온되면 입력 값이 '1'인 VSS전원라인(20b)의 전압이 제2 트랜지스터(142)에 의해 제2 노드(152)로 전달될 수 있고(S303), 오프된 제3 트랜지스터(143)가 온될 수 있고, 제3 트랜지스터(143)와 선택적으로 온 오프되도록 연결된 제4 트랜지스터(144)가 오프될 수 있다. (S304)
제3 트랜지스터(143)가 온되면 제1 노드(141)의 전압이 입력 값이 '1'인 VDD전원(100b)의 전압으로 변경될 수 있고(S305), 이러한 강제적인 전압 충돌로 인하여 고장 스캔 셀(120b)에 고착된 입력 값 '1'이 정상 스캔 셀(120a)로 복사될 수 있다.
즉, 복수의 스캔 셀(120)은 제1 스캔 셀(121)과 제2 스캔 셀(122) 간의 전압 충돌로 인해 복수의 스캔 셀(120) 중 전압 강도가 큰 복수의 스캔 셀(120)의 입력 값이 복수의 스캔 셀(120) 중 전압 강도가 작은 복수의 스캔 셀(120)로 복사될 수 있다.
도면에 도시되지 않았으나, 이와 달리, 고장 스캔 셀(120b)의 입력 값이 '0'으로 고착된 경우라면, 입력 값이 '0'으로 고착된 고장 스캔 셀(120b), 입력 값이 '1'로 초기화된 정상 스캔 셀(120a), 및 입력 값이 '0'인 VDD전원라인(20a, 도 4 참조)을 진단라인(130)을 통해 제2 방향(b)을 따라 전기적으로 연결함으로써 고장 스캔 셀(120b)에 고착된 입력 값 '0'을 정상 스캔 셀(120a)로 복사할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 스캔 체인의 다중 고장 진단장치 및 방법에 있어서, 고장 스캔 체인의 다중 고착 고장을 진단하는 구조를 도시한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 스캔 체인의 다중 고장 진단장치 및 방법에 있어서, 고장 스캔 체인의 다중 고착 고장을 진단하는 순서도이다.
도 4 및 도 5을 참조하여, 복수의 제2 고장 스캔 셀(122b)의 입력 값이 '1'로 고착된 경우, 복수의 제2 고장 스캔 셀(122b)의 고착된 입력 값이 복수의 제2 고장 스캔 셀(122b)과 제2 방향(b)을 따라 전기적으로 연결되는 복수의 제1 정상 스캔 셀(121a)로 복사되는 구조에 대하여 하기에 상세히 설명하도록 한다.
제1 스캔 체인(111)은 정상 스캔 셀(110a)을 포함할 수 있고, 제2 스캔 체인(112)은 고장 스캔 셀(110b)을 포함할 수 있다. 제1 스캔 셀(121)은 정상 스캔 셀(120a)을 포함할 수 있고, 제2 스캔 셀(122)은 고장 스캔 셀(120b)을 포함할 수 있다.
복수의 스캔 셀(120)의 입력 값은 제1 입력 값 및 제2 입력 값을 포함할 수 있다. 다만, 여기에 한정되는 것은 아니다. 제1 입력 값이 '0'이면 제2 입력 값은 '1'일 수 있고, 제1 입력 값이 '1'이면 제2 입력 값은 '0'일 수 있다. 다만, 여기에 한정되는 것은 아니다.
전원라인(20)은 제1 전원라인(21) 및 제2 전원라인(22)을 포함할 수 있다. 제1 전원라인(21)은 VDD전원라인(20a)을 포함할 수 있고, 제2 전원라인(22)은 VSS전원라인(20b)을 포함할 수 있다. 다만, 여기에 한정되는 것은 아니다.
제1 전원라인(21)은 제2 입력 값을 입력하는 VDD전원(100b, 도 2 참조) 및 인버터(101)를 포함할 수 있고, 제2 전원라인(22)은 제1 입력 값을 입력하는 VSS전원(100a, 도 2 참조) 및 인버터(101)를 포함할 수 있다. 제1 전원라인(21)이 VDD전원(100b)을 포함하면 제2 전원라인(22)은 VSS전원(100a)을 포함할 수 있고, 제1 전원라인(21)이 VSS전원(100a)을 포함하면 제2 전원라인(22)은 VDD전원(100b)을 포함할 수 있다. 다만, 여기에 한정되는 것은 아니다.
도 4-(a)를 참조하면, 제1 스캔 셀(121)은 복수의 제1 정상 스캔 셀(121a)을 포함할 수 있다. 제2 스캔 셀(122)은 복수의 제2 정상 스캔 셀(122a) 및 복수의 제2 고장 스캔 셀(122b)을 포함할 수 있다. 도 4에서 복수의 제2 정상 스캔 셀(122a)이 1개로 도시되고 있으나, 여기에 한정되는 것은 아니다.
복수의 제1 정상 스캔 셀(121a)의 입력 값은 '0'으로 초기화될 수 있고, 복수의 제2 고장 스캔 셀(122b)의 입력 값은 '1'로 고착될 수 있다. (S501)
도 4-(b)를 참조하면, 제1 스캔 셀(121), 제2 스캔 셀(122), 및 VDD전원라인(20a)이 제2 방향(b)을 따라 복수의 진단라인(130)을 통해 전기적으로 연결되면 제1 스캔 셀(121) 및 제2 스캔 셀(122)간의 전압 충돌이 발생할 수 있다. (S502)
입력 값이 '1'인 VDD전원(100b, 도 2 참조) 및 인버터(101)를 포함하는 VDD전원라인(20a)에 의해 입력 값 '0'에 해당하는 제1 스캔 셀(121)의 전압 강도가 우세하여, 제1 스캔 셀(121)의 입력 값 '0'이 제2 스캔 셀(122)로 복사될 수 있다.
따라서, 제1 정상 스캔 셀(121a)의 입력 값 '0'은 제1 정상 스캔 셀(121a)과 제2 방향(b)을 따라 전기적으로 연결된 제2 정상 스캔 셀(122a)로 복사될 수 있다.
다만, 복수의 제2 고장 스캔 셀(122b)의 입력 값은 '1'로 고착되어 있으므로, 복수의 제2 고장 스캔 셀(122b)로 복수의 제2 고장 스캔 셀(122b)과 제2 방향(b)을 따라 전기적으로 연결된 제1 정상 스캔 셀(122a)의 입력 값 '0'이 복사되는 것과 무관하게 복수의 제2 고장 스캔 셀(122b)의 입력 값은 여전히 '1'로 고착되어 있을 수 있다.
도 4-(c)를 참조하면, 입력 값이 '0'으로 초기화된 제1 스캔 셀(121), 제2 스캔 셀(122), 및 VSS전원라인(20b)이 제2 방향(b)을 따라 복수의 진단라인(130)을 통해 전기적으로 연결되면 제1 스캔 셀(121) 및 제2 스캔 셀(122)간의 전압 충돌이 발생할 수 있다. (S503)
입력 값이 '0'인 VSS전원(100a, 도 2 참조) 및 인버터(101)를 포함하는 VSS전원라인(20b)에 의해 입력 값 '1'에 해당하는 제2 고장 스캔 셀(122b)의 전압 강도가 우세하여, 제2 고장 스캔 셀(122b)의 입력 값 '1'이 제2 고장 스캔 셀(122b)과 제2 방향(b)을 따라 각각 전기적으로 연결되는 복수의 제1 정상 스캔 셀(121a)로 복사될 수 있다.
따라서, 제1 스캔 체인(111)을 관찰 스캔 체인으로 구성할 수 있고, 제1 스캔 체인(111)의 복수의 제1 스캔 셀(121)의 입력 값을 제1 방향(a)을 따라 출력함으로써(S504) 제2 스캔 체인(112)에 포함된 복수의 제2 고장 스캔 셀(122b)의 다중 고장 종류 및 위치에 관한 정보를 진단할 수 있다. (S505)
마찬가지로, 복수의 제2 고장 스캔 셀(122b)의 입력 값이 '0'으로 고착된 경우라면, 입력 값이 '0'으로 고착된 복수의 제2 고장 스캔 셀(122b), 입력 값이 '1'로 초기화된 복수의 제1 정상 스캔 셀(121a), 및 입력 값이 '1'인 VDD전원(100b, 도 2 참조) 및 인버터(101)를 포함하는 VDD전원라인(20a)을 복수의 진단라인(130)을 통해 제2 방향(b)을 따라 전기적으로 연결함으로써, 입력 값이 '0'으로 고착된 복수의 제2 고장 스캔 셀(122b)의 다중 고장 종류 및 위치에 관한 정보를 진단할 수 있다.
또한, 복수의 제2 고장 스캔 셀(122b)의 입력 값이 '0'과 '1'로 동시에 고착된 경우라면, 입력 값이 '0'으로 초기화된 제1 스캔 셀(121), 제2 스캔 셀(122), 및 VSS전원라인(20b)을 제2 방향(b)을 따라 진단라인(130)을 통해 전기적으로 연결하여 입력 값이 '1'로 고착된 복수의 제2 고장 스캔 셀(122b)의 다중 고장 종류 및 위치에 관한 정보를 진단할 수 있다.
추가적으로, 입력 값이 '1'로 초기화된 제1 스캔 셀(121), 제2 스캔 셀(122), 및 VDD전원라인(20a)을 제2 방향(b)을 따라 진단라인(130)을 통해 전기적으로 연결하여 입력 값이 '0'으로 고착된 복수의 제2 고장 스캔 셀(122b)의 다중 고장 종류 및 위치에 관한 정보를 진단할 수 있다.
상기와 같이 제2 스캔 체인(112)을 두 번 테스트함으로써, 복수의 제2 고장 스캔 셀(122b)의 입력 값이 '0'과 '1'로 동시에 고착된 경우라도 복수의 제2 고장 스캔 셀(122b)의 다중 고장 종류 및 위치에 관한 정보를 진단할 수 있다.
도 6 및 도 7은 본 발명에 따른 스캔 체인의 다중 고장 진단장치 및 방법에 있어서, 고장 스캔 체인의 다중 지연 고장을 진단하는 구조를 도시한 도면이다.
도 8은 본 발명에 따른 스캔 체인의 다중 고장 진단장치 및 방법에 있어서, 고장 스캔 체인의 다중 지연 고장을 진단하는 순서도이다.
도 6 내지 도 8을 참조하여, 복수의 제2 고장 스캔 셀(122b)의 입력 값이 지연된 경우 복수의 제2 고장 스캔 셀(122b)의 입력 값이 제2 방향(b)에 따라 전기적으로 연결되는 복수의 제1 정상 스캔 셀(121a)로 복사되는 구조에 대하여 하기에 상세히 설명하도록 한다.
제1 스캔 체인(111)은 정상 스캔 체인(110a)을 포함할 수 있고, 제2 스캔 체인(112)은 고장 스캔 체인(110b)을 포함할 수 있다. 제1 스캔 체인(121)은 정상 스캔 셀(120a)을 포함할 수 있고, 제2 스캔 체인(122)은 고장 스캔 셀(120b)을 포함할 수 있다.
복수의 스캔 셀(120)의 입력 값은 제1 입력 값 및 제2 입력 값을 포함할 수 있다. 다만, 여기에 한정되는 것은 아니다. 제1 입력 값이 '0'이면 제2 입력 값은 '1'일 수 있고, 제1 입력 값이 '1'이면 제2 입력 값은 '0'일 수 있다. 다만, 여기에 한정되는 것은 아니다.
전원라인(20)은 제1 전원라인(21) 및 제2 전원라인(22)을 포함할 수 있다. 제1 전원라인(21)은 VDD전원라인(20a)을 포함할 수 있고, 제2 전원라인(22)은 VSS전원라인(20b)을 포함할 수 있다. 다만, 여기에 한정되는 것은 아니다.
제1 전원라인(21)은 제2 입력 값을 입력하는 VDD전원(100b, 도 2 참조) 및 인버터(101)를 포함할 수 있고, 제2 전원라인(22)은 제1 입력 값을 입력하는 VSS전원(100a) 및 인버터(101)를 포함할 수 있다. 제1 전원라인(21)이 VDD전원(100b)을 포함하면 제2 전원라인(22)은 VSS전원(100a)을 포함할 수 있고, 제1 전원라인(21)이 VSS전원(100a)을 포함하면 제2 전원라인(22)은 VDD전원(100b)을 포함할 수 있다. 다만, 여기에 한정되는 것은 아니다.
도 6-(a)를 참조하면, 제1 스캔 셀(121)은 복수의 제1 정상 스캔 셀(121a)를 포함할 수 있다. 제2 스캔 셀(122)은 복수의 제2 정상 스캔 셀(122a) 및 복수의 제2 고장 스캔 셀(122b)을 포함할 수 있다. 도 6에서 복수의 제2 정상 스캔 셀(122a)이 1개로 도시되고 있으나, 여기에 한정되는 것은 아니다.
복수의 제1 정상 스캔 셀(121a)의 입력 값은 '1, 0, 1, 0??'으로 초기화될 수 있고, 복수의 제2 고장 스캔 셀(122b)로 입력된 입력 값은 지연될 수 있다. (S801)
도 6-(b)를 참조하면, 제1 스캔 셀(121), 제2 스캔 셀(122), VDD전원라인(20a), 및 VSS전원라인(20b)이 제2 방향(b)을 따라 복수의 진단라인(130)을 통해 전기적으로 연결되면 제1 스캔 셀(121) 및 제2 스캔 셀(122)간의 전압 충돌이 발생할 수 있다. (S802)
입력 값이 '1'에 해당하는 VSS전원라인(20b) 및 입력 값이 '0'에 해당하는 VDD전원라인(20a)에 의해 입력 값이 '1, 0, 1, 0??'인 제1 스캔 셀(121)의 입력 값이 제2 스캔 셀(122)로 복사될 수 있다.
도 6-(c)를 참조하면, 복수의 스캔 체인(110)을 스캔 모드에서 한 클락 동작한 경우, 복수의 제1 정상 스캔 셀(121a)의 입력 값은 '0, 1, 0, 1??'로 변경될 수 있고, 이를 출력데이터로 저장할 수 있다. (S803)
또한, 제1 정상 스캔 셀(121a)의 입력 값'1, 0??'이 복사된 제2 정상 스캔 셀(122a)의 입력 값은 '0, 1??'로 변경될 수 있다. 다만, 입력 값이 지연된 복수의 제2 고장 스캔 셀(122b)의 입력 값은 여전히 '1, 0'일 수 있다. 따라서, 복수의 제2 고장 스캔 셀(122b)의 지연에 의해 제2 스캔 셀(122)의 입력 값은 '1, 0, 0, 1??'일 수 있다.
도 6-(d) 및 도 7을 참조하면, 제1 스캔 체인(111)을 관찰 스캔 체인으로 구성하기 위해 제1 스캔 셀(121)의 입력 값을 '0'으로 초기화할 수 있고, 입력 값이 '0'으로 초기화된 제1 스캔 셀(121), 제2 스캔 셀(122), VDD전원라인(20a), 및 VSS전원라인(20b)이 제2 방향(b)을 따라 복수의 진단라인(130)을 통해 전기적으로 연결되면 제1 스캔 셀(121) 및 제2 스캔 셀(122)간의 전압 충돌이 발생할 수 있다. (S804)
입력 값이 '1'에 해당하는 VSS전원라인(20b) 및 입력 값이 '0'에 해당하는 VDD전원라인(20a)에 의해 입력 값이 '1, 0, 0, 1??'인 제2 스캔 셀(122)의 입력 값이 제1 스캔 셀(121)로 복사될 수 있다.
복수의 제2 고장 스캔 셀(122b)의 입력 값이 복사된 복수의 제1 정상 스캔 셀(121a)의 입력 값은 '1, 0'으로 복사될 수 있고, 복수의 제2 정상 스캔 셀(122a)의 입력 값이 복사된 복수의 제1 정상 스캔 셀(121a)의 입력 값은 '0, 1'로 복사될 수 있다.
따라서, 제1 스캔 체인(111)을 관찰 스캔 체인으로 구성함에 따라, 제1 스캔 체인(111)의 복수의 제1 스캔 셀(121)의 입력 값을 제1 방향(a)을 따라 출력할 수 있고, 복수의 스캔 체인(110)을 스캔 모드에서 한 클락 동작한 후 변경된 복수의 제1 스캔 셀(121)의 입력 값 '0, 1, 0, 1??'의 출력데이터와 제2 스캔 셀(122)로부터 제1 스캔 셀(121)로 복사된 입력 값 '1, 0, 0, 1??'을 비교함으로써, 제2 스캔 체인(112)에 포함된 복수의 제2 고장 스캔 셀(122b)의 지연 다중 고장 종류 및 위치에 관한 정보를 진단할 수 있다. (S805)
이상 특정 실시 예에 의하여 상기와 같은 본 발명의 기술적 사상을 설명하였으나, 본 발명의 권리범위는 이러한 실시 예에 한정되는 것이 아니다.
특허청구범위에 명시된 본 발명의 기술적 사상으로서의 요지를 일탈하지 아니하는 범위 안에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 또는 변형 가능한 다양한 실시 예들도 본 발명의 권리범위에 속한다 할 것이다.
1: 고장 진단장치
20: 전원라인 21: 제1 전원라인
22: 제2 전원라인 20a: VDD전원라인
20b: VSS전원라인 100: 전원
100a: VSS전원 100b: VDD전원
101: 인버터 110: 스캔 체인
110a: 정상 스캔 체인 110b: 고장 스캔 체인
111: 제1 스캔 체인 112: 제2 스캔 체인
120: 스캔 셀 120a: 정상 스캔 셀
120b: 고장 스캔 셀 121: 제1 스캔 셀
121a: 제1 정상 스캔 셀 122: 제2 스캔 셀
122a: 제2 정상 스캔 셀 122b: 제2 고장 스캔 셀
130: 진단라인 140: 트랜지스터
a: 제1 방향 b: 제2 방향
10: 회로

Claims (20)

  1. 복수의 전원을 포함하는 회로를 테스트하도록 상기 회로에 삽입되고, 입력 값을 제1 방향을 따라 전송하는 제1 스캔 체인 및 상기 제1 스캔 체인으로부터 제2 방향을 따라 마련되는 제2 스캔 체인을 포함하는 복수의 스캔 체인;
    상기 제1 스캔 체인에 마련되는 제1 스캔 셀 및 상기 제2 스캔 체인에 마련되는 제2 스캔 셀을 포함하는 복수의 스캔 셀; 및
    상기 복수의 전원 중 적어도 하나, 상기 제1 스캔 셀, 및 상기 제2 스캔 셀을 상기 제2 방향을 따라 온 오프되도록 연결하는 진단라인을 포함하고,
    상기 진단라인을 통해 전기적으로 연결된 상기 제1 스캔 셀과 상기 제2 스캔 셀은 상기 복수의 전원의 입력 값에 의해 상기 제1 스캔 셀 및 상기 제2 스캔 셀 중 어느 하나의 입력 값이 상기 제1 스캔 셀 및 상기 제2 스캔 셀 중 다른 하나로 복사되도록 구성되는 스캔 체인의 다중 고장 진단장치.
  2. 제 1항에 있어서,
    상기 제1 스캔 셀은 정상 스캔 셀을 포함하고,
    상기 제2 스캔 셀은 고장 스캔 셀을 포함하고,
    상기 복수의 스캔 셀은 상기 진단라인을 통해 연결된 상기 정상 스캔 셀과 상기 고장 스캔 셀에 각각 인가된 상기 복수의 전원의 전압 충돌로 인해 상기 고장 스캔 셀의 입력 값이 상기 정상 스캔 셀로 복사되도록 구성되는 스캔 체인의 다중 고장 진단장치.
  3. 제 1항에 있어서,
    상기 제1 스캔 셀은 상기 제1 방향을 따라 전기적으로 연결되는 복수의 제1 정상 스캔 셀을 포함하고,
    상기 제2 스캔 셀은 상기 제1 방향을 따라 전기적으로 연결되는 복수의 제2 정상 스캔 셀 및 복수의 제2 고장 스캔 셀을 포함하고,
    상기 진단라인은 상기 복수의 제1 정상 스캔 셀과 상기 복수의 제2 고장 스캔 셀을 온 오프되도록 연결하는 복수의 진단라인을 포함하고,
    상기 복수의 스캔 셀은 상기 복수의 진단라인을 통해 연결된 상기 복수의 제1 정상 스캔 셀과 상기 복수의 제2 고장 스캔 셀의 입력 값 충돌로 인해 상기 복수의 제2 고장 스캔 셀 중 하나의 입력 값이 상기 복수의 제2 고장 스캔 셀 중 하나와 전기적으로 연결된 상기 복수의 제1 정상 스캔 셀 중 하나로 복사되도록 구성되는 스캔 체인의 다중 고장 진단장치.
  4. 제 2항에 있어서,
    상기 복수의 스캔 체인은 상기 고장 스캔 셀을 진단하도록 상기 고장 스캔 셀의 입력 값이 복사된 상기 정상 스캔 셀을 포함하는 상기 제1 스캔 체인을 관찰 스캔 체인으로 구성하는 스캔 체인의 다중 고장 진단장치.
  5. 제 1항에 있어서,
    상기 복수의 스캔 셀은 상기 제1 스캔 셀과 상기 제2 스캔 셀 간의 전압 충돌로 인해 상기 복수의 스캔 셀 중 전압 강도가 큰 상기 복수의 스캔 셀의 입력 값이 상기 복수의 스캔 셀 중 전압 강도가 작은 상기 복수의 스캔 셀로 복사되도록 구성되는 스캔 체인의 다중 고장 진단장치.
  6. 제 2항에 있어서,
    상기 복수의 전원은 상기 회로에 삽입된 상기 복수의 스캔 체인과 무관하게 상기 회로의 하드웨어와 라우팅 오버헤드를 절감하도록 상기 회로의 구동을 위해 구성되는 스캔 체인의 다중 고장 진단장치.
  7. 제 6항에 있어서,
    상기 복수의 전원은 VSS전원 또는 VDD전원을 포함하는 스캔 체인의 다중 고장 진단장치.
  8. 제 7항에 있어서,
    상기 복수의 전원은 상기 VSS전원이 전압 충돌에서 지배적으로 작용하는 것을 방지하도록 삽입되는 인버터를 더 포함하는 스캔 체인의 다중 고장 진단장치.
  9. 제 7항에 있어서,
    상기 진단라인은 상기 고장 스캔 셀의 다중 고착 또는 다중 지연 고장을 진단하도록 상기 고장 스캔 셀, 상기 고장 스캔 셀과 상기 제2 방향을 따라 전기적으로 연결된 상기 정상 스캔 셀, 및 상기 VDD전원 또는 상기 VSS전원 중 적어도 하나를 연결하도록 구성되는 스캔 체인의 다중 고장 진단장치.
  10. 제 1항에 있어서,
    상기 복수의 스캔 셀 각각은 복수의 트랜지스터를 포함하고,
    상기 복수의 트랜지스터는 제1 트랜지스터, 상기 제1 트랜지스터와 선택적으로 온 오프되는 제2 트랜지스터, 상기 제2 트랜지스터와 전기적으로 연결되는 제3 트랜지스터, 및 상기 제3 트랜지스터와 선택적으로 온 오픈되는 제4 트랜지스터를 포함하는 스캔 체인의 다중 고장 진단장치.
  11. 스캔 체인의 다중 고장 진단방법에 있어서,
    정상 스캔 체인에 마련되고 제1 방향을 따라 전기적으로 연결된 복수의 정상 스캔 셀의 입력 값을 제1 입력 값으로 초기화하는 과정;
    고장 스캔 체인에 마련되고 상기 제1 방향을 따라 전기적으로 연결되고 제2 입력 값으로 고착된 복수의 고장 스캔 셀 및 상기 복수의 정상 스캔 셀을 복수의 진단라인을 통해 상기 제1 입력 값을 인가하는 제1 전원라인과 제2 방향을 따라 각각 전기적으로 연결하는 과정;
    상기 복수의 정상 스캔 셀을 상기 제1 입력 값으로 초기화하고, 상기 복수의 고장 스캔 셀 및 상기 복수의 정상 스캔 셀을 상기 복수의 진단라인을 통해 상기 제2 입력 값을 인가하는 제2 전원라인과 상기 제2 방향을 따라 각각 전기적으로 연결하는 과정;
    상기 복수의 정상 스캔 셀의 입력 값을 상기 제1 방향을 따라 출력하는 과정; 및
    상기 제2 입력 값이 출력된 상기 복수의 정상 스캔 셀과 각각 전기적으로 연결된 상기 복수의 고장 스캔 셀의 다중 고착 고장 정보를 진단하는 과정;을 포함하는 스캔 체인의 다중 고장 진단방법.
  12. 제 11항에 있어서,
    상기 제1 입력 값이 0이면 상기 제2 입력 값은 1이고, 상기 제1 입력 값이 1이면 상기 제2 입력 값은 0인 스캔 체인의 다중 고장 진단방법.
  13. 제 11항에 있어서,
    상기 복수의 고장 스캔 셀에 고착된 상기 제2 입력 값은 상기 복수의 고장 스캔 셀에 인가된 전압과 상기 복수의 정상 스캔 셀에 인가된 전압의 충돌로 인해 상기 복수의 고장 스캔 셀과 상기 제2 방향을 따라 전기적으로 연결된 상기 복수의 정상 스캔 셀에 각각 복사되도록 구성되는 스캔 체인의 다중 고장 진단방법.
  14. 제 11항에 있어서,
    상기 제1 전원라인은 제2 입력 값을 입력하는 VDD전원 및 인버터를 포함하고,
    상기 제2 전원라인은 상기 제1 입력 값을 입력하는 VSS전원 및 인버터를 포함하는 스캔 체인의 다중 고장 진단방법.
  15. 제 11항에 있어서,
    상기 복수의 고장 스캔 셀 및 상기 복수의 정상 스캔 셀 각각은 복수의 트랜지스터를 포함하고,
    상기 복수의 트랜지스터는 제1 트랜지스터, 상기 제1 트랜지스터와 선택적으로 온 오프되는 제2 트랜지스터, 상기 제1 트랜지스터와 전기적으로 연결되는 제3 트랜지스터, 및 상기 제3 트랜지스터와 선택적으로 온 오픈되는 제4 트랜지스터를 포함하는 스캔 체인의 다중 고장 진단방법.
  16. 제 15항에 있어서,
    상기 복수의 진단라인을 통해 상기 제2 방향을 따라 상기 제2 전원라인과 전기적으로 연결된 상기 복수의 정상 스캔 셀 각각의 제1 노드의 전압이 상승되는 과정;
    전압이 상승된 상기 제1 노드에 의해 상기 제1 트랜지스터가 오프되고, 상기 제2 트랜지스터가 온되는 과정;
    상기 제2 트랜지스터에 의해 상기 제2 전원라인의 전압이 제2 노드로 전달되는 과정;
    상기 제2 노드의 전압에 의해 상기 제3 트랜지스터 온되고, 상기 제4 트랜지스터가 오프되는 과정; 및
    상기 제3 트랜지스터에 의해 상기 제1 노드의 전압이 상기 제2 입력 값의 전압으로 변경되는 과정;을 더 포함하는 스캔 체인의 다중 고장 진단방법.
  17. 스캔 체인의 다중 고장 진단방법에 있어서,
    지연된 복수의 고장 스캔 셀을 포함하는 고장 스캔 체인과 전기적으로 연결되는 정상 스캔 체인에 포함되고 제1 방향을 따라 전기적으로 연결된 복수의 정상 스캔 셀을 제1 입력 값 및 제2 입력 값으로 교차하여 초기화하는 과정;
    상기 고장 스캔 체인 및 상기 정상 스캔 체인을 복수의 진단라인을 통해 상기 제1 입력 값을 인가하는 제1 전원라인 및 상기 제2 입력 값을 인가하는 제2 전원라인과 제2 방향을 따라 전기적으로 연결하는 과정;
    상기 고장 스캔 체인 및 상기 정상 스캔 체인을 한 클락 작동시키고 상기 복수의 정상 스캔 셀의 출력 값을 출력데이터로 저장하는 과정;
    상기 복수의 정상 스캔 셀을 상기 제1 입력 값으로 초기화하고, 상기 고장 스캔 체인 및 상기 정상 스캔 체인을 상기 복수의 진단라인을 통해 상기 제1 전원라인 및 상기 제2 전원라인과 상기 제2 방향을 따라 전기적으로 연결하는 과정;
    상기 복수의 정상 스캔 셀에 입력된 값을 상기 제1 방향을 따라 출력하는 과정; 및
    상기 복수의 정상 스캔 셀 중 상기 출력데이터와 다른 출력 값을 출력하는 상기 복수의 정상 스캔 셀과 각각 전기적으로 연결된 상기 복수의 고장 스캔 셀의 다중 지연 고장 정보를 진단하는 과정;을 포함하는 스캔 체인의 다중 고장 진단방법.
  18. 제 17항에 있어서,
    상기 제1 입력 값이 0이면 상기 제2 입력 값은 1이고, 상기 제1 입력 값이 1이면 상기 제2 입력 값은 0인 스캔 체인의 다중 고장 진단방법.
  19. 제 17항에 있어서,
    상기 복수의 고장 스캔 셀에 지연된 상기 제1 입력 값 및 상기 제2 입력 값은 상기 복수의 고장 스캔 셀에 인가된 전압과 상기 복수의 정상 스캔 셀에 인가된 전압의 충돌로 인해 상기 복수의 고장 스캔 셀과 각각 전기적으로 연결된 상기 복수의 정상 스캔 셀에 복사되도록 구성되는 스캔 체인의 다중 고장 진단방법.
  20. 제 17항에 있어서,
    상기 제1 전원라인이 VDD전원을 포함하면 상기 제2 전원라인은 VSS전원을 포함하고,
    상기 제1 전원라인이 VSS전원을 포함하면 상기 제2 전원라인은 VDD전원을 포함하는 스캔 체인의 다중 고장 진단방법.
KR1020210190872A 2021-12-29 2021-12-29 스캔 체인의 다중 고장 진단장치 및 방법 KR102670130B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210190872A KR102670130B1 (ko) 2021-12-29 2021-12-29 스캔 체인의 다중 고장 진단장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210190872A KR102670130B1 (ko) 2021-12-29 2021-12-29 스캔 체인의 다중 고장 진단장치 및 방법

Publications (2)

Publication Number Publication Date
KR20230101082A KR20230101082A (ko) 2023-07-06
KR102670130B1 true KR102670130B1 (ko) 2024-05-27

Family

ID=87185414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210190872A KR102670130B1 (ko) 2021-12-29 2021-12-29 스캔 체인의 다중 고장 진단장치 및 방법

Country Status (1)

Country Link
KR (1) KR102670130B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100901522B1 (ko) 2007-08-07 2009-06-08 연세대학교 산학협력단 심볼릭 시뮬레이션을 이용한 스캔 체인 고장 진단 방법 및장치
US20180059177A1 (en) 2016-08-31 2018-03-01 Freescale Semiconductor, Inc. Scan circuitry with iddq verification
KR101837899B1 (ko) 2017-04-18 2018-03-13 연세대학교 산학협력단 스캔 체인의 고장을 진단하는 장치 및 방법
KR102273138B1 (ko) 2020-02-28 2021-07-02 연세대학교 산학협력단 스캔 체인 내 다중 고장을 진단하기 위한 장치 및 방법
KR102279047B1 (ko) 2020-03-31 2021-07-16 연세대학교 산학협력단 필터를 이용한 스캔 체인 고장 진단 방법 및 그를 위한 장치
US11092645B2 (en) 2018-11-27 2021-08-17 Siemens Industry Software Inc. Chain testing and diagnosis using two-dimensional scan architecture
US11408938B2 (en) 2019-02-12 2022-08-09 Siemens Industry Software Inc. Bidirectional scan cells for single-path reversible scan chains
US11567132B2 (en) 2021-02-17 2023-01-31 Uif (University Industry Foundation), Yonsei University Scan apparatus capable of fault diagnosis and scan chain fault diagnosis method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7840861B2 (en) * 2006-06-27 2010-11-23 Silicon Image, Inc. Scan-based testing of devices implementing a test clock control structure (“TCCS”)
KR20090032302A (ko) * 2007-09-27 2009-04-01 삼성전자주식회사 반도체 테스트 시스템 및 그것의 테스트 방법
US8812921B2 (en) * 2011-10-25 2014-08-19 Lsi Corporation Dynamic clock domain bypass for scan chains

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100901522B1 (ko) 2007-08-07 2009-06-08 연세대학교 산학협력단 심볼릭 시뮬레이션을 이용한 스캔 체인 고장 진단 방법 및장치
US20180059177A1 (en) 2016-08-31 2018-03-01 Freescale Semiconductor, Inc. Scan circuitry with iddq verification
KR101837899B1 (ko) 2017-04-18 2018-03-13 연세대학교 산학협력단 스캔 체인의 고장을 진단하는 장치 및 방법
US11092645B2 (en) 2018-11-27 2021-08-17 Siemens Industry Software Inc. Chain testing and diagnosis using two-dimensional scan architecture
US11408938B2 (en) 2019-02-12 2022-08-09 Siemens Industry Software Inc. Bidirectional scan cells for single-path reversible scan chains
KR102273138B1 (ko) 2020-02-28 2021-07-02 연세대학교 산학협력단 스캔 체인 내 다중 고장을 진단하기 위한 장치 및 방법
KR102279047B1 (ko) 2020-03-31 2021-07-16 연세대학교 산학협력단 필터를 이용한 스캔 체인 고장 진단 방법 및 그를 위한 장치
US11567132B2 (en) 2021-02-17 2023-01-31 Uif (University Industry Foundation), Yonsei University Scan apparatus capable of fault diagnosis and scan chain fault diagnosis method

Also Published As

Publication number Publication date
KR20230101082A (ko) 2023-07-06

Similar Documents

Publication Publication Date Title
US6490702B1 (en) Scan structure for improving transition fault coverage and scan diagnostics
TWI286280B (en) Self-healing chip-to-chip interface
US20060125470A1 (en) System and method for IDDQ measurement in system on a chip (SOC) design
US9678152B2 (en) Scan chain latch design that improves testability of integrated circuits
US20040017219A1 (en) System on chip (SOC) and method of testing and/or debugging the system on chip
JP2006329995A (ja) チャネル切替え回路
CN103913702A (zh) 对基于扫描的测试减小扫描移位时局部级峰值功率的系统
US20100237900A1 (en) Semiconductor integrated circuit including a power controllable region
US6453436B1 (en) Method and apparatus for improving transition fault testability of semiconductor chips
WO2018211774A1 (ja) デバイスの検査方法
KR102670130B1 (ko) 스캔 체인의 다중 고장 진단장치 및 방법
JP2680259B2 (ja) 自動開放検出方法
US11879940B2 (en) Dynamic generation of ATPG mode signals for testing multipath memory circuit
US20060242505A1 (en) Apparatus for performing stuck fault testings within an integrated circuit
JP4842876B2 (ja) 故障診断装置及び故障診断方法
US11408938B2 (en) Bidirectional scan cells for single-path reversible scan chains
JP2009264948A (ja) 半導体装置
US20050093568A1 (en) Semiconductor logic circuit device having pull-up/pull-down circuit for input buffer pad and wafer-probing testing method therefor
US7755408B2 (en) Redundancy in signal distribution trees
US20080155365A1 (en) Scan chain architecture for increased diagnostic capability in digital electronic devices
EP3062118B1 (en) Switched probe contact
Fan et al. Stuck-open fault diagnosis with stuck-at model
JP4197678B2 (ja) 半導体装置
US7500165B2 (en) Systems and methods for controlling clock signals during scan testing integrated circuits
Song et al. Lvi and lvp applications in in-line scan chain failure analysis

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant