KR101837899B1 - 스캔 체인의 고장을 진단하는 장치 및 방법 - Google Patents

스캔 체인의 고장을 진단하는 장치 및 방법 Download PDF

Info

Publication number
KR101837899B1
KR101837899B1 KR1020170049592A KR20170049592A KR101837899B1 KR 101837899 B1 KR101837899 B1 KR 101837899B1 KR 1020170049592 A KR1020170049592 A KR 1020170049592A KR 20170049592 A KR20170049592 A KR 20170049592A KR 101837899 B1 KR101837899 B1 KR 101837899B1
Authority
KR
South Korea
Prior art keywords
scan cell
probability matrix
failure
scan
output
Prior art date
Application number
KR1020170049592A
Other languages
English (en)
Inventor
강성호
김태현
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020170049592A priority Critical patent/KR101837899B1/ko
Application granted granted Critical
Publication of KR101837899B1 publication Critical patent/KR101837899B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 스캔 체인의 고장을 진단하는 장치 및 방법을 개시한다. 본 발명의 일실시예에 따르면 스캔 체인의 고장을 진단하는 고장 진단 장치는 고장 로그(fail log) 정보에 기초하여 비정상 출력을 제공하는 제1 스캔 셀을 결정하는 고장 진단부; 및 상기 결정된 제1 스캔 셀로부터 적어도 하나 이상의 논리 게이트들을 통하여 상기 제1 스캔 셀에 입력을 제공하는 제2 스캔 셀까지 확률 행렬을 계산하는 계산부를 포함할 수 있다.

Description

스캔 체인의 고장을 진단하는 장치 및 방법{APPARATUS AND METHOD FOR DIAGNOSING FAILURE OF SCAN CHAIN}
본 발명은 스캔 체인의 고장을 진단하는 기술적 사상에 관한 것으로, 구체적으로, 회로의 테스트에 이용되는 스캔 체인에서의 고장 스캔 셀을 추적하여 스캔 체인의 고장을 진단하는 장치 및 방법에 관한 것 이다.
집적 회로 테스트 방법에는 스캔 테스트 기법이 일반적으로 널리 이용되고 있다. 스캔 테스트 기법을 위해서는 스캔 셀이 필수적으로 활용될 필요성이 존재한다. 따라서, 스캔 셀의 수는 회로의 복잡도에 비례하여 증가할 수 있다. 이러한 스캔 셀에 고장이 발생할 경우, 테스트를 위한 입력 값과 출력 값 모두 확인이 불가능해지므로 스캔 테스트 자체가 불가능할 수 있다.
따라서, 집적 회로에 대한 테스트를 성공적으로 수행하기 위하여 스캔 체인의 신뢰도가 먼저 보장되어야 한다. 또한, 스캔 체인에 고장이 자주 발생한다면 원인을 파악하여 제거함으로써 집적회로의 수율을 확보할 필요성이 있다.
일반적으로, 스캔 체인의 고장을 진단하기 위하여 하드웨어를 기반 테스트 방법과 소프트웨어 기반 테스트 방법이 존재한다.
먼저, 하드웨어를 기반 테스트 방법은 스캔 셀 또는 스캔 체인 주변에 추가적인 하드웨어를 설계하여, 스캔 아웃 패턴에서 고장의 위치와 종류를 확인할 수 있다.
다음으로, 소프트웨어 기반 테스트 방법은 회로의 디자인 파일과 자동 테스트 장비(automatic test equipment, ATE)에서 출력되는 고장 로그(fail log) 정보를 기반으로, 시뮬레이션을 통하여 특정 위치에 고장이 존재한다고 가정할 때 출력되는 시뮬레이션 값과 고장 로그 정보 간에 일치 여부를 비교하여 고장의 위치를 찾는다.
여기서, 하드웨어 기반 테스트 방법은 고장의 위치를 소프트웨어 기반 테스트 방법에 비하여 상대적으로 보다 정확한 고장 위치를 찾을 수 있지만, 추가 하드웨어가 필요하며 추가 하드웨어를 컨트롤 하는 신호와 자체 테스트 또한 필요하므로 사용에 많은 제한이 있다.
따라서, 추가적인 하드웨어 없이 소프트웨어만을 활용하되, 기존 소프트웨어 기반으로 하는 테스트 방법보다 상대적으로 정확하게 고장 위치를 찾는 방법 및 장치가 연구될 필요성이 있다.
한국공개특허 제10-2010-0024914호, "테스트 중인 장치의 스캔 체인에서 스턱-앳 결함의 위치를 추정" 한국공개특허 제10-2007-0092352호, "테스트 회로 변환 방법" 한국공개특허 제10-2008-0050858호, "기능 로직을 이용한 스캔 체인 검사 방법" 일본공개특허 제2015-206785호, "반도체 장치, 진단 테스트 방법 및 진단 테스트 회로"
본 발명은 스캔 체인의 고장을 진단하는 장치 및 방법을 제공하고자 한다.
본 발명은 회로의 테스트에 이용되는 스캔 체인에서의 고장 위치를 역추적하여 스캔 체인의 고장 위치를 검출함으로써 스캔 체인의 고장을 진단하는 장치 및 방법을 제공하고자 한다.
본 발명은 출력 스캔 셀부터 적어도 하나 이상의 논리 게이트들을 통하여 출력 스캔 셀로 입력을 제공하는 입력 스캔 셀까지 순차적으로 확률 행렬을 계산하는 장치 및 방법을 제공하고자 한다.
본 발명은 순차적으로 계산된 확률 행렬에 기초하여 입력 스캔 셀의 고장 여부를 판단하는 장치 및 방법을 제공하고자 한다.
본 발명은 하나의 스캔 셀 및 하나의 논리 게이트 중 어느 하나에서 출력과 입력에 기초하여 확률 행렬을 계산하는 장치 및 방법을 제공하고자 한다.
본 발명은 계산된 확률 행렬의 성분에 상응하는 확률 값과 기준값을 비교하여 입력 스캔 셀의 고장 여부를 판단하는 장치 및 방법을 제공하고자 한다.
본 발명은 고장 로그 정보와 정상 출력 정보를 비교하여 비정상 출력을 제공하는 스캔 셀을 결정하는 장치 및 방법을 제공하고자 한다.
본 발명은 고장 로그 정보에 기초하여 비정상 출력을 제공하는 출력 스캔 셀을 결정하고, 결정된 스캔 셀로부터 논리 게이트들을 통하여 입력 스캔 셀까지 확률 행렬을 계산하며, 계산된 확률 행렬에 기초하여 비정상 입력을 제공하는 스캔 셀을 검출하는 장치 및 방법을 제공하고자 한다.
본 발명의 일실시예에 따르면 스캔 체인의 고장을 진단하는 고장 진단 장치는 고장 로그(fail log) 정보에 기초하여 비정상 출력을 제공하는 제1 스캔 셀을 결정하는 고장 진단부, 및 상기 결정된 제1 스캔 셀로부터 적어도 하나 이상의 논리 게이트들을 통하여 상기 제1 스캔 셀에 입력을 제공하는 제2 스캔 셀까지 확률 행렬을 계산하는 계산부를 포함할 수 있다.
본 발명의 일실시예에 따르면 스캔 체인의 고장을 진단하는 고장 진단 장치는 상기 제1 스캔 셀의 출력과 상기 적어도 하나 이상의 논리 게이트들 중 상기 제1 스캔 셀에 연결된 제1 논리 게이트로부터의 입력에 기초하여 제1 확률 행렬을 계산하고, 상기 제1 논리 게이트의 출력과 상기 적어도 하나 이상의 논리 게이트들 중 상기 제1 논리 게이트에 연결된 제2 논리 게이트로부터의 입력에 기초하여 제2 확률 행렬을 계산하며, 상기 제2 논리 게이트의 출력과 상기 제2 논리 게이트에 연결된 상기 제2 스캔 셀로부터의 입력에 기초하여 제3 확률 행렬을 계산하고, 상기 제1 확률 행렬, 상기 제2 확률 행렬 및 상기 제3 확률 행렬에 대하여 순차적으로 행렬 곱셈 연산을 수행하여 제4 확률 행렬을 계산할 수 있다.
본 발명의 일실시예에 따르면 스캔 체인의 고장을 진단하는 고장 진단 장치는 상기 제4 확률 행렬에 기초하여 상기 제2 스캔 셀로부터 상기 제1 스캔 셀로의 입력에 대한 고장 여부를 판단할 수 있다.
본 발명의 일실시예에 따르면 스캔 체인의 고장을 진단하는 고장 진단 장치는 상기 제4 확률 행렬에서의 확률 값이 기준 값보다 클 경우, 상기 제2 스캔 셀을 고장 스캔 셀로서 판단하고, 상기 제4 확률 행렬에서의 확률 값이 상기 기준 값보다 작을 경우, 상기 제2 스캔 셀을 정상 스캔 셀로서 판단할 수 있다.
본 발명의 일실시예에 따르면 스캔 체인의 고장을 진단하는 고장 진단 장치는 상기 제1 확률 행렬의 성분(entry)들을 상기 제1 스캔 셀의 출력 및 상기 제1 논리 게이트로부터의 입력에 기초하여 계산하고, 상기 제2 확률 행렬의 성분(entry)들을 상기 제1 논리 게이트의 출력 및 상기 제2 논리 게이트로부터의 입력에 기초하여 계산하며, 상기 제3 확률 행렬의 성분(entry)들을 상기 제2 논리 게이트의 출력 및 상기 제2 스캔 셀로부터의 입력에 기초하여 계산할 수 있다.
본 발명의 일실시예에 따르면 스캔 체인의 고장을 진단하는 고장 진단 장치는 상기 고장 로그(fail log) 정보와 정상 테스트 정보를 비교하여 상기 제1 스캔 셀이 상기 비정상 출력을 제공하는지 여부를 판단할 수 있다.
본 발명의 일실시예에 따르면 스캔 체인의 고장을 진단하는 고장 진단 장치는 상기 고장 로그(fail log) 정보에 포함되는 제1 출력 정보와 상기 정상 테스트 정보에 포함되는 제2 출력 정보를 비교하여, 상기 제1 출력 정보와 상기 제2 출력 정보 간에 불일치 되는 출력을 제공하는 스캔 셀을 상기 제1 스캔 셀로 결정할 수 있다.
본 발명의 일실시예에 따르면 스캔 체인의 고장을 진단하는 고장 진단 장치는 상기 적어도 하나 이상의 논리 게이트들을 통하여 상기 제1 스캔 셀로부터 상기 제2 스캔 셀까지 역추적(backtracking)하여 상기 확률 행렬을 계산할 수 있다.
본 발명의 일실시예에 따르면 스캔 체인의 고장을 진단하는 고장 진단 장치는 상기 계산된 확률 행렬에 기초하여 상기 제2 스캔 셀로부터 상기 제1 스캔 셀로의 입력에 대한 고장 확률을 계산할 수 있다.
본 발명의 일실시예에 따르면 스캔 체인의 고장을 진단하는 고장 진단 방법은 고장 진단부에서, 고장 로그(fail log) 정보에 기초하여 비정상 출력을 제공하는 제1 스캔 셀을 결정하는 단계, 및 계산부에서, 상기 결정된 제1 스캔 셀로부터 적어도 하나 이상의 논리 게이트들을 통하여 상기 제1 스캔 셀에 입력을 제공하는 제2 스캔 셀까지 확률 행렬을 계산하는 단계를 포함할 수 있다.
본 발명의 일실시예에 따르면 스캔 체인의 고장을 진단하는 고장 진단 방법은 상기 계산부에서, 상기 제1 스캔 셀의 출력과 상기 적어도 하나 이상의 논리 게이트들 중 상기 제1 스캔 셀에 연결된 제1 논리 게이트로부터의 입력에 기초하여 제1 확률 행렬을 계산하는 단계, 상기 계산부에서, 상기 제1 논리 게이트의 출력과 상기 적어도 하나 이상의 논리 게이트들 중 상기 제1 논리 게이트에 연결된 제2 논리 게이트로부터의 입력에 기초하여 제2 확률 행렬을 계산하는 단계, 상기 계산부에서, 상기 제2 논리 게이트의 출력과 상기 제2 논리 게이트에 연결된 상기 제2 스캔 셀로부터의 입력에 기초하여 제3 확률 행렬을 계산하는 단계, 및 상기 계산부에서, 상기 제1 확률 행렬, 상기 제2 확률 행렬 및 상기 제3 확률 행렬에 대하여 순차적으로 행렬 곱셈 연산을 수행하여 제4 확률 행렬을 계산하는 단계를 포함할 수 있다.
본 발명의 일실시예에 따르면 스캔 체인의 고장을 진단하는 고장 진단 방법은 상기 고장 진단부에서, 상기 제4 확률 행렬에 기초하여 상기 제2 스캔 셀로부터의 입력에 대한 고장 여부를 판단하는 단계를 더 포함할 수 있다.
본 발명의 일실시예에 따르면 스캔 체인의 고장을 진단하는 고장 진단 방법은 상기 고장 진단부에서, 상기 고장 로그(fail log) 정보와 정상 테스트 정보를 비교하여 상기 제1 스캔 셀이 상기 비정상 출력을 제공하는지 여부를 판단하는 단계를 포함할 수 있다.
본 발명의 일실시예에 따르면 스캔 체인의 고장을 진단하는 고장 진단 방법은 상기 계산부에서, 상기 적어도 하나 이상의 논리 게이트들을 통하여 상기 제1 스캔 셀로부터 상기 제2 스캔 셀까지 역추적(backtracking)하여 상기 확률 행렬을 계산하는 단계를 포함할 수 있다.
본 발명의 일실시예에 따르면 고장 진단 장치는 고장 로그(fail log) 정보와 정상 테스트 정보에 기초하여 비정상 출력을 제공하는 스캔 셀을 결정하고, 결정된 스캔 셀로부터 입력을 제공하는 스캔 셀까지 역추적하여 확률 행렬을 계산함으로써 스캔 체인의 진단 정확도를 향상시킬 수 있다.
또한, 본 발명의 일실시예에 따르면 고장 진단 장치는 결정된 스캔 셀로부터 입력을 제공하는 스캔 셀까지 역추적하여 확률 행렬을 계산하고, 스캔 체인에서 비정상 입력을 제공하는 스캔 셀의 위치를 결정하여 스캔 체인 진단에 반영할 수 있다.
또한, 본 발명의 일실시예에 따르면 고장 진단 장치는 계산된 확률 행렬을 스캔 체인 진단에 이용함으로써 하드웨어의 오버헤드(overhead) 없이 보다 정확하게 스캔 체인에 대한 진단을 수행할 수 있다.
또한, 본 발명의 일실시예에 따르면 고장 진단 장치는 확률 행렬을 스캔 체인 진단에 이용함으로써 스캔 체인을 활용하여 테스트하는 모든 회로에 대한 고장 진단의 정확성을 향상시킬 수 있다.
또한, 본 발명의 일실시예에 따르면 고장 진단 장치는 고장 로그 정보에 기초하여 비정상 출력을 제공하는 출력 스캔 셀을 결정하고, 결정된 스캔 셀로부터 논리 게이트들을 통하여 입력 스캔 셀까지 확률 행렬을 계산하며, 계산된 확률 행렬에 기초하여 비정상 입력을 제공하는 스캔 셀을 검출할 수 있다.
또한, 본 발명의 일실시예에 따르면 고장 진단 장치는 확률 행렬을 스캔 체인 진단에 이용함으로써 스캔 체인에 대한 정확한 고장 진단을 수행하여 고장 원인을 정확하게 파악할 수 있다.
또한, 본 발명의 일실시예에 따르면 고장 진단 장치는 확률 행렬을 스캔 체인 진단에 이용함으로써 정확한 진단에 기초하여 고장 발생률을 낮추어 집적 회로의 생산 수율을 높일 수 있다.
또한, 본 발명의 일실시예에 따르면 고장 진단 장치는 확률 행렬을 스캔 체인 진단에 이용함으로써 하드웨어적 제한 없이 보다 정확한 진단을 수행할 수 있다.
또한, 본 발명의 일실시예에 따르면 고장 진단 장치는 확률 행렬을 스캔 체인 진단에 이용함으로써 입력 스캔 체인과 출력 스캔 체인 간에 여러 개의 논리 게이트들이 연결된 경우에도 최초 입력 값에 대한 확률을 계산할 수 있다.
도 1은 본 발명의 일실시예에 따른 고장 진단 장치의 블록도를 도시한다.
도 2 및 도 3은 본 발명의 일실시예에 따른 고장 진단 장치의 역추적 동작과 관련된 블록도를 도시한다.
도 4 내지 도 6은 본 발명의 일실시예에 따른 고장 진단 방법과 관련된 흐름도를 도시한다.
이하, 본 문서의 다양한 실시 예들이 첨부된 도면을 참조하여 기재된다.
실시 예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다.
하기에서 다양한 실시 예들을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
그리고 후술되는 용어들은 다양한 실시 예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다.
"제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다.
본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다.
어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.
예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다.
즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
도 1은 본 발명의 일실시예에 따른 고장 진단 장치의 블록도를 도시한다.
구체적으로, 도 1은 본 발명의 일실시예에 따른 고장 진단 장치의 구성 요소들을 도시한다. 이하 사용되는 '..부', '..기' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어, 또는, 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
도 1을 참고하면, 본 발명의 일실시예에 따른 고장 진단 장치(100)는 고장 진단부(110) 및 계산부(120)를 포함한다.
고장 진단부(110)는 고장 로그(fail log) 정보에 기초하여 비정상 출력을 제공하는 제1 스캔 셀을 결정한다. 즉, 고장 진단부(110)는 고장 로그 정보에 기초하여 비정상 출력을 제공하는 스캔 셀을 식별하여, 제1 스캔 셀로 결정한다.
본 발명의 일실시예에 따르면 고장 진단부(110)는 자동 테스트 장비(automatic test equipment, ATE)로부터 테스트 결과로서 수신되는 고장 로그 정보와 스캔 체인 회로의 설계 시 결정된 정상 테스트 정보를 비교하여 비정상 출력을 제공하는 제1 스캔 셀을 식별할 수 있다. 일례로, 제1 스캔 셀은 비정상 스캔 셀, 출력 스캔 셀, 및 시작점 스캔 셀을 포함할 수 있다.
즉, 고장 진단부(110)는 고장 로그 정보에 포함되는 제1 출력 정보와 정상 테스트 정보에 포함되는 제2 출력 정보를 비교하여 제1 출력 정보와 제2 출력 정보 간에 불일치 되는 출력을 제공하는 스캔 셀을 제1 스캔 셀로 결정할 수 있다.
또한, 고장 진단부(110)는 고장 로그 정보와 정상 테스트 정보를 비교하여 제1 스캔 셀이 비정상 출력을 제공하는지 여부를 판단할 수 있다. 즉, 고장 진단부(110)는 고장 로그 정보에서의 제1 스캔 셀의 출력 정보와 정상 테스트 정보에서의 제1 스캔 셀의 출력 정보를 비교하여 일치할 경우, 제1 스캔 셀이 정상 출력을 제공하는 것으로 판단하고, 불일치할 경우, 제1 스캔 셀이 비정상 출력을 제공하는 것으로 판단할 수 있다.
또한, 고장 진단부(110)는 확률 행렬에 기초하여 입력 스캔 셀로부터 출력 스캔 셀로의 입력에 대한 고장 여부를 판단할 수 있다.
또한, 고장 진단부(110)는 확률 행렬의 성분에 해당하는 확률 값과 기준값을 비교하여 입력 스캔 셀의 고장 여부를 판단할 수 있다.
즉, 고장 진단부(110)는 확률 행렬에서의 확률 값이 기준값보다 클 경우, 입력 스캔 셀을 고장 스캔 셀로 판단하고, 확률 행렬에서의 확률 값이 기준값보다 작을 경우, 입력 스캔 셀을 정상 스캔 셀로 판단할 수 있다.
본 발명의 일실시예에 따르면 계산부(120)는 고장 진단부(110)에서 결정된 제1 스캔 셀로부터 적어도 하나 이상의 논리 게이트들을 통하여 제1 스캔 셀에 입력을 제공하는 제2 스캔 셀까지 확률 행렬을 계산할 수 있다.
일례로, 제1 스캔 셀은 출력 스캔 셀 및 비정상 출력을 제공하는 스캔 셀을 포함할 수 있다. 예를 들어, 제2 스캔 셀은 입력 스캔 셀 및 입력을 제공하는 스캔 셀을 포함할 수 있다.
일례로, 적어도 하나 이상의 논리 게이트들은 제1 스캔 셀과 제2 스캔 셀 사이에 위치하는 논리 회로의 구성 요소들을 포함할 수 있다.
본 발명의 일실시예에 따르면 계산부(120)는 제1 스캔 셀의 출력과 적어도 하나 이상의 논리 게이트들 중 제1 스캔 셀에 연결된 제1 논리 게이트로부터의 입력에 기초하여 제1 확률 행렬을 계산할 수 있다. 여기서, 제1 스캔 셀은 제1 논리 게이트의 출력을 입력으로서 수신하여 출력을 제공할 수 있다.
일례로, 계산부(120)는 제1 논리 게이트의 출력과 제1 논리 게이트에 연결된 제2 논리 게이트로부터의 입력에 기초하여 제2 확률 행렬을 계산할 수 있다. 여기서, 제1 논리 게이트는 제2 논리 게이트의 출력을 입력으로서 수신하여 출력을 제공할 수 있다.
본 발명의 일실시예에 따르면 계산부(120)는 제2 논리 게이트의 출력과 제2 논리 게이트에 연결된 제2 스캔 셀로부터의 입력에 기초하여 제3 확률 행렬을 계산할 수 있다. 여기서, 제2 논리 게이트는 제2 스캔 셀의 출력을 입력으로서 수신하여 출력을 제공할 수 있다.
또한, 계산부(120)는 제1 확률 행렬의 성분(entry)들을 제1 스캔 셀의 출력 및 제1 논리 게이트로부터의 입력에 기초하여 계산할 수 있다. 일례로, 계산부(120)는 하기 수학식 1과 같이 확률 행렬의 성분을 계산할 수 있다.
[수학식 1]
Figure 112017037738392-pat00001
수학식 1에 따르면, PGATE는 특정 논리 게이트에 대한 확률 행렬을 나타낼 수 있고, P00은 특정 논리 게이트에서 출력 값이 "0"일 때 입력 값이 "0"일 확률에 해당하는 행렬의 성분을 나타낼 수 있으며, P01은 특정 논리 게이트에서 출력 값이 "0"일 때 입력 값이 "1"일 확률에 해당하는 행렬의 성분을 나타낼 수 있고, P10은 특정 논리 게이트에서 출력 값이 "1"일 때 입력 값이 "0"일 확률에 해당하는 행렬의 성분을 나타낼 수 있으며, P11은 특정 논리 게이트에서 출력 값이 "1"일 때 입력 값이 "1"일 확률에 해당하는 행렬의 성분을 나타낼 수 있다.
본 발명의 일실시예에 따르면 특정 논리 게이트는 OR 게이트, NAND 게이트, NOR 게이트, NAND 게이트, XOR 게이트, XNOR 게이트를 포함할 수 있다. 상술한 설명에서 입력 및 출력이 "0" 및 "1"인 경우를 예시적으로 설명하였으나, 입력 및 출력은 상술한 예들에 한정되지 않는다.
또한, 계산부(120)는 제2 확률 행렬의 성분들을 제1 논리 게이트의 출력 및 제2 논리 게이트로부터의 입력에 기초하여 계산할 수 있고, 제3 확률 행렬의 성분들을 상기 제2 논리 게이트의 출력 및 제2 스캔 셀로부터의 입력에 기초하여 계산할 수 있다.
일례로, 제2 논리 게이트로부터의 입력은 제2 논리 게이트의 출력을 포함할 수 있고, 제2 스캔 셀로부터의 입력은 제2 스캔 셀의 출력을 포함할 수 있다.
또한, 계산부(120)는 적어도 하나 이상의 논리 게이트들을 통하여 제1 스캔 셀로부터 제2 스캔 셀까지 역추적(backtracking)하여 확률 행렬을 계산할 수 있다.
여기서, 적어도 하나 이상의 논리 게이트들은 OR 게이트, NAND 게이트, NOR 게이트, NAND 게이트, XOR 게이트, XNOR 게이트를 포함할 수 있고, 확률 행렬은 제1 확률 행렬, 제2 확률 행렬, 제3 확률 행렬 및 제4 확률 행렬을 포함할 수 있다.
또한, 계산부(120)는 확률 행렬에 기초하여 제2 스캔 셀로부터 제1 스캔 셀로의 입력에 대한 고장 확률을 계산할 수 있다. 즉, 계산부(120)는 확률 행렬에 기초하여 제2 스캔 셀로부터 제1 스캔 셀로의 입력이 전달될 경우, 스캔 체인에서 고장이 발생할 확률을 수치화 할 수 있다.
본 발명의 다른 실시예에 따르면 고장 진단 장치(100)는 제어부(미도시)를 포함할 수 있다. 제어부(미도시)는 고장 진단부(110) 및 계산부(120)의 동작을 제어할 있다.
제어부(미도시)는 운영 체제 또는 응용 프로그램을 구동하여 제어부(미도시)에 연결된 다수의 하드웨어 또는 소프트웨어 구성요소들을 제어할 수 있고, 각종 데이터 처리 및 연산을 수행할 수 있다.
본 발명의 일실시예에 따르면 제어부(미도시)는 고장 진단 장치(100)가 이하 도 4, 5, 6 등에 도시된 절차를 수행하도록 제어할 수 있다.
도 2는 본 발명의 일실시예에 따른 고장 진단 장치의 역추적 동작과 관련된 블록도를 도시한다.
구체적으로, 도 2는 본 발명의 일실시예에 따른 고장 진단 장치가 고장 로그 정보에 기초하여 다수의 출력 스캔 셀들을 포함하는 출력 스캔 체인에서 비정상 출력을 제공하는 출력 스캔 셀을 결정하고, 결정된 출력 스캔 셀로부터 역추적하여 입력 스캔 셀을 결정하는 동작과 관련된 구성 요소들을 예시한다.
도 2를 참고하면, 고장 진단 장치(미도시)는 입력 스캔 체인(200), 논리 게이트들(210) 및 출력 스캔 체인(220)에 대한 정보를 획득할 수 있다.
일례로, 입력 스캔 체인(200)은 입력을 제공하는 스캔 체인 셀들의 집합을 포함할 수 있고, 논리 게이트들(210)은 입력 스캔 체인(200)과 출력 스캔 체인(220) 간에 데이터를 전달하는 경로를 포함할 수 있고, 출력 스캔 체인(220)은 출력 스캔 셀들의 집합을 포함할 수 있다.
본 발명의 일실시예에 따르면 고장 진단 장치(미도시)는 자동 검사 장비로부터 고장 로그 정보를 수신하고, 입력 스캔 체인(200)과 출력 스캔 체인(220)을 설계하면서 결정된 정상 테스트 정보와 수신된 고장 로그 정보를 비교할 수 있다.
여기서, 정상 테스트 정보는 스캔 체인을 설계하면서 입력에 대비하여 정상 출력을 제공할 경우에 해당하는 출력 정보를 포함할 수 있다.
또한, 고장 진단 장치(미도시)는 고장 로그 정보의 제1 출력 정보와 정상 테스트 정보의 제2 출력 정보를 비교하여 제1 출력 정보와 제2 출력 정보 간의 차이에 해당하는 출력 스캔 셀(222)를 결정할 수 있다.
다음으로, 고장 진단 장치(미도시)는 출력 스캔 셀(222)로부터 논리 게이트들(210)을 통하여 출력에 대비한 입력을 이용하여 입력 스캔 체인(200)까지의 확률 행렬을 계산하고, 확률 행렬 계산 결과에 따라 제1 입력 스캔 셀(202), 제2 입력 스캔 셀(204) 및 제3 입력 스캔 셀(206)에 대하여 출력 스캔 셀(222)의 비정상 출력에 대한 원인에 해당하는 셀들로 결정할 수 있다.
도 3은 본 발명의 일실시예에 따른 고장 진단 장치의 역추적 동작과 관련된 블록도를 도시한다.
구체적으로, 본 발명의 일실시예에 따른 고장 진단 장치가 출력 스캔 셀(310)로부터 입력 스캔 셀(330) 까지 역추적하여 확률 행렬 함수를 계산하는 동작과 관련된 구성 요소들을 예시한다.
도 3을 참고하면, 출력 스캔 셀(310)은 제1 논리 게이트(320) 내지 제4 논리 게이트(326)를 통하여 입력 스캔 셀(330)에 연결된다.
본 발명의 일실시예에 따르면 고장 진단 장치는 제1 논리 게이트(320)에서 입력과 출력에 기초하여 제1 확률 행렬 함수를 계산하고, 제2 논리 게이트(322)에서 입력과 출력에 기초하여 제2 확률 행렬 함수를 계산하며, 제3 논리 게이트(324)에서 입력과 출력에 기초하여 제3 확률 행렬 함수를 계산하고, 제4 논리 게이트(326)에서 입력과 출력에 기초하여 제4 확률 행렬 함수를 계산할 수 있다.
또한, 고장 진단 장치는 하기 표 1에 기초하여 제1 확률 행렬 함수를 계산할 수 있다. 일례로, 제1 논리 게이트(320)는 AND 게이트를 포함할 수 있다. 표 1을 참고하면 하기와 같다.
[표 1]
Figure 112017037738392-pat00002
표 1을 참고하면, AND 게이트에서 출력이 "0"일때 입력이 "0"일 확률은 "2/3"일 수 있고, AND 게이트에서 출력이 "0"일때 입력이 "1"일 확률은 "1/3"일 수 있으며, AND 게이트에서 출력이 "1"일 때 입력이 "0"일 확률은 "0"일 수 있고, AND 게이트에서 출력이 "1"일 때 입력이 "1"일 확률은 "1"일 수 있다.
고장 진단 장치는 표 1에 기초하여 계산된 제1 확률 행렬을 하기 수학식 2와 같이 계산할 수 있다. 수학식 2는 하기와 같을 수 있다.
[수학식 2]
Figure 112017037738392-pat00003
수학식 2에 따르면, PAND는 AND 게이트에서 출력 "0" 또는 "1"일 때 입력 "0" 또는 "1"일 확률 값을 성분들로 포함하는 확률 행렬을 나타낼 수 있다.
또한, 고장 진단 장치는 하기 표 2에 기초하여 제2 확률 행렬 함수를 계산할 수 있다. 일례로, 제2 논리 게이트(322)는 NAND 게이트를 포함할 수 있다. 표 2를 참고하면 하기와 같다.
[표 2]
Figure 112017037738392-pat00004
표 2를 참고하면, NAND 게이트에서 출력이 "0"일때 입력이 "0"일 확률은 "0"일 수 있고, NAND 게이트에서 출력이 "0"일때 입력이 "1"일 확률은 "1"일 수 있으며, NAND 게이트에서 출력이 "1"일 때 입력이 "0"일 확률은 "2/3"일 수 있고, NAND 게이트에서 출력이 "1"일 때 입력이 "1"일 확률은 "1/3"일 수 있다.
고장 진단 장치는 표 2에 기초하여 계산된 제2 확률 행렬을 하기 수학식 3과 같이 계산할 수 있다. 수학식 3은 하기와 같을 수 있다.
[수학식 3]
Figure 112017037738392-pat00005
수학식 3에 따르면, PNAND는 NAND 게이트에서 출력 "0" 또는 "1"일 때 입력 "0" 또는 "1"일 확률 값을 성분들로 포함하는 확률 행렬을 나타낼 수 있다.
또한, 고장 진단 장치는 하기 표 3에 기초하여 제3 확률 행렬 함수를 계산할 수 있다. 일례로, 제3 논리 게이트(322)는 NOR 게이트를 포함할 수 있다. 표 3을 참고하면 하기와 같다.
[표 3]
Figure 112017037738392-pat00006
표 3을 참고하면, NOR 게이트에서 출력이 "0"일때 입력이 "0"일 확률은 "1/3"일 수 있고, NOR 게이트에서 출력이 "0"일때 입력이 "1"일 확률은 "2/3"일 수 있으며, NOR 게이트에서 출력이 "1"일 때 입력이 "0"일 확률은 "1"일 수 있고, NAND 게이트에서 출력이 "1"일 때 입력이 "1"일 확률은 "0"일 수 있다.
고장 진단 장치는 표 3에 기초하여 계산된 제3 확률 행렬을 하기 수학식 4와 같이 계산할 수 있다. 수학식 4는 하기와 같을 수 있다.
[수학식 4]
Figure 112017037738392-pat00007
수학식 4에 따르면, PNOR는 NOR 게이트에서 출력 "0" 또는 "1"일 때 입력 "0" 또는 "1"일 확률 값을 성분들로 포함하는 확률 행렬을 나타낼 수 있다.
또한, 고장 진단 장치는 하기 표 4에 기초하여 제3 확률 행렬 함수를 계산할 수 있다. 일례로, 제3 논리 게이트(326)는 NOR 게이트를 포함할 수 있다. 표 3을 참고하면 하기와 같다.
[표 4]
Figure 112017037738392-pat00008
표 4를 참고하면, OR 게이트에서 출력이 "0"일때 입력이 "0"일 확률은 "1"일 수 있고, OR 게이트에서 출력이 "0"일때 입력이 "1"일 확률은 "0"일 수 있으며, OR 게이트에서 출력이 "1"일 때 입력이 "0"일 확률은 "1/3"일 수 있고, OR 게이트에서 출력이 "1"일 때 입력이 "1"일 확률은 "2/3"일 수 있다.
고장 진단 장치는 표 4에 기초하여 계산된 제4 확률 행렬을 하기 수학식 5와 같이 계산할 수 있다. 수학식 5는 하기와 같을 수 있다.
[수학식 5]
Figure 112017037738392-pat00009
수학식 5에 따르면, POR는 OR 게이트에서 출력 "0" 또는 "1"일 때 입력 "0" 또는 "1"일 확률 값을 성분들로 포함하는 확률 행렬을 나타낼 수 있다.
일례로, 고장 진단 장치는 OR 게이트가 입력 값을 "0" 또는 "1"로 수신할 경우, 입력 값은 (0, 0), (0, 1), (1, 0) 및 (1, 1)이 될 수 있다. 여기서, OR 게이트의 출력이 "0"일 경우, 입력 값은 (0, 0)이 되어야 만 하므로, 입력 값이 1일 확률은 "0"이 될 수 있고, 입력 값이 "0"일 확률은 "1"이 될 수 있다.
또한, OR 게이트의 출력 값이 "1" 일 경우, 입력 값은 (0, 1), (1, 0) 및 (1, 1)이 될 수 있다. 여기서, 입력 값이 "1"이 될 확률은 세 가지 경우 중 두 개의 경우에 해당하므로, 확률 값은 "2/3"이 될 수 있고, 반대로, 입력 값이 "0"일 확률은 세 가지 경우 중 한가지인 "1/3"이 될 수 있다.
본 발명의 일실시예에 따르면 고장 진단 장치는 제1 확률 행렬, 제2 확률 행렬, 제3 확률 행렬 및 제4 확률 행렬에 기초하여 제5 확률 행렬을 계산할 수 있다. 또한, 고장 진단 장치는 제5 확률 행렬을 하기 수학식 6에 기초하여 계산할 수 있다.
[수학식 6]
Figure 112017037738392-pat00010
수학식 6에 따르면, PANDPNANDPNORPOR는 제5 확률 행렬을 나타낼 수 있다.
또한, 수학식 6에 기초하면, 출력 스캔 셀(310)에서 출력이 "0"일때 입력 스캔 셀로부터의 입력이 "0"일 확률은 "73/81"일 수 있고 출력 스캔 셀(310)에서 출력이 "0"일때 입력 스캔 셀로부터의 입력이 "1"일 확률은 "8/81"일 수 있으며, 출력 스캔 셀(310)에서 출력이 "1"일 때 입력 스캔 셀로부터의 입력이 "0"일 확률은 "19/27"일 수 있고, 출력 스캔 셀(310)에서 출력이 "1"일 때 입력 스캔 셀로부터의 입력이 "1"일 확률은 "8/27"일 수 있다.
일례로, 출력 스캔 셀(310)에서 출력된 값이 "0"이고, 입력 스캔 셀(330)로부터 입력된 값이 "1"이라면, 출력 값이 "0"일 때 입력 값이 "0"일 확률이 "73/81"이므로, 잘못된 값이 입력된 확률이 90% 이상일 수 있다.
도 4는 본 발명의 일실시예에 따른 고장 진단 방법과 관련된 흐름도를 도시한다.
구체적으로, 도 4는 본 발명의 일실시예에 따른 고장 진단 방법이 제1 스캔 셀로부터 제2 스캔 셀까지 확률 행렬을 계산하는 절차를 예시한다.
도 4를 참고하면, 단계(401)에서 고장 진단 방법은 고장 로그 정보에 기초하여 제1 스캔 셀을 결정한다. 즉, 고장 진단 방법이 고장 로그 정보와 정상 테스트 정보를 비교하여 비정상 출력을 제공하는 스캔 셀을 제1 스캔 셀로 결정한다. 일례로, 스캔 체인은 적어도 하나 이상의 스캔 셀들을 포함할 수 있다.
단계(403)에서 고장 진단 방법은 제1 스캔 셀부터 제2 스캔 셀까지 확률 행렬을 계산한다. 즉, 고장 진단 방법은 제1 스캔 셀과 제2 스캔 셀 사이에 위치하는 논리 게이트들을 통하여 확률 행렬을 계산한다. 일례로, 제1 스캔 셀은 출력 스캔 셀을 포함할 수 있고, 제2 스캔 셀은 입력 스캔 셀을 포함할 수 있다. 또한, 제1 스캔 셀은 논리 게이트들을 통하여 제2 스캔 셀로부터 입력을 수신할 수 있다. 또한, 제1 스캔 셀은 제2 스캔 셀로부터의 입력에 기초하여 출력을 제공할 수 있다.
도 5는 본 발명의 일실시예에 따른 고장 진단 방법과 관련된 흐름도를 도시한다.
구체적으로, 도 5는 본 발명의 일실시예에 따른 고장 진단 방법이 논리 게이트들을 통하여 제1 스캔 셀의 출력에 대한 제2 스캔 셀의 입력의 확률을 계산하기 위한 확률 행렬들을 계산하는 절차를 예시한다.
도 5를 참고하면, 단계(501)에서 고장 진단 방법은 제1 스캔 셀의 출력과 제1 논리 게이트로부터의 입력에 기초하여 제1 확률 행렬을 계산하고, 단계(503)에서 고장 진단 방법은 제1 논리 게이트의 출력과 제2 논리 게이트로부터의 입력에 기초하여 제2 확률 행렬을 계산하며, 단계(505)에서 제2 논리 게이트의 출력과 제2 스캔 셀로부터의 입력에 기초하여 제3 확률 행렬을 계산하고, 단계(507)에서 제1 확률 행렬, 제2 확률 행렬, 제3 확률 행렬에 대한 행렬 곱셈 연산을 수행하여 제4 확률 행렬을 계산한다. 일례로, 제1 확률 행렬, 제2 확률 행렬, 제3 확률 행렬은 제1 논리 게이트 및 제2 논리 게이트에 기초하여 결정될 수 있다.
도 6은 본 발명의 일실시예에 따른 고장 진단 방법과 관련된 흐름도를 도시한다.
구체적으로, 도 6은 본 발명의 일실시예에 따른 고장 진단 방법이 제1 스캔 셀과 제2 스캔 셀 간에 논리 게이트들을 통하여 계산된 확률 행렬에 기초하여 제2 스캔 셀에 대한 고장 여부를 판단하는 절차를 예시한다.
도 6을 참고하면, 단계(601)에서 고장 진단 방법은 고장 로그 정보에 기초하여 제1 스캔 셀을 결정하고, 단계(603)에서 고장 진단 방법은 제1 스캔 셀부터 제2 스캔 셀까지 확률 행렬을 계산한다. 여기서, 확률 행렬을 계산하는 동작은 도 3에 대한 설명을 참고하여 보다 명확하게 이해될 수 있다.
단계(605)에서 고장 진단 방법은 계산된 확률 행렬의 성분에 해당하는 확률 값과 기준 값을 비교한다. 고장 진단 방법은 단계(605)에서의 비교 결과에 기초하여 단계(607) 및 단계(609) 중 어느 하나를 수행할 수 있다.
먼저, 고장 진단 방법은 확률 행렬의 확률 값이 기준 값보다 크다고 판단할 경우, 단계(607)에서 제2 스캔 셀을 고장 스캔 셀로 판단할 수 있다.
반대로, 고장 진단 방법은 확률 행렬의 확률 값이 기준 값보다 작다고 판단할 경우, 단계(609)에서 제2 스캔 셀을 정상 스캔 셀로 판단할 수 있다.
상술한 구체적인 실시 예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다.
그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 상술한 실시 예들이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 다양한 실시 예들이 내포하는 기술적 사상의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며 후술하는 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.
100: 고장 진단 장치 110: 고장 진단부
120: 계산부

Claims (14)

  1. 고장 로그(fail log) 정보에 기초하여 비정상 출력을 제공하는 제1 스캔 셀을 결정하는 고장 진단부; 및
    상기 결정된 제1 스캔 셀로부터 적어도 하나 이상의 논리 게이트들을 통하여 상기 제1 스캔 셀에 입력을 제공하는 제2 스캔 셀까지 확률 행렬을 계산하는 계산부를 포함하고,
    상기 고장 진단부는, 상기 계산된 확률 행렬을 이용하여 상기 제2 스캔셀을 포함하는 스캔 체인의 고장을 진단하는
    스캔 체인의 고장을 진단하는 고장 진단 장치.
  2. 제1항에 있어서,
    상기 계산부는,
    상기 제1 스캔 셀의 출력과 상기 적어도 하나 이상의 논리 게이트들 중 상기 제1 스캔 셀에 연결된 제1 논리 게이트로부터의 입력에 기초하여 제1 확률 행렬을 계산하고,
    상기 제1 논리 게이트의 출력과 상기 적어도 하나 이상의 논리 게이트들 중 상기 제1 논리 게이트에 연결된 제2 논리 게이트로부터의 입력에 기초하여 제2 확률 행렬을 계산하며,
    상기 제2 논리 게이트의 출력과 상기 제2 논리 게이트에 연결된 상기 제2 스캔 셀로부터의 입력에 기초하여 제3 확률 행렬을 계산하고,
    상기 제1 확률 행렬, 상기 제2 확률 행렬 및 상기 제3 확률 행렬에 대하여 순차적으로 행렬 곱셈 연산을 수행하여 제4 확률 행렬을 계산하는
    스캔 체인의 고장을 진단하는 고장 진단 장치.
  3. 제2항에 있어서,
    상기 고장 진단부는,
    상기 제4 확률 행렬에 기초하여 상기 제2 스캔 셀로부터 상기 제1 스캔 셀로의 입력에 대한 고장 여부를 판단하는
    스캔 체인의 고장을 진단하는 고장 진단 장치.
  4. 제3항에 있어서,
    상기 고장 진단부는,
    상기 제4 확률 행렬에서의 확률 값이 기준 값보다 클 경우, 상기 제2 스캔 셀을 고장 스캔 셀로서 판단하고,
    상기 제4 확률 행렬에서의 확률 값이 상기 기준 값보다 작을 경우, 상기 제2 스캔 셀을 정상 스캔 셀로서 판단하는
    스캔 체인의 고장을 진단하는 고장 진단 장치.
  5. 제2항에 있어서,
    상기 계산부는,
    상기 제1 확률 행렬의 성분(entry)들을 상기 제1 스캔 셀의 출력 및 상기 제1 논리 게이트로부터의 입력에 기초하여 계산하고,
    상기 제2 확률 행렬의 성분(entry)들을 상기 제1 논리 게이트의 출력 및 상기 제2 논리 게이트로부터의 입력에 기초하여 계산하며,
    상기 제3 확률 행렬의 성분(entry)들을 상기 제2 논리 게이트의 출력 및 상기 제2 스캔 셀로부터의 입력에 기초하여 계산하는
    스캔 체인의 고장을 진단하는 고장 진단 장치.
  6. 제1항에 있어서,
    상기 고장 진단부는,
    상기 고장 로그(fail log) 정보와 정상 테스트 정보를 비교하여 상기 제1 스캔 셀이 상기 비정상 출력을 제공하는지 여부를 판단하는
    스캔 체인의 고장을 진단하는 고장 진단 장치.
  7. 제6항에 있어서,
    상기 고장 진단부는,
    상기 고장 로그(fail log) 정보에 포함되는 제1 출력 정보와 상기 정상 테스트 정보에 포함되는 제2 출력 정보를 비교하여, 상기 제1 출력 정보와 상기 제2 출력 정보 간에 불일치 되는 출력을 제공하는 스캔 셀을 상기 제1 스캔 셀로 결정하는
    스캔 체인의 고장을 진단하는 고장 진단 장치.
  8. 제1항에 있어서,
    상기 계산부는,
    상기 적어도 하나 이상의 논리 게이트들을 통하여 상기 제1 스캔 셀로부터 상기 제2 스캔 셀까지 역추적(backtracking)하여 상기 확률 행렬을 계산하는
    스캔 체인의 고장을 진단하는 고장 진단 장치.
  9. 제1항에 있어서,
    상기 계산부는,
    상기 계산된 확률 행렬에 기초하여 상기 제2 스캔 셀로부터 상기 제1 스캔 셀로의 입력에 대한 고장 확률을 계산하는
    스캔 체인의 고장을 진단하는 고장 진단 장치.
  10. 고장 진단부에서, 고장 로그(fail log) 정보에 기초하여 비정상 출력을 제공하는 제1 스캔 셀을 결정하는 단계; 및
    계산부에서, 상기 결정된 제1 스캔 셀로부터 적어도 하나 이상의 논리 게이트들을 통하여 상기 제1 스캔 셀에 입력을 제공하는 제2 스캔 셀까지 확률 행렬을 계산하는 단계; 및
    상기 고장 진단부에서, 상기 계산된 확률 행렬을 이용하여 상기 제2 스캔셀을 포함하는 스캔 체인의 고장을 진단하는 단계를 포함하는
    스캔 체인의 고장을 진단하는 고장 진단 방법.
  11. 제10항에 있어서,
    상기 확률 행렬을 계산하는 단계는,
    상기 계산부에서, 상기 제1 스캔 셀의 출력과 상기 적어도 하나 이상의 논리 게이트들 중 상기 제1 스캔 셀에 연결된 제1 논리 게이트로부터의 입력에 기초하여 제1 확률 행렬을 계산하는 단계;
    상기 계산부에서, 상기 제1 논리 게이트의 출력과 상기 적어도 하나 이상의 논리 게이트들 중 상기 제1 논리 게이트에 연결된 제2 논리 게이트로부터의 입력에 기초하여 제2 확률 행렬을 계산하는 단계;
    상기 계산부에서, 상기 제2 논리 게이트의 출력과 상기 제2 논리 게이트에 연결된 상기 제2 스캔 셀로부터의 입력에 기초하여 제3 확률 행렬을 계산하는 단계; 및
    상기 계산부에서, 상기 제1 확률 행렬, 상기 제2 확률 행렬 및 상기 제3 확률 행렬에 대하여 순차적으로 행렬 곱셈 연산을 수행하여 제4 확률 행렬을 계산하는 단계를 포함하는
    스캔 체인의 고장을 진단하는 고장 진단 방법.
  12. 제11항에 있어서,
    상기 스캔 체인의 고장을 진단하는 단계는,
    상기 고장 진단부에서, 상기 제4 확률 행렬에 기초하여 상기 제2 스캔 셀로부터의 입력에 대한 고장 여부를 판단하는 단계를 포함하는
    스캔 체인의 고장을 진단하는 고장 진단 방법.
  13. 제10항에 있어서,
    상기 제1 스캔 셀을 결정하는 단계는,
    상기 고장 진단부에서, 상기 고장 로그(fail log) 정보와 정상 테스트 정보를 비교하여 상기 제1 스캔 셀이 상기 비정상 출력을 제공하는지 여부를 판단하는 단계를 포함하는
    스캔 체인의 고장을 진단하는 고장 진단 방법.
  14. 제11항에 있어서,
    상기 확률 행렬을 계산하는 단계는,
    상기 계산부에서, 상기 적어도 하나 이상의 논리 게이트들을 통하여 상기 제1 스캔 셀로부터 상기 제2 스캔 셀까지 역추적(backtracking)하여 상기 확률 행렬을 계산하는 단계를 포함하는
    스캔 체인의 고장을 진단하는 고장 진단 방법.
KR1020170049592A 2017-04-18 2017-04-18 스캔 체인의 고장을 진단하는 장치 및 방법 KR101837899B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170049592A KR101837899B1 (ko) 2017-04-18 2017-04-18 스캔 체인의 고장을 진단하는 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170049592A KR101837899B1 (ko) 2017-04-18 2017-04-18 스캔 체인의 고장을 진단하는 장치 및 방법

Publications (1)

Publication Number Publication Date
KR101837899B1 true KR101837899B1 (ko) 2018-03-13

Family

ID=61660794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170049592A KR101837899B1 (ko) 2017-04-18 2017-04-18 스캔 체인의 고장을 진단하는 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101837899B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102382520B1 (ko) * 2020-11-12 2022-04-01 연세대학교 산학협력단 스캔 체인 형성 방법 및 스캔 체인 형성 장치
KR20220087718A (ko) * 2020-12-18 2022-06-27 연세대학교 산학협력단 테스트 포인트 삽입을 통하여 향상된 검출율을 가지는 고장 검출 방법, 고장 검출 장치 및 가중치 인가 회로
CN116106729A (zh) * 2023-02-10 2023-05-12 无锡玖熠半导体科技有限公司 基于代价损失因子的扫描链及组合逻辑故障诊断方法
KR102670130B1 (ko) 2021-12-29 2024-05-27 연세대학교 산학협력단 스캔 체인의 다중 고장 진단장치 및 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050138508A1 (en) 2003-12-09 2005-06-23 International Business Machines Corporation Scan chain diagnostics using logic paths

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050138508A1 (en) 2003-12-09 2005-06-23 International Business Machines Corporation Scan chain diagnostics using logic paths

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ruifeng Guo, Srikanth Venkataraman. An Algorithmic Technique for Diagnosis of Faulty Scan Chains. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 25, No. 9. 2006.9.
Sunghoon Chun, Taejin Kim, Eun Sei Park, Sungho Kang. A New Scan Chain Fault Simulation for Scan Chain Diagnosis. Journal of Semiconductor Technology and Science. Vo. 7, No. 4. 2007.12. pp. 221-228

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102382520B1 (ko) * 2020-11-12 2022-04-01 연세대학교 산학협력단 스캔 체인 형성 방법 및 스캔 체인 형성 장치
KR20220087718A (ko) * 2020-12-18 2022-06-27 연세대학교 산학협력단 테스트 포인트 삽입을 통하여 향상된 검출율을 가지는 고장 검출 방법, 고장 검출 장치 및 가중치 인가 회로
KR102450484B1 (ko) 2020-12-18 2022-09-30 연세대학교 산학협력단 테스트 포인트 삽입을 통하여 향상된 검출율을 가지는 고장 검출 방법, 고장 검출 장치 및 가중치 인가 회로
KR102670130B1 (ko) 2021-12-29 2024-05-27 연세대학교 산학협력단 스캔 체인의 다중 고장 진단장치 및 방법
CN116106729A (zh) * 2023-02-10 2023-05-12 无锡玖熠半导体科技有限公司 基于代价损失因子的扫描链及组合逻辑故障诊断方法

Similar Documents

Publication Publication Date Title
US9562945B2 (en) Modifying a scan chain for improved fault diagnosis of integrated circuits
KR101837899B1 (ko) 스캔 체인의 고장을 진단하는 장치 및 방법
EP2778818A1 (en) Identification of faults in a target system
JP5608409B2 (ja) 自己診断システム及び検査回路判定方法
US10605863B2 (en) Mapping physical shift failures to scan cells for detecting physical faults in integrated circuits
US9411007B2 (en) System and method for statistical post-silicon validation
US8042003B2 (en) Method and apparatus for evaluating effectiveness of test case
US9003251B2 (en) Diagnosis flow for read-only memories
Huang Dynamic learning based scan chain diagnosis
US8397113B2 (en) Method and system for identifying power defects using test pattern switching activity
KR101736230B1 (ko) 결함검출률 정량화 시스템 및 방법
EP1291662B1 (en) Debugging system for semiconductor integrated circuit
US9557383B2 (en) Partitioned scan chain diagnostics using multiple bypass structures and injection points
KR100901522B1 (ko) 심볼릭 시뮬레이션을 이용한 스캔 체인 고장 진단 방법 및장치
Gupta et al. Probabilistic error propagation modeling in logic circuits
JP2005043274A (ja) 故障モード特定方法及び故障診断装置
JP2715989B2 (ja) Ｉｄｄｑを用いたＣＭＯＳ論理回路の故障箇所の絞り込み方法
Pomeranz et al. Gradual diagnostic test generation based on the structural distance between indistinguished fault pairs
KR100630722B1 (ko) 출력 단자 수를 고려한 효율적인 고장 진단을 위한 매칭방법
CN117472629B (zh) 一种电子信息系统多故障诊断方法及系统
JP3127856B2 (ja) Ｌｓｉ組み合わせ回路故障推論装置
JPH10104319A (ja) 大規模集積回路装置の故障シミュレーション方法及び故障解析方法
Song et al. A method for optimum test point selection and fault diagnosis strategy for BIT of avionic system
KR20230090040A (ko) 스캔 셀의 고장 검출 방법 및 스캔 셀의 고장 검출 장치
US20030204825A1 (en) Knowledge-based intelligent full scan dump processing methodology

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant