CN104749515B - 一种基于顺序等分分段式的低功耗扫描测试方法和装置 - Google Patents
一种基于顺序等分分段式的低功耗扫描测试方法和装置 Download PDFInfo
- Publication number
- CN104749515B CN104749515B CN201510147599.6A CN201510147599A CN104749515B CN 104749515 B CN104749515 B CN 104749515B CN 201510147599 A CN201510147599 A CN 201510147599A CN 104749515 B CN104749515 B CN 104749515B
- Authority
- CN
- China
- Prior art keywords
- scan chain
- segmentation
- segmented
- test
- chain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开一种基于顺序等分分段式的低功耗扫描测试方法和装置,该方法步骤包括:1)通过平衡扫描链的长度使并行执行的各扫描链长度相等;向各扫描链共同施加一个分段使能信号,各扫描链分别顺序等分分段为短扫描链;2)各扫描链并行执行扫描测试时,在扫描移位模式下,通过分段使能信号控制进行分段模式扫描,使各短扫描链进行分段移位,其中当执行到不能复用测试激励的时钟周期时,则通过分段使能信号控制各短扫描链恢复为分段前的原扫描链进行长链模式扫描。该装置包括平衡与分段模块以及测试控制模块。本发明具有实现方法简单、功耗低、能够适用于多条并行扫描链的扫描测试且测试移位准确的优点。
Description
技术领域
本发明涉及集成电路的扫描测试技术领域,尤其涉及一种基于顺序等分分段式的低功耗扫描测试方法和装置。
背景技术
在集成电路设计中,扫描设计是主要的可测试性设计技术之一,但是芯片在扫描测试模式下的功耗是正常工作模式下的数倍,芯片很可能会在测试过程中因过热而损坏。因此,为提高测试可靠性和芯片良品率以及降低封装成本,必须降低扫描测试功耗。由于原扫描链的扫描设计结构在扫描测试模式下会进行大量的扫描移位操作,而扫描移位操作具有行波效应,即扫描单元值的翻转会沿着扫描链一直传递,因而会引起其驱动的组合电路的翻转,从而产生不必要的测试功耗。因此,通过对扫描链进行分段设计以间隔地激活分段后的各个短扫描链,降低扫描移位模式下行波效应带来的影响,从而降低扫描测试移位模式引起的功耗。
如图1所示为传统基于顺序等分分段式的扫描测试方法,被测电路中N条扫描链长度相等,N条扫描链按照基于顺序等分的方式分成M段(图中仅示出划分为A、B、C三段),各条扫描链分段后仍采用原始未分段时的扫描输入输出端口,通过适配器对扫描测试实施分段后的扫描链进行控制。
如图2、3所示,传统基于顺序等分分段式的扫描测试方法中扫描链的分段方法中,每一条扫描链采用顺序等分分为三段,分别为A、B、C段,分段前输入测试激励为[CBA],相应的测试响应为[CBA];分段后,原扫描链变为三条短扫描链,分别为Scan Path A、Scan PathB、Scan Path C;分段后短扫描链输入端共用原始扫描输入端,输出端经三态缓冲器4连接至原扫描链输出端,通过适配器对三态缓冲器进行控制。在扫描移位模式(扫描使能信号Scan_En为高电平)下,间隔给予分段后各个短扫描链时钟,使原始扫描输出端分时接收分段后各个短扫描链的输出值,首先是Scan Path A,然后是Scan Path B,最后是Scan PathC;进入扫描捕获模式(扫描使能信号Scan_En为低电平),同时给予三个短扫描链时钟,进行测试响应捕获。该方法中,分段后的扫描设计结构是复用原始长链时的测试激励,即分段后的输入测试向量依然是[CBA],相应的输出测试响应也为[CBA]。
由上可知,传统的顺序等分分段式的扫描测试方法虽然能够有效地降低扫描移位模式下的功耗,但存在以下技术问题:
1)多条并行扫描链长度不等问题:上述传统的顺序等分分段式扫描测试方法是基于设计中每条扫描链的长度都是相等的情况,则当设计中存在多条并行扫描链且长度不相等时上述方法并不适用;
2)特殊周期内的正确移位问题:由于上述传统的顺序等分分段式扫描测试方法中是通过复用长链扫描结构生成的测试激励,因而在不能够复用该测试激励的特征周期内,例如在两个扫描移位模式之间出现的特殊移位周期,由于测试激励的失效,导致不能实现正确移位。
发明内容
本发明要解决的技术问题就在于:针对现有技术存在的技术问题,本发明提供一种基于顺序等分分段式的低功耗扫描测试方法和装置,具有实现方法简单、功耗低、能够适用于多条并行扫描链的扫描测试且测试移位准确的优点。
为解决上述技术问题,本发明提出的技术方案为:
一种基于顺序等分分段式的低功耗扫描测试方法,步骤包括:
1)通过平衡扫描链的长度使并行执行的各扫描链长度相等;向各扫描链共同施加一个分段使能信号,并将各扫描链分别顺序等分分段为预设个数的短扫描链;
2)各扫描链并行执行扫描测试时,在扫描移位模式下,通过所述分段使能信号控制进行分段模式扫描,使所述步骤1)得到的各短扫描链复用分段前原扫描链所对应的测试激励进行分段移位,其中当执行到不能复用所述测试激励的时钟周期时,则通过所述分段使能信号控制所述步骤1)得到的各短扫描链恢复为分段前的原扫描链进行长链模式扫描。
作为本发明方法的进一步改进:所述步骤2)中不能复用所述测试激励的时钟周期为扫描移位模式中正常情况下应当为扫描捕获模式的时钟周期。
作为本发明方法的进一步改进,所述步骤2)的具体实施步骤为:
2.1)根据各扫描链的目标扫描设计生成分段前原扫描链所对应的测试激励,并固定约束所述分段使能信号为无效值;
2.2)修改生成的所述分段前原扫描链所对应的测试激励中,扫描移位模式下所对应的分段使能信号为有效值,其中保持不能复用所述测试激励的时钟周期所对应的分段使能信号为无效值,得到修改后的目标测试激励;
2.3)各扫描链分别输入修改后的目标测试激励进行扫描测试,在扫描移位模式下,当目标测试激励中分段使能信号为有效值时进行分段模式扫描,使所述步骤1)得到的各短扫描链复用分段前原扫描链所对应的测试激励进行分段移位;当目标测试激励中分段使能信号为无效值时,则控制所述步骤1)得到的各短扫描链恢复为分段前的原扫描链进行长链模式扫描。
作为本发明方法的进一步改进:所述步骤2)还包括重新生成测试激励步骤,具体实施步骤为:当需要对目标扫描链的扫描设计进行布局布线时,则在进行布局布线后,通过所述分段使能信号控制目标扫描链的各短扫描链恢复为分段前的原扫描链,并重新生成对应的测试激励。
作为本发明方法的进一步改进:所述步骤1)中平衡扫描链的长度具体是通过在长度较短的扫描链中最后一个扫描单元输出端串接一个D型触发器实现。
本发明进一步提供一种基于顺序等分分段式的低功耗扫描测试装置,包括:
平衡与分段模块,用于通过平衡扫描链的长度使并行执行的各扫描链长度相等;向各扫描链共同施加一个分段使能信号,并将各扫描链分别顺序等分分段为预设个数的短扫描链;
测试控制模块,用于各扫描链并行执行扫描测试时,在扫描移位模式下,通过所述分段使能信号控制进行分段模式扫描,使所述平衡与分段模块得到的各短扫描链复用分段前原扫描链所对应的测试激励进行分段移位,其中当执行到不能复用所述测试激励的时钟周期时,则通过所述分段使能信号控制所述平衡与分段模块得到的各短扫描链恢复为分段前的原扫描链进行长链模式扫描。
作为本发明装置的进一步改进:所述测试控制模块包括分段时钟及控制信号产生逻辑单元以及短扫描链间互联逻辑单元,所述分段时钟及控制信号产生逻辑单元用于由原始测试时钟根据扫描链的长度以及预设分段数,生成对应所述各短扫描链的分段扫描时钟以及控制各短扫描链工作的控制使能信号,所述短扫描链间互联逻辑单元用于控制将所述各短扫描链恢复为分段前的原扫描链。
作为本发明装置的进一步改进:所述分段时钟及输出信号产生逻辑具体通过模计数器和组合逻辑电路实现。
作为本发明装置的进一步改进:所述短扫描链间互联逻辑单元包括一个以上的二选一选择器,所述二选一选择器连接在相邻两个短扫描链之间;所述二选一选择器的两个输入端分别连接上一个短扫描链的输出端以及原扫描链输入端,通过所述分段使能信号控制输出上一个短扫描链的输出结果或恢复为原扫描链并作为下一个短扫描链的输入。
作为本发明装置的进一步改进:所述测试控制模块还包括复位信号产生逻辑单元,所述复位信号产生逻辑单元与所述分段时钟及控制信号产生逻辑单元连接;所述复位信号产生逻辑单元根据扫描使能信号、所述分段使能信号控制所述分段时钟及控制信号产生逻辑单元。
与现有技术相比,本发明的优点在于:
1)本发明通过增加一个分段使能信号控制各扫描链执行不同的扫描模式,在扫描移位模式下,通过分段使能信号控制扫描链进行分段模式扫描,能够有效降低扫描移位模式下功耗;当处于不能复用测试激励的时钟周期时,则通过分段使能信号控制进行长链模式扫描,使各短扫描链恢复为分段前的原扫描链进行移位,从而在不能复用测试激励的时钟周期仍然能够实现正确的移位,提高扫描测试精度。
2)本发明通过平衡扫描链的长度,使得对于多条并行的扫描链也能够进行分段模式扫描,解决并行扫描链长度不等时不能适用分段式扫描的问题。
3)本发明进一步的在两个扫描移位模式之间出现正常情况下应当为捕获模式的特殊移位周期时,通过分段使能信号控制将短扫描链恢复成原扫描链进行长链模式扫描,使得在正常情况下应当为捕获模式的特征移位周期能够正常移位。
4)本发明进一步在需要重新进行布局布线,而不能复用布局布线前生成的测试激励时,通过分段使能信号控制将短扫描链恢复成原扫描链,重新生成测试激励,因而使得在基于分段式扫描的基础上,能够与商用的集成电路设计流程相结合。
附图说明
图1是传统的基于顺序等分分段式的扫描测试方法中结构原理示意图。
图2是传统的基于顺序等分分段式的扫描测试方法中分段原理示意图。
图3是传统的基于顺序等分分段式的扫描测试方法中分段控制时序原理示意图。
图4是本实施例基于顺序等分分段式的低功耗扫描测试方法的实现流程示意图。
图5是本实施例基于顺序等分分段式的低功耗扫描测试方法的结构原理示意图。
图6是本实例基于顺序等分分段式的低功耗扫描测试方法中控制时序原理示意图。
图7是本实施例扫描测试装置中低功耗测试控制器的结构原理示意图。
图8是本实施例扫描测试装置中控制时序原理示意图。
图例说明:1、分段时钟及控制信号产生逻辑单元;2、短扫描链间互联逻辑单元;3、复位信号产生逻辑单元;4、三态缓冲器。
具体实施方式
以下结合说明书附图和具体优选的实施例对本发明作进一步描述,但并不因此而限制本发明的保护范围。
如图4所示,本实施例基于顺序等分分段式的低功耗扫描测试方法,步骤包括:
1)通过平衡扫描链的长度使并行执行的各扫描链长度相等;向各扫描链共同施加一个分段使能信号,并将各扫描链分别顺序等分分段为预设个数的短扫描链;
2)各扫描链并行执行扫描测试时,在扫描移位模式下,通过分段使能信号控制进行分段模式扫描,使步骤1)得到的各短扫描链复用分段前原扫描链所对应的测试激励进行分段移位,其中当执行到不能复用所述测试激励的时钟周期时,则通过分段使能信号控制步骤1)得到的各短扫描链恢复为分段前的原扫描链进行长链模式扫描。
长链模式扫描,即依据原扫描链进行扫描,是对扫描链上所有扫描单元进行一次移位;分段模式扫描则每次仅对分段后的一条短扫描链进行移位,各短扫描链间隔执行移位。因此执行分段模式扫描能够有效降低移位模式下的功耗,但分段模式扫描中测试激励是复用原扫描链的测试激励,因此若在不能复用原扫描链的测试激励的特殊时钟周期内仍然执行分段模式扫描,则会导致不能准确移位。本实施例中,由一个分段使能信号控制各扫描链的扫描模式,正常情况下控制执行分段模式扫描,以降低扫描测试功耗,在不能复用测试激励的时钟周期时,则控制恢复为原扫描链进行长链模式扫描,保证在特殊移位周期的正确移位。
本实施例中,通过平衡扫描链的长度使并行执行的N条扫描链长度相等,因此在各扫描链长度不相等时依然能够适用分段式扫描,从而解决并行扫描链长度不等时不适用执行分段式扫描的问题。
本实施例中,步骤1)中平衡扫描链的长度具体是通过在长度较短的扫描链中最后一个扫描单元输出端串接一个D型触发器实现。通过D型触发器(简称Dummy单元)使各扫描链长度相等,同时Dummy单元仅在扫描移位模式下起作用,因而并不影响扫描测试系统功能。
本实施例中将N条并行执行的扫描链顺序等分为三段,如图5所示,各扫描链分别分段为A、B、C三个短扫描链,具体分段数可根据实际需求设置。由于经理论分析,进行分段式扫描时,若扫描链分段数为2时,总设计平均功耗可降低50%;若分段数为4时,总设计平均功耗可降低75%,分段数和功耗降低比率的关系如式(1)所示,其中2n为分段数,p总设计平均功耗降低比率。由式(1)公式可知,当分段数(2n)越多,则功耗降低比率越大,但控制各短扫描链的(如图1中的适配器)设计复杂度也会随着分段数的增加而增加,因此,实际应用时可根据实际需求综合分析确定分段数。
本实施例中,步骤2)具体是通过一个低功耗测试控制器控制实现分段模式扫描,由分段使能信号Seg_En控制低功耗测试控制器执行分段模式扫描或恢复为原扫描链进行长链模式扫描。如图5所示,在原扫描链的输入端连接一个低功耗测试控制器,低功耗测试控制器包含三个输入端口,分别接入原始测试时钟Test_Clk、分段使能信号Seg_En和扫描使能信号Scan_En,在扫描使能信号Scan_En有效时,即扫描测试处于扫描移位模式,若分段使能信号Seg_En为有效值则控制由原始测试时钟Test_Clk生成各短扫描链(A、B、C)对应的分段扫描时钟(CLKA、CLKB、CLKC)以及控制使能时钟(CtrLA、CtrLB、CtrLC),以执行分段模式扫描,若分段使能信号Seg_En为无效值,则控制将短扫描链恢复为原扫描链,以执行长链模式扫描。低功耗控制器具体可以采用计数器实现。
若增加Dummy单元相比增加低功耗测试控制器所带来的硬件开销更大,则在其他实施例中,也可以分别独立的使用一个低功耗测试控制器控制各长度不等的扫描链。
本实施例中,步骤2)中不能复用测试激励的时钟周期为扫描模式正常情况下应当为扫描捕获模式的时钟周期。正常扫描测试过程应为:扫描移位(N个时钟周期)→捕获(1个或多个时钟周期)→扫描移位(N个时钟周期),而由于被测设计的影响,工具软件为了测试到更多的故障,在进行N个时钟周期后并没有进入扫描捕获模式,而是增加一个扫描移位周期,紧接着进行N个时钟周期的移位操作,这个增加的一个扫描移位周期即为特殊移位周期。特殊移位周期即正常情况下应进入扫描捕获模式,却仍然保持为扫描移位模式的时钟周期,长链模式扫描与分段模式扫描两种模式下扫描链行为不一致,因此如果在特殊移位周期依然执行分段模式扫描,则会造成移位操作不正确。本实施例在该特殊移位周期时,由分段使能信号Seg_En控制短扫描链恢复为原扫描链执行长链模式扫描,从而能够正确实现移位操作。
本实施例中,步骤2)的具体实施步骤为:
2.1)根据各扫描链的目标扫描设计生成分段前原扫描链所对应的测试激励,并固定约束分段使能信号为无效值;
2.2)修改生成的分段前原扫描链所对应的测试激励中,扫描移位模式下所对应的分段使能信号为有效值,其中保持不能复用测试激励的时钟周期所对应的分段使能信号为无效值,得到修改后的目标测试激励;
2.3)各扫描链分别输入修改后的目标测试激励进行扫描测试,在扫描移位模式下,当目标测试激励中分段使能信号为有效值时进行分段模式扫描,使步骤1)得到的各短扫描链复用分段前原扫描链所对应的测试激励进行分段移位;当目标测试激励中分段使能信号为无效值时,则控制步骤1)得到的各短扫描链恢复为分段前的原扫描链进行长链模式扫描。
本实施例中,具体通过商用EDA工具软件(例如Mentor Graphics公司的TestKompress)对包含低功耗测试控制器和扫描链的被测电路的新设计网表产生测试激励,该测试激励即为分段前原扫描链所对应的测试激励。整个测试过程中,通过工具运行脚本,固定约束分段使能信号Seg_En为无效值,使低功耗测试控制器工作于长链模式,控制分段后的短扫描链恢复成分段前的原扫描链结构。
通过工具软件生成测试激励后,对测试激励文件里的分段使能信号Seg_En的值进行修改,以控制测试激励应用时的扫描模式。在测试激励文件中,将扫描测试移位模式(即扫描使能信号SE有效)对应的分段使能信号Seg_En置为有效值,使低功耗测试控制器工作于分段模式,控制扫描链为顺序等分分段后的短链扫描结构,从而在扫描测试移位模式下,每一个时间间隔只有一个扫描分段进行移位,有效地降低了扫描移位模式下功耗;若测试激励中,在两个扫描移位模式之间出现了正常情况下应当为扫描捕获模式的时钟周期(特殊移位周期),则将测试激励文件里的分段使能信号Seg_En的值进行修改,把该特殊移位周期对应的分段使能信号置为无效值,使分段后的短扫描链恢复成分段前的长链扫描。
如图6所示,执行扫描测试时,扫描使能信号Scan_En高电平时为扫描移位模式,低电平时为扫描捕获模式;分段使能信号Seg_En高电平时执行长链模式扫描,低电平时执行分段模式扫描。在测试激励生成时,在两个扫描移位模式之间可能出现特殊移位周期,在测试激励应用时,分段使能信号Seg_En为低电平,即控制正常扫描移位模式下执行分段模式扫描,达到降低测试功耗的目的;分段使能信号Seg_En为高电平(如图中填充部分所述),即控制特殊移位周期时执行长链模式模式,使特殊移位周期移位操作正确。
本实施例中,步骤2)还包括重新生成测试激励步骤,具体实施步骤为:当需要对目标扫描链的扫描设计进行布局布线时,则在进行布局布线后,通过分段使能信号控制目标扫描链的各短扫描链恢复为分段前的原扫描链后,重新生成对应的测试激励。
在数字集成电路设计流程中,扫描设计一般在布局布线前进行,因此分段扫描结构可以复用长链扫描结构下生成的测试激励。但是,布局布线过程会对设计网表做一些改动,因此布局布线后的设计网表不能复用布局布线前生成的测试激励,需要重新生成测试激励,而现有的商用测试激励生成工具并不支持分段式扫描结构(如图2所示)以及分段时钟时序(如图3所示),因此传统的顺序等分分段式扫描设计方法不能与商用集成电路设计流程相结合。本实施例在进行布局布线后,需要对扫描链分段后的设计网表重新生成测试激励时,通过分段使能信号控制低功耗测试控制器工作于长链模式,使分段后的短扫描链结构恢复成长扫描链结构,从而能够使用现有商用工具软件生成测试激励,与商用集成电路设计流程相结合。
本实施例还提供一种基于顺序等分分段式的低功耗扫描测试装置,包括:
平衡与分段模块,用于通过平衡扫描链的长度使并行执行的各扫描链长度相等;向各扫描链共同施加一个分段使能信号,并将各扫描链分别顺序等分分段为预设个数的短扫描链;
测试控制模块,用于各扫描链并行执行扫描测试时,在扫描移位模式下,通过分段使能信号控制进行分段模式扫描,使平衡与分段模块得到的各短扫描链复用分段前原扫描链所对应的测试激励进行分段移位,其中当执行到不能复用测试激励的时钟周期时,则通过分段使能信号控制平衡与分段模块得到的各短扫描链恢复为分段前的原扫描链进行移位。
本实施例中,测试控制模块具体是通过一个低功耗测试控制器控制实现分段模式扫描,如图7所示,低功耗测试控制器包括分段时钟及控制信号产生逻辑单元1以及短扫描链间互联逻辑单元2,分段时钟及控制信号产生逻辑单元1用于由原始测试时钟根据原扫描链的长度以及预设分段数,生成分段模式扫描时对应各个短扫描链的分段扫描时钟以及控制各短扫描链工作的使能信号,短扫描链间互联逻辑单元2用于控制将所述短扫描链恢复为原扫描链。参见图7,根据扫描链长度以及分段数,分段时钟及控制信号产生逻辑单元1输入原始测试时钟Test_Clk,输出分别对应A、B、C三个短扫描链的分段扫描时钟(CLKA、CLKB、CLKC)以及控制三态缓冲器4的控制使能信号(CtrLA、CtrLB、CtrLC)。分段时钟及输出信号产生逻辑1具体可通过模计数器和组合逻辑实现。
本实施例中,短扫描链间互联逻辑单元2包括一个以上的二选一选择器,二选一选择器连接在相邻两个短扫描链之间,二选一选择器分别输入原始扫描输入Scan_input以及上一个短扫描链的输出并输入分段使能信号Seg_En作为控制信号,通过分段使能信号Seg_En控制二选一选择器输出上一个短扫描链的输出或恢复为原始扫描输入Scan_input作为下一个短扫描链的输入。参见图7,在短扫描链Scan Path C的输出端与短扫描链Scan PathB的输入端、短扫描链Scan Path B的输出端与短扫描链Scan Path A的输入端分别连接一个二选一选择器,分段使能信号Seg_En为有效值时,二选一选择器输出上一个短扫描链的输出作为下一个短扫描链的输入,以进行分段模式扫描;分段使能信号Seg_En为无效值时,二选一选择器输出原始扫描输入Scan_input作为下一个短扫描链的输入,以恢复原扫描链进行长链模式扫描。
本实施例中,测试控制模块还包括复位信号产生逻辑单元3,复位信号产生逻辑单元3与分段时钟及控制信号产生逻辑单元1连接,通过复位信号产生逻辑单元3控制分段时钟及控制信号产生逻辑单元1进行复位。参见图7,复位信号产生逻辑单元3包括一个反相器和一个二输入与门,扫描使能信号、经过反相器后的分段使能信号分别通过二输入与门连接分段时钟及控制信号产生逻辑单元1。
如图8所示,扫描使能信号Scan_En高电平时为扫描移位模式,低电平时为扫描捕获模式;分段使能信号Seg_En高电平时为长链模式,低电平时为分段模式;三态缓冲器4的控制使能信号(CtrLA、CtrlB、CtrlC)高电平有效。在扫描移位模式下,分段扫描时钟(ClkA、ClkB、ClkC)间隔得到与原始测试时钟Test_Clk同频同相的时钟波形,三态缓冲器4的使能信号(CtrLA、CtrlB、CtrlC)也间隔的处于有效状态,则通过设置分段使能信号Seg_En为有效值,控制进行分段模式扫描;在特殊移位周期(正常情况下应当为扫描捕获模式的时钟周期)时,扫描使能信号Scan_En仍为扫描移位模式,通过设置分段使能信号Seg_En无效值(如图中线填充部分所述),控制进行长链模式扫描,并且只有处于长链模式时靠近原始扫描输出端的最后一个短扫描链(本实施例为A短扫描链)的三态缓冲器使能信号有效(如图中点填充部分所示),其它短扫描链的三态缓冲器使能信号为无效状态,本实施例在特殊时钟周期使仅CtrLA为有效状态,CtrLB和CtrLC均为无效状态。
上述只是本发明的较佳实施例,并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明。因此,凡是未脱离本发明技术方案的内容,依据本发明技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均应落在本发明技术方案保护的范围内。
Claims (10)
1.一种基于顺序等分分段式的低功耗扫描测试方法,其特征在于,步骤包括:
1)通过平衡扫描链的长度使并行执行的各扫描链长度相等;向各扫描链共同施加一个分段使能信号,并将各扫描链分别顺序等分分段为预设个数的短扫描链;
2)各扫描链并行执行扫描测试时,在扫描移位模式下,通过所述分段使能信号控制进行分段模式扫描,使所述步骤1)得到的各短扫描链复用分段前原扫描链所对应的测试激励进行分段移位,其中当执行到不能复用所述测试激励的时钟周期时,则通过所述分段使能信号控制所述步骤1)得到的各短扫描链恢复为分段前的原扫描链进行长链模式扫描。
2.根据权利要求1所述的基于顺序等分分段式的低功耗扫描测试方法,其特征在于:所述步骤2)中不能复用所述测试激励的时钟周期为扫描移位模式中正常情况下应当为扫描捕获模式的时钟周期。
3.根据权利要求2所述的基于顺序等分分段式的低功耗扫描测试方法,其特征在于,所述步骤2)的具体实施步骤为:
2.1)根据各扫描链的目标扫描设计生成分段前原扫描链所对应的测试激励,并固定约束所述分段使能信号为无效值;
2.2)修改生成的所述分段前原扫描链所对应的测试激励中,扫描移位模式下所对应的分段使能信号为有效值,其中保持不能复用所述测试激励的时钟周期所对应的分段使能信号为无效值,得到修改后的目标测试激励;
2.3)各扫描链分别输入修改后的目标测试激励进行扫描测试,在扫描移位模式下,当目标测试激励中分段使能信号为有效值时进行分段模式扫描,使所述步骤1)得到的各短扫描链复用分段前原扫描链所对应的测试激励进行分段移位;当目标测试激励中分段使能信号为无效值时,则控制所述步骤1)得到的各短扫描链恢复为分段前的原扫描链进行长链模式扫描。
4.根据权利要求1或2或3所述的基于顺序等分分段式的低功耗扫描测试方法,其特征在于:所述步骤2)还包括重新生成测试激励步骤,具体实施步骤为:当需要对目标扫描链的扫描设计进行布局布线时,则在进行布局布线后,通过所述分段使能信号控制目标扫描链的各短扫描链恢复为分段前的原扫描链,并重新生成对应的测试激励。
5.根据权利要求1或2或3所述的基于顺序等分分段式的低功耗扫描测试方法,其特征在于:所述步骤1)中平衡扫描链的长度具体是通过在长度较短的扫描链中最后一个扫描单元输出端串接一个D型触发器实现。
6.一种基于顺序等分分段式的低功耗扫描测试装置,其特征在于,包括:
平衡与分段模块,用于通过平衡扫描链的长度使并行执行的各扫描链长度相等;向各扫描链共同施加一个分段使能信号,并将各扫描链分别顺序等分分段为预设个数的短扫描链;
测试控制模块,用于各扫描链并行执行扫描测试时,在扫描移位模式下,通过所述分段使能信号控制进行分段模式扫描,使所述平衡与分段模块得到的各短扫描链复用分段前原扫描链所对应的测试激励进行分段移位,其中当执行到不能复用所述测试激励的时钟周期时,则通过所述分段使能信号控制所述平衡与分段模块得到的各短扫描链恢复为分段前的原扫描链进行长链模式扫描。
7.根据权利要求6所述的基于顺序等分分段式的低功耗扫描测试装置,其特征在于,所述测试控制模块包括分段时钟及控制信号产生逻辑单元(1)以及短扫描链间互联逻辑单元(2),所述分段时钟及控制信号产生逻辑单元(1)用于由原始测试时钟根据扫描链的长度以及预设分段数,生成对应所述各短扫描链的分段扫描时钟以及控制各短扫描链工作的控制使能信号,所述短扫描链间互联逻辑单元(2)用于控制将所述各短扫描链恢复为分段前的原扫描链。
8.根据权利要求7所述的基于顺序等分分段式的低功耗扫描测试装置,其特征在于,所述分段时钟及输出信号产生逻辑(1)具体通过模计数器和组合逻辑电路实现。
9.根据权利要求8所述的基于顺序等分分段式的低功耗扫描测试装置,其特征在于:所述短扫描链间互联逻辑单元(2)包括一个以上的二选一选择器,所述二选一选择器连接在相邻两个短扫描链之间;所述二选一选择器的两个输入端分别连接上一个短扫描链的输出端以及原扫描链输入端,通过所述分段使能信号控制输出上一个短扫描链的输出结果或恢复为原扫描链并作为下一个短扫描链的输入。
10.根据权利要求6~9中任意一项所述的基于顺序等分分段式的低功耗扫描测试装置,其特征在于:所述测试控制模块还包括复位信号产生逻辑单元(3),所述复位信号产生逻辑单元(3)与所述分段时钟及控制信号产生逻辑单元(1)连接;所述复位信号产生逻辑单元(3)根据扫描使能信号、所述分段使能信号控制所述分段时钟及控制信号产生逻辑单元(1)复位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510147599.6A CN104749515B (zh) | 2015-03-31 | 2015-03-31 | 一种基于顺序等分分段式的低功耗扫描测试方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510147599.6A CN104749515B (zh) | 2015-03-31 | 2015-03-31 | 一种基于顺序等分分段式的低功耗扫描测试方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104749515A CN104749515A (zh) | 2015-07-01 |
CN104749515B true CN104749515B (zh) | 2017-12-15 |
Family
ID=53589494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510147599.6A Active CN104749515B (zh) | 2015-03-31 | 2015-03-31 | 一种基于顺序等分分段式的低功耗扫描测试方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104749515B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106226678B (zh) * | 2016-07-15 | 2019-02-15 | 中国人民解放军国防科学技术大学 | 一种基于并行施加测试激励的低功耗扫描测试方法及装置 |
CN107393593B (zh) * | 2017-06-29 | 2020-09-01 | 记忆科技(深圳)有限公司 | 一种基于扫描链的芯片问题定位的方法 |
CN110514981B (zh) * | 2018-05-22 | 2022-04-12 | 龙芯中科技术股份有限公司 | 集成电路的时钟控制方法、装置及集成电路 |
CN117629450A (zh) * | 2022-08-12 | 2024-03-01 | 长鑫存储技术有限公司 | 温度检测控制电路以及存储装置 |
CN115469214B (zh) * | 2022-10-31 | 2023-02-14 | 南京邮电大学 | 一种基于扫描链分段控制的低功耗扫描测试电路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100346167C (zh) * | 2005-09-01 | 2007-10-31 | 上海交通大学 | 基于电路分割的低功耗扫描测试方法 |
US20090039897A1 (en) * | 2007-08-10 | 2009-02-12 | Via Technologies, Inc. | Systems and Methods for Scan Chain Testing Using Analog Signals |
US7882409B2 (en) * | 2007-09-21 | 2011-02-01 | Synopsys, Inc. | Method and apparatus for synthesis of augmented multimode compactors |
JP4992791B2 (ja) * | 2008-03-28 | 2012-08-08 | 富士通株式会社 | スキャン制御方法及び装置 |
US8677198B2 (en) * | 2009-03-04 | 2014-03-18 | Alcatel Lucent | Method and apparatus for system testing using multiple processors |
CN101923135A (zh) * | 2010-09-16 | 2010-12-22 | 复旦大学 | Fpga内插互连测试用扫描链电路 |
CN102183721B (zh) * | 2010-12-14 | 2014-05-14 | 青岛海信信芯科技有限公司 | 多时钟域测试方法及测试电路 |
JP2012181138A (ja) * | 2011-03-02 | 2012-09-20 | Toshiba Corp | 半導体集積回路、設計装置および設計方法 |
CN102353894B (zh) * | 2011-08-26 | 2013-08-14 | 哈尔滨工业大学 | 基于参考向量和位掩码的soc的测试方法 |
US8812921B2 (en) * | 2011-10-25 | 2014-08-19 | Lsi Corporation | Dynamic clock domain bypass for scan chains |
CN103839590B (zh) * | 2014-03-18 | 2016-09-21 | 龙芯中科技术有限公司 | 存储器时序参数的测量装置、方法及存储器芯片 |
-
2015
- 2015-03-31 CN CN201510147599.6A patent/CN104749515B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN104749515A (zh) | 2015-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104749515B (zh) | 一种基于顺序等分分段式的低功耗扫描测试方法和装置 | |
CN103091620B (zh) | 一种针对扫描测试中捕获功耗的优化方法 | |
Lin et al. | High-frequency, at-speed scan testing | |
CN107544017B (zh) | 基于向量压缩的低功耗加权伪随机测试方法及相关设备 | |
JP4301813B2 (ja) | 自己試験中または走査試験中にクロックドメインにまたがる故障を検出するか突き止める複数キャプチャdftシステム | |
CN101120261B (zh) | 实速扫描测试的电路和方法 | |
CN102183721B (zh) | 多时钟域测试方法及测试电路 | |
US7743306B2 (en) | Test vector generating method and test vector generating program of semiconductor logic circuit device | |
US6598192B1 (en) | Method and apparatus for testing an integrated circuit | |
US7689885B2 (en) | Integrated circuit and method for identifying propagation time errors in integrated circuits | |
IE853221L (en) | Integrated circuit with built-in self test design | |
US20140075257A1 (en) | Computer-Aided Design (CAD) Multiple-Capture DFT System for Detecting or Locating Crossing Clock-Domain Faults | |
CN102841308A (zh) | 半导体集成电路 | |
US6907585B2 (en) | Semiconductor integrated circuit and its design methodology | |
TWI279569B (en) | Scan test circuit | |
CN101776730B (zh) | 一种集成电路的测试图形生成器及其测试方法 | |
CN104698367B (zh) | 一种降低扫描测试中被测组合电路功耗的方法 | |
US9075946B2 (en) | Method for designing semiconductor integrated circuit | |
CN107340467B (zh) | 测试系统 | |
US20090228751A1 (en) | method for performing logic built-in-self-test cycles on a semiconductor chip and a corresponding semiconductor chip with a test engine | |
CN102183727B (zh) | 一种具有检错功能的边界扫描测试方法 | |
CN114582415A (zh) | 多周期路径电路、芯片上控制器及控制系统 | |
CN103487747A (zh) | 符合边界扫描标准的扫描子链型测试结构及测试方法 | |
Gurkaynak et al. | A functional test methodology for globally-asynchronous locally-synchronous systems | |
CN105203946B (zh) | 一种嵌入式芯核测试壳装置及其设计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |