JP4992791B2 - スキャン制御方法及び装置 - Google Patents
スキャン制御方法及び装置 Download PDFInfo
- Publication number
- JP4992791B2 JP4992791B2 JP2008086844A JP2008086844A JP4992791B2 JP 4992791 B2 JP4992791 B2 JP 4992791B2 JP 2008086844 A JP2008086844 A JP 2008086844A JP 2008086844 A JP2008086844 A JP 2008086844A JP 4992791 B2 JP4992791 B2 JP 4992791B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- data
- register unit
- mode
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 32
- 238000012360 testing method Methods 0.000 claims description 78
- 230000006798 recombination Effects 0.000 claims description 32
- 238000005215 recombination Methods 0.000 claims description 32
- 230000008569 process Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 230000004913 activation Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318558—Addressing or selecting of subparts of the device under test
- G01R31/318563—Multiple simultaneous testing of subparts
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
restart, trst, mrst, stopでは、夫々図7に示す論理値のテストモードセレクト信号sm_tms及びテストリセット信号sm_trstを生成する。例えば、論理値「0」はインアクティブな信号レベル(例えば、ローレベル)であり、論理値「1」はアクティブな信号レベル(例えば、ハイレベル)である。
テスト用のバスは、JTAGバスに限定されない。又、装置の運用時の装置内の制御用のバスは、SMBusやI2Cバスに限定されず、図6に示すレジスタ55,56への設定(ライト)が可能なバスであれば、上記の如くスキャン機能を有効利用できる。
(付記1)
バスと接続されると共にテストアクセスポートコントローラを有する回路デバイスのスキャン制御方法であって、
ブロードキャストモード、パラレルモード、ノーマルモードのいずれかのスキャンモードを示す情報を該バスからレジスタ部に設定する設定ステップと、
該レジスタ部に設定された情報に基づいて、該回路デバイスのスキャンチェーン組み換え部によりテストアクセスポートコントローラへのスキャンアウトデータの出力とデータレジスタ部からのスキャンインデータの入力をカットし、該スキャンチェーン組み換え部が制御するスキャンレジスタ部とデータレジスタ部の接続を制御する接続制御ステップとを有し、
該データレジスタ部及び該スキャンレジスタ部はいずれも同時にスキャンしたい同じチェーン数分のデータレジスタを有し、
該接続制御ステップは、ブロードキャストモードのスキャンインでは該データレジスタ部の1つのデータレジスタに設定されたデータが該スキャンレジスタ部の全てのデータレジスタに並行に保持されて全てのスキャンチェーンにスキャンインされ、パラレルモードのスキャンインでは該データレジスタ部のデータレジスタに設定されたデータが該スキャンレジスタ部の対応するデータレジスタに保持されて対応するスキャンチェーンにスキャンインされるように該スキャンレジスタ部と該データレジスタ部の接続を制御する、スキャン制御方法。
(付記2)
該接続制御ステップは、スキャンアウトはパラレルモードで行われ、該スキャンレジスタ部の各データレジスタのデータを読むことで各スキャンチェーンのデータを同時に収集して該データレジスタ部の対応するデータレジスタに読み出すように該スキャンレジスタ部と該データレジスタ部の接続を制御する、付記1記載のスキャン制御方法。
(付記3)
該接続制御ステップは、ノーマルモードでは、該データレジスタ部の1つのデータレジスタに設定されたデータ)のみが該スキャンレジスタ部の各データレジスタに1つずつ保持されて全てのスキャンチェーンを1本づつスキャンするように該スキャンレジスタ部と該データレジスタ部の接続を制御する、付記1又は2記載のスキャン制御方法。
(付記4)
シフト数を該バスから該レジスタ部に設定するステップと、
スキャンインデータを該バスから該データレジスタ部に設定するステップを更に有し、
該データレジスタ部に設定されたスキャンインデータは該レジスタ部に設定されたシフト数だけシフトされる、付記1乃至3のいずれか1項記載のスキャン制御方法。
(付記5)
バスと接続されると共にテストアクセスポートコントローラを有する装置であって、
ブロードキャストモード、パラレルモード、ノーマルモードのいずれかのスキャンモードを示す情報が該バスから設定されるレジスタ部と、
スキャンインデータが設定されるデータレジスタ部と、
スキャンレジスタ部と、
該レジスタ部に設定された情報に基づいて、該テストアクセスポートコントローラへのスキャンアウトデータの出力と該データレジスタ部からのスキャンインデータの入力をカットし、該スキャンレジスタ部とデータレジスタ部の接続を制御するスキャンチェーン組み換え部とを有し、
該データレジスタ部及び該スキャンレジスタ部はいずれも同時にスキャンしたい同じチェーン数分のデータレジスタを有し、
該スキャンチェーン組み換え部は、ブロードキャストモードのスキャンインでは該データレジスタ部の1つのデータレジスタに設定されたデータが該スキャンレジスタ部の全てのデータレジスタに並行に保持されて全てのスキャンチェーンにスキャンインされ、パラレルモードのスキャンインでは該データレジスタ部のデータレジスタに設定されたデータが該スキャンレジスタ部の対応するデータレジスタに保持されて対応するスキャンチェーンにスキャンインされるように該スキャンレジスタ部と該データレジスタ部の接続を制御する、装置。
(付記6)
該スキャンチェーン組み換え部は、スキャンアウトはパラレルモードで行われ、該スキャンレジスタ部の各データレジスタのデータを読むことで各スキャンチェーンのデータを同時に収集して該データレジスタ部の対応するデータレジスタに読み出すように該スキャンレジスタ部と該データレジスタ部の接続を制御する、付記6記載の装置。
(付記7)
該スキャンチェーン組み換え部は、ノーマルモードでは、該データレジスタ部の1つのデータレジスタに設定されたデータ)のみが該スキャンレジスタ部の各データレジスタに1つずつ保持されて全てのスキャンチェーンを1本づつスキャンするように該スキャンレジスタ部と該データレジスタ部の接続を制御する、付記5又は6記載の装置。
(付記8)
該レジスタ部はシフト数を該バスから設定され、
該データレジスタ部はスキャンインデータを該バスから設定され、
該データレジスタ部に設定されたスキャンインデータは該レジスタ部に設定されたシフト数だけシフトされる、付記5乃至7のいずれか1項記載の装置。
12〜14 LSIデバイス
15 SMBusコントローラ
17 SMBus
18 JTAGバス
41 スキャン制御回路
55,56 レジスタ
58 データレジスタ部
57 シーケンサ
71 TAPC
72 スキャンチェーン組み換え部
73 スキャンレジスタ部
Claims (5)
- バスと接続されると共にテストアクセスポートコントローラを有する回路デバイスのスキャン制御方法であって、
ブロードキャストモード、パラレルモード、ノーマルモードのいずれかのスキャンモードを示す情報を該バスからレジスタ部に設定する設定ステップと、
該レジスタ部に設定された情報に基づいて、該回路デバイスのスキャンチェーン組み換え部によりテストアクセスポートコントローラへのスキャンアウトデータの出力とデータレジスタ部からのスキャンインデータの入力をカットし、該スキャンチェーン組み換え部が制御するスキャンレジスタ部とデータレジスタ部の接続を制御する接続制御ステップとを有し、
該データレジスタ部及び該スキャンレジスタ部はいずれも同時にスキャンしたい同じチェーン数分のデータレジスタを有し、
該接続制御ステップは、ブロードキャストモードのスキャンインでは該データレジスタ部の1つのデータレジスタに設定されたデータが該スキャンレジスタ部の全てのデータレジスタに並行に保持されて全てのスキャンチェーンにスキャンインされ、パラレルモードのスキャンインでは該データレジスタ部のデータレジスタに設定されたデータが該スキャンレジスタ部の対応するデータレジスタに保持されて対応するスキャンチェーンにスキャンインされるように該スキャンレジスタ部と該データレジスタ部の接続を制御する、スキャン制御方法。 - 該接続制御ステップは、スキャンアウトはパラレルモードで行われ、該スキャンレジスタ部の各データレジスタのデータを読むことで各スキャンチェーンのデータを同時に収集して該データレジスタ部の対応するデータレジスタに読み出すように該スキャンレジスタ部と該データレジスタ部の接続を制御する、請求項1記載のスキャン制御方法。
- バスと接続されると共にテストアクセスポートコントローラを有する装置であって、
ブロードキャストモード、パラレルモード、ノーマルモードのいずれかのスキャンモードを示す情報が該バスから設定されるレジスタ部と、
スキャンインデータが設定されるデータレジスタ部と、
スキャンレジスタ部と、
該レジスタ部に設定された情報に基づいて、該テストアクセスポートコントローラへのスキャンアウトデータの出力と該データレジスタ部からのスキャンインデータの入力をカットし、該スキャンレジスタ部とデータレジスタ部の接続を制御するスキャンチェーン組み換え部とを有し、
該データレジスタ部及び該スキャンレジスタ部はいずれも同時にスキャンしたい同じチェーン数分のデータレジスタを有し、
該スキャンチェーン組み換え部は、ブロードキャストモードのスキャンインでは該データレジスタ部の1つのデータレジスタに設定されたデータが該スキャンレジスタ部の全てのデータレジスタに並行に保持されて全てのスキャンチェーンにスキャンインされ、パラレルモードのスキャンインでは該データレジスタ部のデータレジスタに設定されたデータが該スキャンレジスタ部の対応するデータレジスタに保持されて対応するスキャンチェーンにスキャンインされるように該スキャンレジスタ部と該データレジスタ部の接続を制御する、装置。 - 該スキャンチェーン組み換え部は、スキャンアウトはパラレルモードで行われ、該スキャンレジスタ部の各データレジスタのデータを読むことで各スキャンチェーンのデータを同時に収集して該データレジスタ部の対応するデータレジスタに読み出すように該スキャンレジスタ部と該データレジスタ部の接続を制御する、請求項3記載の装置。
- 該レジスタ部はシフト数を該バスから設定され、
該データレジスタ部はスキャンインデータを該バスから設定され、
該データレジスタ部に設定されたスキャンインデータは該レジスタ部に設定されたシフト数だけシフトされる、請求項3又は4記載の装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008086844A JP4992791B2 (ja) | 2008-03-28 | 2008-03-28 | スキャン制御方法及び装置 |
US12/370,196 US8015465B2 (en) | 2008-03-28 | 2009-02-12 | Scan control method and device |
DE602009000393T DE602009000393D1 (de) | 2008-03-28 | 2009-02-23 | Abtaststeuerungsverfahren und -vorrichtung |
EP09153461A EP2105751B1 (en) | 2008-03-28 | 2009-02-23 | Scan control method and device |
CN2009101187550A CN101545950B (zh) | 2008-03-28 | 2009-03-04 | 扫描控制方法和设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008086844A JP4992791B2 (ja) | 2008-03-28 | 2008-03-28 | スキャン制御方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009236878A JP2009236878A (ja) | 2009-10-15 |
JP4992791B2 true JP4992791B2 (ja) | 2012-08-08 |
Family
ID=40809921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008086844A Expired - Fee Related JP4992791B2 (ja) | 2008-03-28 | 2008-03-28 | スキャン制御方法及び装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8015465B2 (ja) |
EP (1) | EP2105751B1 (ja) |
JP (1) | JP4992791B2 (ja) |
CN (1) | CN101545950B (ja) |
DE (1) | DE602009000393D1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8914693B2 (en) | 2012-02-15 | 2014-12-16 | International Business Machines Corporation | Apparatus for JTAG-driven remote scanning |
JP6115042B2 (ja) * | 2012-08-27 | 2017-04-19 | 富士通株式会社 | 情報処理装置、テストデータ作成装置、テストデータ作成方法、およびプログラム |
CN104749515B (zh) * | 2015-03-31 | 2017-12-15 | 中国人民解放军国防科学技术大学 | 一种基于顺序等分分段式的低功耗扫描测试方法和装置 |
CN112345925B (zh) * | 2020-10-30 | 2024-05-24 | 格兰菲智能科技有限公司 | 扫描链控制电路 |
CN112345924A (zh) * | 2020-10-30 | 2021-02-09 | 上海兆芯集成电路有限公司 | 扫描链控制电路 |
CN112557887A (zh) * | 2020-11-17 | 2021-03-26 | Oppo广东移动通信有限公司 | 片上时钟控制装置、芯片、芯片测试系统和测试方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0690265B2 (ja) * | 1986-12-24 | 1994-11-14 | 三菱電機株式会社 | テスト回路 |
JPH05264664A (ja) * | 1992-03-17 | 1993-10-12 | Fujitsu Ltd | 半導体集積回路 |
US5270642A (en) * | 1992-05-15 | 1993-12-14 | Hewlett-Packard Company | Partitioned boundary-scan testing for the reduction of testing-induced damage |
US5497378A (en) | 1993-11-02 | 1996-03-05 | International Business Machines Corporation | System and method for testing a circuit network having elements testable by different boundary scan standards |
US6018815A (en) * | 1996-10-18 | 2000-01-25 | Samsung Electronics Co., Ltd. | Adaptable scan chains for debugging and manufacturing test purposes |
JPH1117126A (ja) | 1997-06-24 | 1999-01-22 | Sharp Corp | 強誘電体膜の堆積方法および強誘電体キャパシタ素子 |
JPH1183949A (ja) * | 1997-09-05 | 1999-03-26 | Hitachi Ltd | 半導体集積回路装置 |
US6049901A (en) | 1997-09-16 | 2000-04-11 | Stock; Mary C. | Test system for integrated circuits using a single memory for both the parallel and scan modes of testing |
US6813739B1 (en) * | 2000-04-04 | 2004-11-02 | Silicon Graphics, Inc. | Scan interface chip (SIC) system and method for scan testing electronic systems |
US6988232B2 (en) * | 2001-07-05 | 2006-01-17 | Intellitech Corporation | Method and apparatus for optimized parallel testing and access of electronic circuits |
US7412637B2 (en) * | 2003-01-10 | 2008-08-12 | Syntest Technologies, Inc. | Method and apparatus for broadcasting test patterns in a scan based integrated circuit |
JP3671948B2 (ja) * | 2002-09-24 | 2005-07-13 | ソニー株式会社 | 半導体集積回路とその試験方法 |
JP2005309867A (ja) | 2004-04-22 | 2005-11-04 | Fujitsu Ltd | マルチコア・プロセサ試験方法 |
JP2008086844A (ja) | 2006-09-29 | 2008-04-17 | Dowa Holdings Co Ltd | バグフィルタ装置およびその制御方法 |
US7870448B2 (en) * | 2007-12-18 | 2011-01-11 | International Business Machines Corporation | In system diagnostics through scan matrix |
-
2008
- 2008-03-28 JP JP2008086844A patent/JP4992791B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-12 US US12/370,196 patent/US8015465B2/en not_active Expired - Fee Related
- 2009-02-23 DE DE602009000393T patent/DE602009000393D1/de active Active
- 2009-02-23 EP EP09153461A patent/EP2105751B1/en not_active Expired - Fee Related
- 2009-03-04 CN CN2009101187550A patent/CN101545950B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE602009000393D1 (de) | 2011-01-13 |
US20090249145A1 (en) | 2009-10-01 |
CN101545950B (zh) | 2012-05-30 |
CN101545950A (zh) | 2009-09-30 |
US8015465B2 (en) | 2011-09-06 |
JP2009236878A (ja) | 2009-10-15 |
EP2105751A1 (en) | 2009-09-30 |
EP2105751B1 (en) | 2010-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101759215B1 (ko) | 프로그래밍 가능 논리 분석기를 갖는 집적 회로, 개선된 분석 및 디버깅 능력들 및 방법 | |
JP5167904B2 (ja) | スキャン制御方法、スキャン制御回路及び装置 | |
JP4992791B2 (ja) | スキャン制御方法及び装置 | |
KR20130106355A (ko) | 강화된 분석 및 디버깅 성능들을 갖는 프로그래머블 로직 분석기를 포함하는 집적 회로 및 그 방법 | |
JPH1183956A (ja) | 集積回路 | |
JP4805134B2 (ja) | 集積回路の内部ラッチをスキャンする方法及び装置並びに集積回路 | |
EP1817596B1 (en) | Integrated circuit and a method for testing a multi-tap integrated circuit | |
US8225155B2 (en) | JTAG mailbox | |
KR101093968B1 (ko) | 스캔 제어 방법 및 장치 | |
KR101016733B1 (ko) | 스캔 제어 방법, 스캔 제어 회로 및 장치 | |
JP5059532B2 (ja) | 半導体集積回路 | |
KR20060055595A (ko) | 칩 테스트를 위한 테스트 억세스 포트의 간소화 장치 | |
JP2004094451A (ja) | オンチップjtagインタフェース回路およびシステムlsi | |
JP2005190112A (ja) | マイクロコンピュータ及びそのデバッグ方法 | |
JP2009115563A (ja) | 半導体集積回路 | |
JP3979257B2 (ja) | 半導体装置およびその試験方法 | |
JP2002323542A (ja) | バウンダリ・スキャン・レジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120423 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |