CN104698367B - 一种降低扫描测试中被测组合电路功耗的方法 - Google Patents
一种降低扫描测试中被测组合电路功耗的方法 Download PDFInfo
- Publication number
- CN104698367B CN104698367B CN201510148172.8A CN201510148172A CN104698367B CN 104698367 B CN104698367 B CN 104698367B CN 201510148172 A CN201510148172 A CN 201510148172A CN 104698367 B CN104698367 B CN 104698367B
- Authority
- CN
- China
- Prior art keywords
- blocking logic
- logic nic
- enable signal
- blocking
- nic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开一种降低扫描测试中被测组合电路功耗的方法,步骤包括:1)在扫描链中指定扫描单元的输出端、与指定扫描单元对应驱动的组合电路的输入端之间,设置用于阻止扫描单元输出值的变化传播至组合电路的阻隔逻辑NIC,并向阻隔逻辑NIC施加捕获使能信号CE;2)当扫描测试处于捕获模式时,若同时处于输入捕获半周期,通过捕获使能信号CE控制关断阻隔逻辑NIC以使阻隔逻辑NIC处于非阻隔模式;若同时处于输出隔离半周期,通过捕获使能信号控制启动阻隔逻辑NIC以使阻隔逻辑NIC处于阻隔模式。本发明通过阻隔捕获模式下扫描单元输出值的变化传播至被测组合电路,能够有效降低扫描测试的功耗且不影响捕获响应过程。
Description
技术领域
本发明涉及集成电路扫描测试领域,尤其涉及一种降低扫描测试中被测组合电路功耗的方法。
背景技术
在集成电路设计中,扫描设计是主要的可测试性设计技术之一。由于芯片在扫描测试模式下的功耗是正常工作模式下的数倍,芯片很可能会在测试中因过热而损坏,因此为提高测试可靠性和芯片良品率以及降低封装成本,则必须要降低扫描测试功耗。在集成电路扫描测试中,被测组合电路的测试功耗占总测试功耗的比例较大,因而通过降低被测组合电路测试功耗,则可以大幅度降低扫描测试的平均功耗。
现有技术中,降低扫描测试功耗的方法通常仅是针对扫描测试中的移位模式而并不考虑捕获模式,即仅是通过阻止移位模式下扫描单元值发生翻转的改变传播至组合电路来降低被测组合电路的功耗。但实际上,在扫描测试捕获模式下,由于捕获的响应值也可能引起扫描单元的值发生翻转,也会引起其驱动的被测组合电路发生翻转,从而使被测组合电路产生不必要的功耗。
发明内容
本发明要解决的技术问题就在于:针对现有技术存在的技术问题,本发明提供一种实现方法简单、能够降低捕获模式下组合电路功耗且不影响捕获响应过程的降低扫描测试中被测组合电路功耗的方法。
为解决上述技术问题,本发明提出的技术方案为:
一种降低捕获模式下扫描测试功耗的方法,步骤包括:
1)在扫描链中指定扫描单元的输出端、与所述指定扫描单元对应驱动的组合电路的输入端之间,设置用于阻隔扫描单元值的变化传播至组合电路的阻隔逻辑NIC,并向所述阻隔逻辑NIC施加捕获使能信号;
2)当扫描测试处于捕获模式时,若同时处于输入捕获半周期,通过所述捕获使能信号控制断开所述阻隔逻辑NIC以使阻隔逻辑NIC处于非阻隔模式;若同时处于输出隔离半周期,通过所述捕获使能信号控制启动所述阻隔逻辑NIC以使阻隔逻辑NIC处于阻隔模式。
作为本发明的进一步改进:所述步骤1)还包括向所述阻隔逻辑NIC施加用于控制在移位模式下启动的移位使能信号的步骤。
作为本发明的进一步改进:所述移位使能信号具体为所述指定扫描单元输入的扫描使能信号。
作为本发明的进一步改进,所述步骤2)的具体实施步骤为:
2.1)根据包含被测电路的目标扫描设计以及所述阻隔逻辑NIC的设计网表生成测试激励,且固定约束捕获使能信号为无效值以使阻隔逻辑NIC处于非阻隔模式;
2.2)在生成的所述测试激励中,修改捕获模式下输出隔离半周期所对应的捕获使能信号为有效值,得到修改后的目标测试激励;
2.3)扫描链输入修改后的目标测试激励进行扫描测试,若目标测试激励中捕获使能信号为无效值,控制断开所述阻隔逻辑NIC以使阻隔逻辑NIC处于非阻隔模式;若目标测试激励中捕获使能信号为有效值,控制启动所述阻隔逻辑NIC以使阻隔逻辑NIC处于阻隔模式。
作为本发明的进一步改进:所述步骤2.3)中当处于移位周期时,通过所述目标测试激励中扫描移位信号控制启动阻隔逻辑NIC以使阻隔逻辑NIC处于阻隔模式。
作为本发明的进一步改进:所述阻隔逻辑NIC的输入参数包括捕获使能信号、指定扫描单元的输出信号以及经过反相运算的扫描使能信号;所述阻隔逻辑NIC的输入参数经过与运算后输出阻隔信号。
作为本发明的进一步改进:所述阻隔逻辑NIC的输入参数包括扫描使能信号、指定扫描单元的输出信号以及经过反相运算的捕获使能信号;所述阻隔逻辑NIC的输入参数经过或运算后输出阻隔信号。
作为本发明的进一步改进:所述阻隔逻辑NIC的输入参数包括指定扫描单元的输出信号和使能选择信号,所述使能选择信号通过扫描使能信号、经过反相运算的捕获使能信号进行或运算得到;所述阻隔逻辑NIC的输入参数经过二选一运算后输出阻隔信号。
与现有技术相比,本发明的优点在于:
1)本发明通过在扫描单元与组合电路之间设置阻隔逻辑NIC,同时由捕获使能信号控制在捕获模式下断开或启动阻隔逻辑NIC,在输入捕获半周期时使阻隔逻辑NIC为非阻隔模式,能够不影响捕获响应过程而正确的完成所需的响应捕获;在输出隔离半周期时则使阻隔逻辑NIC为阻隔模式,阻止扫描单元的翻转传播至组合电路,从而有效降低了在捕获模式下组合电路的功耗。
2)本发明进一步通过向阻隔逻辑NIC施加移位使能信号,并通过移位使能信号控制在移位模式下启动阻隔逻辑NIC,使得能够降低捕获模式下组合电路功耗的同时进一步降低移位模式下组合电路的功耗,从而全面有效的降低扫描测试过程中被测组合电路的功耗。
3)本发明进一步通过阻隔逻辑NIC输入扫描使能信号、捕获使能信号以及扫描单元的输出信号,并经过运算后得到阻隔信号输出至组合电路,实现方法简单,能够有效对捕获模式以及移位模式下扫描单元值变换的传播进行阻隔。
附图说明
图1是本实施例降低扫描测试中被测组合电路功耗方法的实现流程示意图。
图2是本实施例降低扫描测试中被测组合电路功耗方法的实现原理示意图。
图3是本实施例中阻隔逻辑NIC的第一种结构原理示意图。
图4是本实施例中阻隔逻辑NIC的第二种结构原理示意图。
图5是本实施例中阻隔逻辑NIC的第三种结构原理示意图。
图6是本实施例中阻隔逻辑NIC控制时序的原理示意图。
图例说明:1、扫描链;11、扫描单元;2、反相器;3、三输入与门;4、三输入或门;5、二输入或门;6、二选一选择器;7、输入捕获半周期;8、输出隔离半周期。
具体实施方式
以下结合说明书附图和具体优选的实施例对本发明作进一步描述,但并不因此而限制本发明的保护范围。
如图1所示,本实施例降低捕获模式下扫描测试功耗的方法,步骤包括:
1)在扫描链中指定扫描单元的输出端、与指定扫描单元对应驱动的组合电路的输入端之间,设置用于阻隔扫描单元值的变化传播至组合电路的阻隔逻辑NIC(New IsolateCircuit),并向阻隔逻辑NIC施加捕获使能信号;
2)当扫描测试处于捕获模式时,若同时处于输入捕获半周期,通捕获使能信号控制断开所述阻隔逻辑NIC以使阻隔逻辑NIC处于非阻隔模式;若同时处于输出隔离半周期,通过捕获使能信号控制启动阻隔逻辑NIC以使阻隔逻辑NIC处于阻隔模式。
如图1、2所示,本实施例在已完成基本扫描设计的被测电路的扫描链1上每个扫描单元11输出端、扫描单元11对应驱动的组合电路之间增加一个阻隔逻辑NIC,所有阻隔逻辑NIC共同施加一个捕获使能信号CE,通过捕获使能信号CE控制在捕获模式下断开或启动阻隔逻辑NIC,不影响捕获响应过程的同时降低捕获模式下组合电路的功耗。当然,在其他实施例中也可根据实际需求,如面积、时序、功耗等设计约束要求,只对扫描链1上指定的部分扫描单元11(例如非关键路径上)输出端至其驱动的组合电路间设置阻隔逻辑NIC。
本实施例中,步骤1)还包括向阻隔逻辑NIC施加用于控制在移位模式下启动的移位使能信号的步骤,通过移位使能信号控制在移位模式下启动阻隔逻辑NIC,进一步降低移位模式下组合电路的功耗。本实例中,移位使能信号具体为指定扫描单元输入的扫描使能信号SE。参见图2,本实施例中将各扫描单元11的扫描使能信号SE作为移位使能信号输入阻隔逻辑NIC,从而通过扫描使能信号SE和捕获使能信号CE共同对组合电路的翻转进行阻隔控制。
如图3所示,本实施例中阻隔逻辑NIC的第一种结构由一个反相器2和一个三输入与门3构成,捕获使能信号、扫描单元11的输出端以及经过反相器2后的扫描使能信号分别连接三输入与门3输入端的一端,三输入与门3输出端输出阻隔信号。该结构中,阻隔逻辑NIC的输入参数包括捕获使能信号、扫描单元11的输出信号以及经过反相器2进行反相运算后的扫描使能信号,阻隔逻辑NIC的输入参数经过三输入与门3进行与运算后输出阻隔信号。当阻隔逻辑NIC处于阻隔模式下时,输出阻隔信号的逻辑值为0,该结构的阻隔逻辑NIC只能阻隔逻辑值0到1的翻转。
如图4所示,本实施例中阻隔逻辑NIC第二种结构由一个反相器2和一个三输入或门4构成,扫描使能信号、扫描单元11的输出端以及经过反相器2后的捕获使能信号分别连接三输入或门4输入端的一端,三输入或门4输出端输出阻隔信号。该结构中,阻隔逻辑NIC的输入参数包括扫描使能信号、扫描单元11的输出量以及经过反相器2进行反相运算后的捕获使能信号,阻隔逻辑NIC的输入参数经过三输入或门4进行或运算后输出阻隔信号。当阻隔逻辑NIC处于阻隔模式下时,输出阻隔信号的逻辑值为1,该结构的阻隔逻辑NIC只能阻隔逻辑值1到0的翻转。
如图5所示,本实施例阻隔逻辑NIC第三种结构由一个反相器2、一个二输入或门5以及一个二选一选择器6构成,扫描使能信号、经过反相器2后的捕获使能信号分别连接二输入或门5的一端,二输入或门5的输出端、扫描单元11的输出端分别连接二选一选择器6的输入端的一端,二选一选择器6输出端输出阻隔信号。该结构中,阻隔逻辑NIC的输入参数包括扫描单元11的输出信号以及使能选择信号,使能选择信号通过扫描使能信号、与经过反相器2进行反相运算后的捕获使能信号进行或运算后得到,使能选择信号、扫描单元11的输出量则通过二选一选择器6进行二选一运算后输出阻隔信号。当阻隔逻辑NIC处于阻隔模式下时,输出阻隔信号的逻辑值保持为上一次的状态值,该结构的阻隔逻辑NIC能够阻隔逻辑值0到1以及1到0两种翻转。当然,阻隔逻辑NIC也可以选择除上述三种结构外的其他结构。
本实施例中,步骤2)的具体实施步骤为:
2.1)根据包含被测电路的目标扫描设计以及阻隔逻辑NIC的设计网表生成测试激励,且固定约束捕获使能信号为无效值以使阻隔逻辑NIC处于非阻隔模式;
2.2)在生成的测试激励中,修改捕获模式下输出隔离半周期所对应的捕获使能信号为有效值,得到修改后的目标测试激励;
2.3)扫描链输入修改后的目标测试激励进行扫描测试,若目标测试激励中捕获使能信号为无效值,控制断开阻隔逻辑NIC以使阻隔逻辑NIC处于非阻隔模式;若目标测试激励中捕获使能信号为有效值,控制启动阻隔逻辑NIC以使阻隔逻辑NIC处于阻隔模式。
本实施例在输入捕获半周期时,通过捕获使能信号使阻隔逻辑NIC为非阻隔模式,能够不影响捕获响应过程而正确的完成所需的响应捕获;在输出隔离半周期时通过捕获使能信号使阻隔逻辑NIC为阻隔模式,阻止扫描单元的翻转传播至组合电路,从而降低了在捕获模式下测试响应引起的组合电路的功耗。
本实施例中,步骤2.3)中当处于移位周期时,通过所述目标测试激励中扫描移位信号控制启动阻隔逻辑NIC以使阻隔逻辑NIC处于阻隔模式,从而降低移位模式下测试功耗。
测试激励具体可使用商用EAD工具软件(例如Mentor Graphics公司的TestKompress软件)完成,通过对包含被测电路的目标扫描设计和阻隔逻辑NIC构成的新设计网表生成测试激励,在整个过程中,则通过工具运行脚本固定约束捕获使能信号CE为无效值,使阻隔逻辑NIC处于非阻隔模式。
对上述EAD软件生成的测试激励后,通过对测试激励文件里的捕获使能信号CE的值进行修改以控制测试激励应用时阻隔逻辑NIC的模式。在扫描测试移位模式(即扫描使能信号SE为有效值)下,捕获使能信号CE可以取任意值,扫描使能信号SE控制阻隔逻辑NIC处于阻隔模式,目的是在测试激励应用时,关断阻隔逻辑,阻止扫描移位时扫描单元的翻转传播到被测组合电路中,从而降低扫描测试移位模式下被测组合电路的功耗。
扫描测试捕获模式(即扫描使能信号SE为无效值)下,在捕获时钟上升沿到来之前(即处于输入捕获半周期内),保持捕获使能信号CE为无效值,控制阻隔逻辑NIC处于非阻隔模式,目的是在测试激励应用时,正确完成所需的响应捕获;在捕获时钟上升沿到来之后(即处于输出隔离半周期内),修改捕获使能信号CE为有效值,控制阻隔逻辑NIC处于阻隔模式,目的是在测试激励应用时,关断阻隔逻辑,阻止扫描捕获时扫描单元的翻转传播到组合电路中,从而降低扫描测试捕获模式下被测组合电路的功耗。
本实施例中阻隔逻辑NIC的控制时序如图6所示,其中CLK为扫描单元输入的扫描时钟,SE、CE分别为扫描使能信号以及捕获使能信号。扫描使能信号SE高电平时对应为扫描测试移位模式,低电平时对应为扫描测试捕获模式;捕获使能信号CE高电平时对应阻隔逻辑NIC为非阻隔模式,低电平时对应阻隔逻辑NIC为阻隔模式。其中,在扫描测试移位模式下,阻隔逻辑NIC受扫描使能信号SE控制,阻隔扫描链上扫描单元的翻转向其驱动的组合电路传播,此模式下捕获使能信号CE可以取任意值;扫描测试捕获模式下,在捕获时钟上升沿到来之前处于输入捕获半周期7内,则阻隔逻辑NIC通过捕获使能信号CE必须处于非阻隔模式,使扫描链上扫描单元的值传播到组合电路,则组合电路的响应能够被其它扫描链捕获或传播到整个设计的输出,以用于故障检测;捕获时钟上升沿到来之后处于输出隔离半周期8内,则置捕获使能信号CE的值为有效值,控制阻隔逻辑NIC处于阻隔模式,阻止扫描链上扫描单元捕获的测试响应引起组合电路翻转,从而降低扫描测试捕获模式下引起的组合电路功耗。
上述只是本发明的较佳实施例,并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明。因此,凡是未脱离本发明技术方案的内容,依据本发明技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均应落在本发明技术方案保护的范围内。
Claims (7)
1.一种降低扫描测试中被测组合电路功耗的方法,其特征在于,步骤包括:
1)在扫描链中指定扫描单元的输出端、与所述指定扫描单元对应驱动的组合电路的输入端之间,设置用于阻隔扫描单元值的变化传播至组合电路的阻隔逻辑NIC,并向所述阻隔逻辑NIC施加捕获使能信号;
2)当扫描测试处于捕获模式时,若同时处于输入捕获半周期,通过所述捕获使能信号控制断开所述阻隔逻辑NIC以使阻隔逻辑NIC处于非阻隔模式;若同时处于输出隔离半周期,通过所述捕获使能信号控制启动所述阻隔逻辑NIC以使阻隔逻辑NIC处于阻隔模式;
所述步骤2)的具体实施步骤为:
2.1)根据包含被测电路的目标扫描设计以及所述阻隔逻辑NIC的设计网表生成测试激励,且固定约束捕获使能信号为无效值以使阻隔逻辑NIC处于非阻隔模式;
2.2)在生成的所述测试激励中,修改捕获模式下输出隔离半周期所对应的捕获使能信号为有效值,得到修改后的目标测试激励;
2.3)扫描链输入修改后的目标测试激励进行扫描测试,若所述目标测试激励中捕获使能信号为无效值,控制断开所述阻隔逻辑NIC以使阻隔逻辑NIC处于非阻隔模式;若所述目标测试激励中捕获使能信号为有效值,控制启动所述阻隔逻辑NIC以使阻隔逻辑NIC处于阻隔模式。
2.根据权利要求1所述的降低扫描测试中被测组合电路功耗的方法,其特征在于:所述步骤1)还包括向所述阻隔逻辑NIC施加用于控制在移位模式下启动的移位使能信号的步骤。
3.根据权利要求2所述的降低扫描测试中被测组合电路功耗的方法,其特征在于:所述移位使能信号具体为所述指定扫描单元输入的扫描使能信号。
4.根据权利要求1所述的降低扫描测试中被测组合电路功耗的方法,其特征在于:所述步骤2.3)中当处于移位周期时,通过所述目标测试激励中扫描移位信号控制启动阻隔逻辑NIC以使阻隔逻辑NIC处于阻隔模式。
5.根据权利要求4所述的降低扫描测试中被测组合电路功耗的方法,其特征在于:所述阻隔逻辑NIC的输入参数包括捕获使能信号、指定扫描单元的输出信号以及经过反相运算的扫描使能信号;所述阻隔逻辑NIC的输入参数经过与运算后输出阻隔信号。
6.根据权利要求4所述的降低扫描测试中被测组合电路功耗的方法,其特征在于:所述阻隔逻辑NIC的输入参数包括扫描使能信号、指定扫描单元的输出信号以及经过反相运算的捕获使能信号;所述阻隔逻辑NIC的输入参数经过或运算后输出阻隔信号。
7.根据权利要求4所述的降低扫描测试中被测组合电路功耗的方法,其特征在于:所述阻隔逻辑NIC的输入参数包括指定扫描单元的输出信号和使能选择信号,所述使能选择信号通过扫描使能信号、经过反相运算的捕获使能信号进行或运算得到;所述阻隔逻辑NIC的输入参数经过二选一运算后输出阻隔信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510148172.8A CN104698367B (zh) | 2015-03-31 | 2015-03-31 | 一种降低扫描测试中被测组合电路功耗的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510148172.8A CN104698367B (zh) | 2015-03-31 | 2015-03-31 | 一种降低扫描测试中被测组合电路功耗的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104698367A CN104698367A (zh) | 2015-06-10 |
CN104698367B true CN104698367B (zh) | 2018-05-25 |
Family
ID=53345695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510148172.8A Active CN104698367B (zh) | 2015-03-31 | 2015-03-31 | 一种降低扫描测试中被测组合电路功耗的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104698367B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106226678B (zh) * | 2016-07-15 | 2019-02-15 | 中国人民解放军国防科学技术大学 | 一种基于并行施加测试激励的低功耗扫描测试方法及装置 |
CN110988657B (zh) * | 2019-12-23 | 2021-12-17 | 上海华力微电子有限公司 | 标准单元库的测试方法 |
US11686771B2 (en) * | 2019-12-30 | 2023-06-27 | Chengdu Haiguang Integrated Circuit Design Co., Ltd. | Chip, chip testing method and electronic device |
CN114217212B (zh) * | 2021-12-15 | 2023-09-01 | 四川创安微电子有限公司 | 一种降低扫描链测试中移位阶段功耗的方法及电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6189121B1 (en) * | 1995-12-15 | 2001-02-13 | Nec Corporation | Semiconductor device containing a self-test circuit |
CN1623098A (zh) * | 2001-02-15 | 2005-06-01 | 美国华腾科技股份有限公司 | 在自一测试和扫描一测试期间检测或查找交叉时钟域故障的多一捕获为测试而设计的系统 |
CN101663648A (zh) * | 2007-02-12 | 2010-03-03 | 明导公司 | 低功耗扫描测试技术及装置 |
CN103033741A (zh) * | 2011-09-30 | 2013-04-10 | 重庆重邮信科通信技术有限公司 | 一种具有扫描链测试功能的芯片及测试方法 |
-
2015
- 2015-03-31 CN CN201510148172.8A patent/CN104698367B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6189121B1 (en) * | 1995-12-15 | 2001-02-13 | Nec Corporation | Semiconductor device containing a self-test circuit |
CN1623098A (zh) * | 2001-02-15 | 2005-06-01 | 美国华腾科技股份有限公司 | 在自一测试和扫描一测试期间检测或查找交叉时钟域故障的多一捕获为测试而设计的系统 |
CN101663648A (zh) * | 2007-02-12 | 2010-03-03 | 明导公司 | 低功耗扫描测试技术及装置 |
CN103033741A (zh) * | 2011-09-30 | 2013-04-10 | 重庆重邮信科通信技术有限公司 | 一种具有扫描链测试功能的芯片及测试方法 |
Non-Patent Citations (2)
Title |
---|
Low overhead design-for-testability for scan-based delay fault testing;Yang Decai et al.;《Journal of Systems Engineering and Electronics》;20071231;第18卷(第1期);第40-44页 * |
一种有效降低扫描结构测试功耗的方法;张红南等;《湖南大学学报(自然科学版)》;20091231;第36卷(第12期);第45-48页 * |
Also Published As
Publication number | Publication date |
---|---|
CN104698367A (zh) | 2015-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104698367B (zh) | 一种降低扫描测试中被测组合电路功耗的方法 | |
CN105445653B (zh) | 具有低功耗扫描触发器的集成电路 | |
CN103091620A (zh) | 一种针对扫描测试中捕获功耗的优化方法 | |
US9341674B2 (en) | Scan test circuit, test pattern generation control circuit, and scan test control method | |
Yang et al. | Quick scan chain diagnosis using signal profiling | |
DE102016116717A1 (de) | Scan-Ketten-Schaltung, die eine Injektion eines logischen Selbsttestmusters während der Laufzeit unterstützt | |
CN108362991A (zh) | 扫描链路 | |
US11073552B2 (en) | Design-for-test for asynchronous circuit elements | |
CN102221671B (zh) | 信号稳定性检测器及时延测试装置 | |
CN104749515B (zh) | 一种基于顺序等分分段式的低功耗扫描测试方法和装置 | |
CN108062267A (zh) | 一种可配置寄存器文件自测试方法及生成装置 | |
CN110346618A (zh) | 一种针对于多时钟域at-speed测试的OCC电路 | |
CN110007217A (zh) | 一种低功耗边界扫描测试方法 | |
CN104049203B (zh) | 具有边界扫描测试功能的管脚和包括该管脚的集成电路 | |
CN108365841A (zh) | 门控时钟的控制系统和控制方法 | |
Smith et al. | An automated BIST architecture for testing and diagnosing FPGA interconnect faults | |
CN102841307B (zh) | 一种逻辑故障定位的方法 | |
US8145963B2 (en) | Semiconductor integrated circuit device and delay fault testing method thereof | |
CN206161792U (zh) | 一种用于集成电路测试的边界扫描测试装置 | |
CN101031809B (zh) | 电路互联测试装置及其方法 | |
CN100523847C (zh) | 测试访问端口 | |
KR101690376B1 (ko) | 구조적 지연 고장 테스트를 위한 커버리지 증대 및 전력 인식 클록 시스템 | |
CN102156259B (zh) | 一种集成电路的测试方法及一种集成电路 | |
CN206002659U (zh) | 基于背板的电子设备边界扫描测试装置 | |
Ahlawat et al. | A low cost technique for scan chain diagnosis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |