CN102841307B - 一种逻辑故障定位的方法 - Google Patents

一种逻辑故障定位的方法 Download PDF

Info

Publication number
CN102841307B
CN102841307B CN201210370862.4A CN201210370862A CN102841307B CN 102841307 B CN102841307 B CN 102841307B CN 201210370862 A CN201210370862 A CN 201210370862A CN 102841307 B CN102841307 B CN 102841307B
Authority
CN
China
Prior art keywords
test
fault
scanning
row
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210370862.4A
Other languages
English (en)
Other versions
CN102841307A (zh
Inventor
张震
戚湧
方赓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changshu Hi Tech Innovation Service Co ltd
Original Assignee
Nanjing University of Science and Technology Changshu Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Science and Technology Changshu Research Institute Co Ltd filed Critical Nanjing University of Science and Technology Changshu Research Institute Co Ltd
Priority to CN201210370862.4A priority Critical patent/CN102841307B/zh
Publication of CN102841307A publication Critical patent/CN102841307A/zh
Application granted granted Critical
Publication of CN102841307B publication Critical patent/CN102841307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了逻辑故障定位的方法，涉及集成电路技术领域。本发明为了传统测试故障诊断方法无法精确定位到芯片中具体模块的寄存器单元出现故障，而采取芯片底层模块有8条扫描链，每个region部分有8行8列64个底层模块，可以将此看作一个8*8阵列，测试时将扫描端口si1-si8并行输入扫描链进行扫描测试，一旦出现故障，在扫描测试结果log文件中即显示出某一列故障信息。由阵列坐标原理，只要得到准确的坐标即可定位阵列中的点，即可准确定位到芯片中的具体模块，从而实现逻辑故障定位，降低了芯片成本。

Description

一种逻辑故障定位的方法
技术领域
本发明涉及集成电路技术领域，特别涉及一种逻辑故障定位的方法。
背景技术
伴随着集成电路规模的迅速发展，逻辑结构越来越复杂，芯片集成度的不断提高，
以及工艺水平的不断进步，从而使芯片在芯片级和系统级遭到越来越大的测试挑战，此时
早期经典的测试手段和方法已经无法满足要求。此外，随着集成电路时钟频率的不断提高
和输入输出管脚集成门数的越来越多，以往的单纯从改进测试设备的角度来解决集成电路
测试的问题已无法适应集成电路发展的需要，人们认识到测试已不再单纯的是出现集成电
路产品之后的验证手段，而需要从设计阶段就要对测试进行考虑。与此同时，随着集成电路
复杂度的不断提高，测试占集成电路产品研发的成本却迅速递增。因此随着芯片的工作频
率逐步增加，晶体管特征长度越来越小，单位集成度越来越高，由此会带来测试复杂化的问
题以及研发费用的增高。因此集成电路测试问题已经日益突出，急需得到解决。一种既能
确保产品较高质量，同时能使成本划算的测试方法可测性设计应运而生。
DFT（design for test），即可测性设计，是指为使测试尽可能简单而在设计中有意识地加入附加逻辑设计的方法。可测性设计的出现很好地解决了芯片级测试的问题，为集成电路产品的测试带来便利。在通过对可测性设计理论深入研究的基础上，对一款芯片进行了可测性设计，然而由于该款专用芯片的特殊性导致逻辑故障无法定位，这会造成良率过低的问题，从而增加芯片研发成本。测试结果表明有故障的芯片中一部分是由于MBIST( 存储器内建自测试) 未通过，另一部分是由于固定型故障和状态跳变故障未通过。其中MBIST 部分的故障导致测试未通过的芯片，可以根据测试反映的故障信息，利用芯片内部冗余设计进行修复；而由固定型故障和状态跳变故障所引起的故障，从测试机台上得到的信息，只能提供发生故障的测试循环次数，以及发生故障的扫描链名，无法准确及时提供故障模块信息。为得到准确故障信息，需间接从故障文件中逐一搜索，显然这样会耗费大量时间，并且这样的过程会出现误差导致找出的故障位置偏离；而且进行故障结果转换前需要进行设计规则的检查，这往往需要很长时间，因此传统的方法只能用来进行故障分析找出故障原因，以作为下次设计修改的依据和分析数据，无法满足在测试现场进行立刻EFUSE 修改的需求。
发明内容
本发明所要解决的问题：传统测试故障诊断方法无法精确定位到芯片中具体模块
的寄存器单元出现故障，这给冗余修复工作带来一定挑战，并因此可能会使一些芯片无法
修复而变成废片，造成损失。
本发明所采取的技术方案：
芯片底层模块有8 条扫描链，每个宏模块部分(region) 有8 行8 列64 个底层模块，可
以将此看作一个8*8 阵列，如图1 所示。测试时将扫描端口(si1-si8) 并行输入扫描链进
行扫描测试，一旦出现故障，在扫描测试结果文件中即显示出某一列故障信息，由阵列坐标
原理，只要得到准确的坐标即可定位阵列中的点，即可准确定位到芯片中的具体模块，从而
实现逻辑故障定位。
本发明的有益效果：
测试时将扫描端口si1-si8 并行输入扫描链进行扫描测试，一旦出现故障，在扫描测试结果log 文件中即显示出某一列故障信息。由阵列坐标原理，只要得到准确的坐标即可定位阵列中的点，即可准确定位到芯片中的具体模块，从而实现逻辑故障定位，降低了成本。
附图说明
图1 为region 8*8 阵列示意图。
图2 是改进后的底层模块的扫描链插入后的示意图。
图3 改进后region 内部扫描链插入后的示意图。
具体实施方式
本发明的具体实施步骤如下所示：
步骤一：在底层模块中加入8 个二选一选择器，选择控制该模块中8 条扫描链。
步骤二：芯片底层模块有8 条扫描链，每个宏模块部分有8 行8 列64 个底层模块，看作一个8*8 阵列，将宏模块部分中所有底层模块以此复用，同时在宏模块部分加入一个译码器来控制这8 位也就是8 行底层模块的工作状态；
步骤三：扫描设计时每次通过配置译码输出控制一行底层模块打开（即定位阵列的行），其余7 行56 个底层模块全部通过二选一选择器旁路掉，此时生成的测试向量是用来扫描测试这一行的底层模块。
步骤四：扫描测试时，扫描输入端口(si1-si8) 并行输入的测试向量只通过一行的测试，若此行有故障，即可在故障文件中显示出是扫描输入端口si1-si8 中某一列，即定位阵列的列。
步骤五：8 次扫描测试后即可得到最终测试结果，从而可以准确定位到region 中具体哪个底层模块出现故障。
由于寄存器级已经实现底层模块的扫描输入端口，因此可测性设计扫描插入时，无需对端口进行重新配置。同时加入一个控制底层模块的二选一选择器端口命令来控制该底层模块是否参与扫描。
图2 是改进后的底层模块的扫描链插入后的示意图。图中8 条扫描路径通过8 个二选一选择器来进行连接。
定位扫描时，压缩扫描可能导致最终的结果发散，不易于在故障文件中反映出具体的扫描链故障；另外每次扫描只有8 个底层模块经过扫描链，因此测试时间可以接受。基于上述考量，本发明在进行逻辑故障定位扫描测试设计时采用无压缩结构，根据控制扫描的需要，多出一个4-16 译码器。
图3 所示是改进后region 内部扫描链插入后的示意图，图中下部黑线表示从扫描控制配置端口中解码出来的旁路控制信号线，它们控制扫描的行数，产生相应的测试向量。
] 本发明共产生9 次测试向量。首先采用全扫描设计下产生的测试向量，正常扫描，如果通过扫描并无故障，无需再去测试另外8 次所产生的测试向量；如果出现故障，并显示不是由内存所产生，再用新型故障定位法产生的测试向量进行扫描定位，确定底层模块故障地址。

Claims (4)

1.一种逻辑故障定位的方法，其特征在于：
步骤一：在底层模块中加入8 个二选一选择器，选择控制该模块中8 条扫描链；
步骤二：芯片底层模块有8 条扫描链，每个宏模块部分有8 行8 列64 个底层模块，看作一个8*8 阵列，将宏模块部分中所有底层模块以此复用，同时在宏模块部分加入一个译码器来控制这8 位也就是8 行底层模块的工作状态；
步骤三：扫描设计时每次通过配置译码输出控制一行底层模块打开，即定位阵列的行，其余7 行56 个底层模块全部通过二选一选择器旁路掉，此时生成的测试向量是用来扫描测试这一行的底层模块；
步骤四：扫描测试时，扫描输入端口并行输入的测试向量只通过一行的测试，若此行有故障，即可在故障文件中显示出是扫描输入端口中某一列，即定位阵列的列；
步骤五：8 次扫描测试后即可得到最终测试结果，从而可以准确定位到宏模块部分中具体底层模块出现故障的位置。
2. 根据权利要求1 所述的逻辑故障定位的方法，其特征在于：在执行步骤一之前，加入一个控制底层模块的二选一选择器端口命令来控制该底层模块是否参与扫描。
3. 根据权利要求1 所述的逻辑故障定位的方法，其特征在于：设置一个控制扫描4-16译码器，进行测试逻辑故障定位扫描时采用无压缩结构。
4. 根据权利要求1 所述的逻辑故障定位的方法，其特征在于：在执行步骤一之前，采用全扫描设计下产生的测试向量，如果出现故障，则执行步骤一。
CN201210370862.4A 2012-09-29 2012-09-29 一种逻辑故障定位的方法 Active CN102841307B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210370862.4A CN102841307B (zh) 2012-09-29 2012-09-29 一种逻辑故障定位的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210370862.4A CN102841307B (zh) 2012-09-29 2012-09-29 一种逻辑故障定位的方法

Publications (2)

Publication Number Publication Date
CN102841307A CN102841307A (zh) 2012-12-26
CN102841307B true CN102841307B (zh) 2015-07-22

Family

ID=47368847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210370862.4A Active CN102841307B (zh) 2012-09-29 2012-09-29 一种逻辑故障定位的方法

Country Status (1)

Country Link
CN (1) CN102841307B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103675641B (zh) * 2013-12-23 2016-04-27 龙芯中科技术有限公司 芯片故障定位方法、装置及系统
US9239360B2 (en) * 2014-01-28 2016-01-19 Texas Instruments Incorporated DFT approach to enable faster scan chain diagnosis
CN104133751A (zh) * 2014-08-06 2014-11-05 浪潮(北京)电子信息产业有限公司 一种对芯片进行调试的方法和芯片
CN105589775A (zh) * 2015-12-23 2016-05-18 苏州汇莱斯信息科技有限公司 一种多余度飞控计算机通道故障逻辑算法
CN109444716B (zh) * 2018-11-27 2021-08-10 中科曙光信息产业成都有限公司 一种具有定位功能的扫描测试结构及方法
CN111274080A (zh) * 2020-01-19 2020-06-12 芜湖荣芯电子科技有限公司 基于寄存器扫描链的调试数字电路功能的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1453593A (zh) * 2002-04-23 2003-11-05 华为技术有限公司 一种非边界扫描器件逻辑簇故障测试方法
CN1862274A (zh) * 2006-05-27 2006-11-15 合肥工业大学 一种多扫描链的大规模集成电路测试数据压缩方法
CN101663648A (zh) * 2007-02-12 2010-03-03 明导公司 低功耗扫描测试技术及装置
CN101957430A (zh) * 2010-09-29 2011-01-26 北京航天测控技术开发公司 一种可降低噪声的边界扫描测试方法和装置
CN102565682A (zh) * 2010-12-14 2012-07-11 苏州工业园区谱芯科技有限公司 一种基于二分法的故障测试向量的定位方法
CN102655101A (zh) * 2012-03-30 2012-09-05 北京大学 3d芯片tsv互连的内建自测试及内建自修复技术

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7437638B2 (en) * 2002-11-12 2008-10-14 Agilent Technologies, Inc. Boundary-Scan methods and apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1453593A (zh) * 2002-04-23 2003-11-05 华为技术有限公司 一种非边界扫描器件逻辑簇故障测试方法
CN1862274A (zh) * 2006-05-27 2006-11-15 合肥工业大学 一种多扫描链的大规模集成电路测试数据压缩方法
CN101663648A (zh) * 2007-02-12 2010-03-03 明导公司 低功耗扫描测试技术及装置
CN101957430A (zh) * 2010-09-29 2011-01-26 北京航天测控技术开发公司 一种可降低噪声的边界扫描测试方法和装置
CN102565682A (zh) * 2010-12-14 2012-07-11 苏州工业园区谱芯科技有限公司 一种基于二分法的故障测试向量的定位方法
CN102655101A (zh) * 2012-03-30 2012-09-05 北京大学 3d芯片tsv互连的内建自测试及内建自修复技术

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
一种基于改进RAS架构的SOC测试方法;欧阳一鸣等;《中国科学技术大学学报》;20090531;第39卷(第05期);全文 *
杨德才等.FFT处理器的一种扫描内建自测试方案.《仪器仪表学报》.2008,第29卷(第02期),全文. *

Also Published As

Publication number Publication date
CN102841307A (zh) 2012-12-26

Similar Documents

Publication Publication Date Title
CN102841307B (zh) 一种逻辑故障定位的方法
US8935584B2 (en) System and method for performing scan test
US20080098268A1 (en) Using clock gating or signal gating to partition a device for fault isolation and diagnostic data collection
KR20140000855A (ko) 테스트 인터페이스 보드 및 테스트 시스템
US9568549B2 (en) Managing redundancy repair using boundary scans
US20100244853A1 (en) Method and Apparatus for Diagnosing an Integrated Circuit
CN102655101A (zh) 3d芯片tsv互连的内建自测试及内建自修复技术
CN103137212A (zh) Sdram测试方法
Fan et al. A novel stuck-at based method for transistor stuck-open fault diagnosis
CN105334452A (zh) 一种边界扫描测试系统
Manasa et al. Implementation of BIST technology using March-LR algorithm
US6725406B2 (en) Method and apparatus for failure detection utilizing functional test vectors and scan mode
CN105334451A (zh) 边界扫描测试系统
JP2003084036A (ja) 診断システム及び診断方法
WO2007113940A1 (ja) 半導体検査装置
CN101226777B (zh) 存储装置和减少测试针脚装置及其测试方法
CN115639463A (zh) 一种基于边界扫描jtag测试系统
CN206002659U (zh) 基于背板的电子设备边界扫描测试装置
CN203573309U (zh) 嵌入式系统存储器的测试结构
CN100346309C (zh) 存储器在板测试方法
CN103605590A (zh) 新颖的嵌入式系统存储器的测试结构及方法
Huang et al. Diagnosis of defects on scan enable and clock trees
US20060069974A1 (en) One-hot encoded instruction register for boundary scan test compliant devices
US20230366930A1 (en) Wrapper Cell Design and Built-In Self-Test Architecture for 3DIC Test and Diagnosis
Urban et al. Global Control Signal Defect Diagnosis in Volume Production Environment

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: 223100 Dongfeng Road, Hongze, Jiangsu, China, No. 17, No.

Patentee after: CHANGSHU RESEARCH INSTITUTE CO LTD OF NANJING University OF SCIENCE AND TECHNOLOGY

Address before: The Science Park Research Institute of Jiangsu province Suzhou City Road 215513, Changshou City economic and Technological Development Zone No. 5

Patentee before: CHANGSHU RESEARCH INSTITUTE CO LTD OF NANJING University OF SCIENCE AND TECHNOLOGY

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: The Science Park Research Institute of Jiangsu province Suzhou City Road 215513, Changshou City economic and Technological Development Zone No. 5

Patentee after: CHANGSHU RESEARCH INSTITUTE CO LTD OF NANJING University OF SCIENCE AND TECHNOLOGY

Address before: 223100 Dongfeng Road, Hongze, Jiangsu, China, No. 17, No.

Patentee before: CHANGSHU RESEARCH INSTITUTE CO LTD OF NANJING University OF SCIENCE AND TECHNOLOGY

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221027

Address after: Room 208, Science and Technology Innovation Park, Changshu Economic and Technological Development Zone, Suzhou City, Jiangsu Province, 215513

Patentee after: CHANGSHU HI-TECH INNOVATION SERVICE Co.,Ltd.

Address before: 215513 No.5, research institute road, kechuangyuan, Changshu Economic and Technological Development Zone, Suzhou City, Jiangsu Province

Patentee before: CHANGSHU RESEARCH INSTITUTE CO LTD OF NANJING University OF SCIENCE AND TECHNOLOGY