JP2003084036A - 診断システム及び診断方法 - Google Patents
診断システム及び診断方法Info
- Publication number
- JP2003084036A JP2003084036A JP2001273546A JP2001273546A JP2003084036A JP 2003084036 A JP2003084036 A JP 2003084036A JP 2001273546 A JP2001273546 A JP 2001273546A JP 2001273546 A JP2001273546 A JP 2001273546A JP 2003084036 A JP2003084036 A JP 2003084036A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- circuit
- information
- input
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
- G01R31/318547—Data generators or compressors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 ＳＣＡＮチェーンを有する回路の故障箇所を
ＳＣＡＮチェーン機能を用いた論理の比較により特定で
きるようにする。 【解決手段】 ＬＳＩ全体からＳＣＡＮチェーンを用い
て故障内蔵の組合せ回路群４−２を抽出し、その組合せ
回路群４−２を構成する基本論理回路（ブロック）Ｂ１
乃至Ｂｎ毎に、異常を伴う論理と同一の論理が正常状態
に存在するか否かを検索し、存在すれば正常、存在しな
けれ故障内蔵の疑いのあるブロックとして抽出する。
ＳＣＡＮチェーン機能を用いた論理の比較により特定で
きるようにする。 【解決手段】 ＬＳＩ全体からＳＣＡＮチェーンを用い
て故障内蔵の組合せ回路群４−２を抽出し、その組合せ
回路群４−２を構成する基本論理回路（ブロック）Ｂ１
乃至Ｂｎ毎に、異常を伴う論理と同一の論理が正常状態
に存在するか否かを検索し、存在すれば正常、存在しな
けれ故障内蔵の疑いのあるブロックとして抽出する。
Description
【０００１】
【発明の属する技術分野】本発明は、診断システム及び
診断方法に関し、特に、ＬＳＩの論理回路にて発生した
故障箇所を特定する診断システム及び診断方法に関す
る。
診断方法に関し、特に、ＬＳＩの論理回路にて発生した
故障箇所を特定する診断システム及び診断方法に関す
る。
【０００２】
【従来の技術】従来、ＣＭＯＳ論理回路に発生した故障
箇所の特定は、出力論理情報を用いる方式が一般的であ
った。この出力論理情報を用いる方式は、まず、被検査
ＬＳＩの外部入力端子においてテストベクタを入力し、
外部出力端子からの出力論理情報を得る。そして、得ら
れた出力論理情報が期待値と異なるとき、そのテストベ
クタ番号、出力論理情報の値、端子番号を利用して、故
障発生箇所を診断するというものである。
箇所の特定は、出力論理情報を用いる方式が一般的であ
った。この出力論理情報を用いる方式は、まず、被検査
ＬＳＩの外部入力端子においてテストベクタを入力し、
外部出力端子からの出力論理情報を得る。そして、得ら
れた出力論理情報が期待値と異なるとき、そのテストベ
クタ番号、出力論理情報の値、端子番号を利用して、故
障発生箇所を診断するというものである。
【０００３】この方式には代表的な２つの方式がある。
１つは、ＬＳＩの外部出力端子において検出される期待
値異常情報を用いて、外部出力端子から外部入力端子側
へ、論理を逆方向へ溯りながら故障箇所を推定する「バ
ックトレース方式」であり、もう１つは、ＬＳＩ内部に
故障を定義した回路の論理シミュレーションによる出力
期待値と、実故障ＬＳＩの出力結果の一致の有無を検索
することで故障箇所を特定する「故障辞書方式」であ
る。
１つは、ＬＳＩの外部出力端子において検出される期待
値異常情報を用いて、外部出力端子から外部入力端子側
へ、論理を逆方向へ溯りながら故障箇所を推定する「バ
ックトレース方式」であり、もう１つは、ＬＳＩ内部に
故障を定義した回路の論理シミュレーションによる出力
期待値と、実故障ＬＳＩの出力結果の一致の有無を検索
することで故障箇所を特定する「故障辞書方式」であ
る。
【０００４】バックトレース方式は、図１０に示すよう
に、出力期待値情報を基に、出力端子（Ｐａｄ）から入
力端子の方向へ含意操作を繰り返しながら論理を展開
し、故障箇所を特定する方式である。ここで含意操作と
は、任意の基本論理回路の入出力論理値を基に、不明な
基本論理回路の論理を求める操作であり、入力端子から
出力端子の方向へ論理を求める前方含意操作と、逆方向
の後方含意操作がある。これらの含意操作を用いて、基
本論理回路間の接続配線の論理を決定しながら、故障経
路を特定することができる。
に、出力期待値情報を基に、出力端子（Ｐａｄ）から入
力端子の方向へ含意操作を繰り返しながら論理を展開
し、故障箇所を特定する方式である。ここで含意操作と
は、任意の基本論理回路の入出力論理値を基に、不明な
基本論理回路の論理を求める操作であり、入力端子から
出力端子の方向へ論理を求める前方含意操作と、逆方向
の後方含意操作がある。これらの含意操作を用いて、基
本論理回路間の接続配線の論理を決定しながら、故障経
路を特定することができる。
【０００５】図１０は、バックトレース方式を説明する
ための図であり、故障箇所は期待値異常の出力端子から
入力端子側に含意操作を用いたバックトレースを繰り返
すことで得られるコーン状の回路部分にあると考えられ
る。複数の期待値異常に対して、各故障端子から絞り込
まれる複数のコーンの交差領域をとることで、より高い
確度で故障の存在領域を特定することができる。
ための図であり、故障箇所は期待値異常の出力端子から
入力端子側に含意操作を用いたバックトレースを繰り返
すことで得られるコーン状の回路部分にあると考えられ
る。複数の期待値異常に対して、各故障端子から絞り込
まれる複数のコーンの交差領域をとることで、より高い
確度で故障の存在領域を特定することができる。
【０００６】また、故障辞書方式は、故障辞書を用いた
診断方式である。図１１は、故障辞書方式を説明するた
めの図である。故障辞書とは、縮退故障を回路中に定義
し、論理シミュレーションにより出力する出力情報（端
子番号、論理、タイミングなど）を表にまとめたもので
ある。そして、故障辞書と故障ＬＳＩの出力期待値異常
の比較を行い、一致すれば定義箇所を故障発生箇所と判
定する。
診断方式である。図１１は、故障辞書方式を説明するた
めの図である。故障辞書とは、縮退故障を回路中に定義
し、論理シミュレーションにより出力する出力情報（端
子番号、論理、タイミングなど）を表にまとめたもので
ある。そして、故障辞書と故障ＬＳＩの出力期待値異常
の比較を行い、一致すれば定義箇所を故障発生箇所と判
定する。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
た従来方式には以下の問題があった。まず、バックトレ
ース方式には、次のような問題がある。 １．本方式は論理異常に限定した診断のため、縮退故障
モデル以外の診断を困難にする。そのため、他の故障モ
ードに適用できない。 ２．出力端子から入力端子の方向へ逆に論理を追ってい
くため、終点を設定できない。さらに、逆方向の論理の
展開は素子数の２乗に比例して増大する。そのため、診
断を収束することができなくなる。 ３．ＬＳＩの規模の増大とともに検索経路数が膨大とな
り、多数の擬似故障箇所を抽出してしまう。 次に、故障辞書方式には、次のような問題がある。 １．ＬＳＩの大規模化とともに定義する故障箇所のデー
タが膨大になる。 ２．本方式は論理異常に限定した診断のため、縮退故障
モデル以外の診断を困難にする。そのため、他の故障モ
ードに適用できない。
た従来方式には以下の問題があった。まず、バックトレ
ース方式には、次のような問題がある。 １．本方式は論理異常に限定した診断のため、縮退故障
モデル以外の診断を困難にする。そのため、他の故障モ
ードに適用できない。 ２．出力端子から入力端子の方向へ逆に論理を追ってい
くため、終点を設定できない。さらに、逆方向の論理の
展開は素子数の２乗に比例して増大する。そのため、診
断を収束することができなくなる。 ３．ＬＳＩの規模の増大とともに検索経路数が膨大とな
り、多数の擬似故障箇所を抽出してしまう。 次に、故障辞書方式には、次のような問題がある。 １．ＬＳＩの大規模化とともに定義する故障箇所のデー
タが膨大になる。 ２．本方式は論理異常に限定した診断のため、縮退故障
モデル以外の診断を困難にする。そのため、他の故障モ
ードに適用できない。
【０００８】本発明はこのような状況に鑑みてなされた
ものであり、回路の故障個所を高速かつ高精度に特定す
ることができるようにするものである。
ものであり、回路の故障個所を高速かつ高精度に特定す
ることができるようにするものである。
【０００９】
【課題を解決するための手段】請求項１に記載の診断シ
ステムは、回路内部に作り込まれたフリップフロップ回
路を直列に接続し、任意の制御信号によりフリップフロ
ップ回路内部に保持された論理情報を出力するＳＣＡＮ
チェーン回路を有するＬＳＩの故障個所を診断する診断
システムであって、ＳＣＡＮチェーン回路に囲まれた組
合せ回路群から、故障の疑いのある組合せ回路群を特定
する第１の特定手段と、第１の特定手段によって特定さ
れた組合せ回路群の入力端子の論理情報を抽出する第１
の抽出手段と、組合せ回路群を構成する基本論理回路に
入力する論理情報を抽出する第２の抽出手段と、第２の
抽出手段によって抽出された基本論理回路毎の論理情報
を比較することにより、故障の疑いのある基本論理回路
を特定する第２の特定手段とを備えることを特徴とす
る。また、第１の特定手段は、ＳＣＡＮチェーンからの
出力情報を基に、期待値異常として測定された該ＳＣＡ
Ｎチェーンへの入力に対応する組合せ回路群を故障の疑
いのある組み合わせ回路として特定するようにすること
ができる。また、第１の抽出手段は、ＳＣＡＮチェーン
の出力情報を基に、ＳＣＡＮチェーンに囲まれた組合せ
回路群の論理シミュレーションにより、組合せ回路群の
入力端子の論理情報を抽出するようにすることができ
る。また、第２の抽出手段が抽出する論理情報は、ＬＳ
Ｉの設計上で使用される基本的な論理を伴う回路群を最
小単位とする回路における入力論理とすることができ
る。また、第２の特定手段は、論理異常を伴う所定のテ
ストベクタ番号での入力論理と同一の論理が正常状態で
の入力論理に存在するかを検索するようにすることがで
きる。また、第２の特定手段は、論理異常を伴う所定の
テストベクタ番号での入力論理と同一の論理が、正常状
態での入力論理に存在するかを検索することにより抽出
した基本論理回路情報と、ＳＣＡＮチェーンに囲まれた
組合せ回路群の期待値異常となる出力端子を基に、該組
合せ回路群の入力方向へ論理をシミュレーションにより
溯りながら、抽出した故障の疑いのある箇所情報の重な
り合った箇所を故障箇所として特定するようにすること
ができる。また、第２の特定手段は、論理異常を伴う所
定のテストベクタ番号での入力論理及び出力論理と同一
の論理が正常状態での入力論理及び出力論理に存在する
かを検索するようにすることができる。また、第２の特
定手段は、論理異常を伴う所定のテストベクタ番号での
入力論理及び出力論理と同一の論理が正常状態での入力
論理及び出力論理に存在するかを検索することにより抽
出した基本論理回路情報と、ＳＣＡＮチェーンに囲まれ
た組合せ回路群の期待値異常となる出力端子を基に、該
組合せ回路の入力方向へ論理をシミュレーションにより
溯りながら抽出した故障の疑いのある箇所情報の重なり
合った箇所を故障箇所として特定するようにすることが
できる。請求項９に記載の診断システムは、回路内部に
作り込まれたフリップフロップ回路を直列に接続し、任
意の制御信号によりフリップフロップ回路内部に保持さ
れた論理情報を出力するＳＣＡＮチェーン回路を有する
ＬＳＩの故障個所を診断する診断システムであって、Ｓ
ＣＡＮチェーン回路に囲まれた組合せ回路群から、故障
の疑いのある組合せ回路群を特定する第１の特定手段を
備えるテストシステムと、第１の特定手段によって特定
された組合せ回路群の入力端子の論理情報を抽出する第
１の抽出手段と、組合せ回路群を構成する基本論理回路
に入力する論理情報を抽出する第２の抽出手段とを備え
るシミュレーションシステムと、第２の抽出手段によっ
て抽出された基本論理回路毎の論理情報を比較すること
により、故障の疑いのある基本論理回路を特定する第２
の特定手段を備える情報機器とからなり、テストシステ
ムと、シミュレーションシステムと、情報機器は、所定
のネットワークを介して接続されることを特徴とする。
請求項１０に記載の診断方法は、回路内部に作り込まれ
たフリップフロップ回路を直列に接続し、任意の制御信
号によりフリップフロップ回路内部に保持された論理情
報を出力するＳＣＡＮチェーン回路を有するＬＳＩの故
障個所を診断する診断方法であって、ＳＣＡＮチェーン
回路に囲まれた組合せ回路群から、故障の疑いのある組
合せ回路群を特定する第１の特定ステップと、第１の特
定ステップにおいて特定された組合せ回路群の入力端子
の論理情報を抽出する第１の抽出ステップと、組合せ回
路群を構成する基本論理回路に入力する論理情報を抽出
する第２の抽出ステップと、第２の抽出ステップにおい
て抽出された基本論理回路毎の論理情報を比較すること
により、故障の疑いのある基本論理回路を特定する第２
の特定ステップとを備えることを特徴とする。本発明に
係る診断システム及び診断方法においては、ＳＣＡＮチ
ェーン回路に囲まれた組合せ回路群から、故障の疑いの
ある組合せ回路群を特定し、特定された組合せ回路群の
入力端子の論理情報を抽出し、組合せ回路群を構成する
基本論理回路に入力する論理情報を抽出し、抽出された
基本論理回路毎の論理情報を比較することにより、故障
の疑いのある基本論理回路を特定する。
ステムは、回路内部に作り込まれたフリップフロップ回
路を直列に接続し、任意の制御信号によりフリップフロ
ップ回路内部に保持された論理情報を出力するＳＣＡＮ
チェーン回路を有するＬＳＩの故障個所を診断する診断
システムであって、ＳＣＡＮチェーン回路に囲まれた組
合せ回路群から、故障の疑いのある組合せ回路群を特定
する第１の特定手段と、第１の特定手段によって特定さ
れた組合せ回路群の入力端子の論理情報を抽出する第１
の抽出手段と、組合せ回路群を構成する基本論理回路に
入力する論理情報を抽出する第２の抽出手段と、第２の
抽出手段によって抽出された基本論理回路毎の論理情報
を比較することにより、故障の疑いのある基本論理回路
を特定する第２の特定手段とを備えることを特徴とす
る。また、第１の特定手段は、ＳＣＡＮチェーンからの
出力情報を基に、期待値異常として測定された該ＳＣＡ
Ｎチェーンへの入力に対応する組合せ回路群を故障の疑
いのある組み合わせ回路として特定するようにすること
ができる。また、第１の抽出手段は、ＳＣＡＮチェーン
の出力情報を基に、ＳＣＡＮチェーンに囲まれた組合せ
回路群の論理シミュレーションにより、組合せ回路群の
入力端子の論理情報を抽出するようにすることができ
る。また、第２の抽出手段が抽出する論理情報は、ＬＳ
Ｉの設計上で使用される基本的な論理を伴う回路群を最
小単位とする回路における入力論理とすることができ
る。また、第２の特定手段は、論理異常を伴う所定のテ
ストベクタ番号での入力論理と同一の論理が正常状態で
の入力論理に存在するかを検索するようにすることがで
きる。また、第２の特定手段は、論理異常を伴う所定の
テストベクタ番号での入力論理と同一の論理が、正常状
態での入力論理に存在するかを検索することにより抽出
した基本論理回路情報と、ＳＣＡＮチェーンに囲まれた
組合せ回路群の期待値異常となる出力端子を基に、該組
合せ回路群の入力方向へ論理をシミュレーションにより
溯りながら、抽出した故障の疑いのある箇所情報の重な
り合った箇所を故障箇所として特定するようにすること
ができる。また、第２の特定手段は、論理異常を伴う所
定のテストベクタ番号での入力論理及び出力論理と同一
の論理が正常状態での入力論理及び出力論理に存在する
かを検索するようにすることができる。また、第２の特
定手段は、論理異常を伴う所定のテストベクタ番号での
入力論理及び出力論理と同一の論理が正常状態での入力
論理及び出力論理に存在するかを検索することにより抽
出した基本論理回路情報と、ＳＣＡＮチェーンに囲まれ
た組合せ回路群の期待値異常となる出力端子を基に、該
組合せ回路の入力方向へ論理をシミュレーションにより
溯りながら抽出した故障の疑いのある箇所情報の重なり
合った箇所を故障箇所として特定するようにすることが
できる。請求項９に記載の診断システムは、回路内部に
作り込まれたフリップフロップ回路を直列に接続し、任
意の制御信号によりフリップフロップ回路内部に保持さ
れた論理情報を出力するＳＣＡＮチェーン回路を有する
ＬＳＩの故障個所を診断する診断システムであって、Ｓ
ＣＡＮチェーン回路に囲まれた組合せ回路群から、故障
の疑いのある組合せ回路群を特定する第１の特定手段を
備えるテストシステムと、第１の特定手段によって特定
された組合せ回路群の入力端子の論理情報を抽出する第
１の抽出手段と、組合せ回路群を構成する基本論理回路
に入力する論理情報を抽出する第２の抽出手段とを備え
るシミュレーションシステムと、第２の抽出手段によっ
て抽出された基本論理回路毎の論理情報を比較すること
により、故障の疑いのある基本論理回路を特定する第２
の特定手段を備える情報機器とからなり、テストシステ
ムと、シミュレーションシステムと、情報機器は、所定
のネットワークを介して接続されることを特徴とする。
請求項１０に記載の診断方法は、回路内部に作り込まれ
たフリップフロップ回路を直列に接続し、任意の制御信
号によりフリップフロップ回路内部に保持された論理情
報を出力するＳＣＡＮチェーン回路を有するＬＳＩの故
障個所を診断する診断方法であって、ＳＣＡＮチェーン
回路に囲まれた組合せ回路群から、故障の疑いのある組
合せ回路群を特定する第１の特定ステップと、第１の特
定ステップにおいて特定された組合せ回路群の入力端子
の論理情報を抽出する第１の抽出ステップと、組合せ回
路群を構成する基本論理回路に入力する論理情報を抽出
する第２の抽出ステップと、第２の抽出ステップにおい
て抽出された基本論理回路毎の論理情報を比較すること
により、故障の疑いのある基本論理回路を特定する第２
の特定ステップとを備えることを特徴とする。本発明に
係る診断システム及び診断方法においては、ＳＣＡＮチ
ェーン回路に囲まれた組合せ回路群から、故障の疑いの
ある組合せ回路群を特定し、特定された組合せ回路群の
入力端子の論理情報を抽出し、組合せ回路群を構成する
基本論理回路に入力する論理情報を抽出し、抽出された
基本論理回路毎の論理情報を比較することにより、故障
の疑いのある基本論理回路を特定する。
【００１０】
【発明の実施の形態】以下、図を参照して本発明を応用
した診断システムの一実施の形態について説明する。近
年の大規模化、多機能化してきたＬＳＩ（ｌａｒｇｅ
ｓｃａｌｅｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）に
おいて、ＬＳＩが正常であるか異常であるかを判定する
テストには莫大なコストが掛かるようになってきてい
る。特に、高品質が要求されるＬＳＩのテストにおいて
は、テストカバレージと呼ばれる「テストがなされる回
路素子の割合」が、少なくとも９０％以上は確保されね
ばならない状態である。ここで、テストカバレージと
は、「テストがなされる回路素子の割合」と定義する。
した診断システムの一実施の形態について説明する。近
年の大規模化、多機能化してきたＬＳＩ（ｌａｒｇｅ
ｓｃａｌｅｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）に
おいて、ＬＳＩが正常であるか異常であるかを判定する
テストには莫大なコストが掛かるようになってきてい
る。特に、高品質が要求されるＬＳＩのテストにおいて
は、テストカバレージと呼ばれる「テストがなされる回
路素子の割合」が、少なくとも９０％以上は確保されね
ばならない状態である。ここで、テストカバレージと
は、「テストがなされる回路素子の割合」と定義する。
【００１１】このような状況下で、より効率的にＬＳＩ
のテストを実施するために、以下に説明するＳＣＡＮチ
ェーンと呼ばれる順序回路を、あたかも組合せ回路とし
てテストする方式が一般的になってきている。
のテストを実施するために、以下に説明するＳＣＡＮチ
ェーンと呼ばれる順序回路を、あたかも組合せ回路とし
てテストする方式が一般的になってきている。
【００１２】ＳＣＡＮチェーン設計は、ＬＳＩを構成す
る論理回路を効果的にテストするためのテスト容易化設
計（Ｄｅｓｉｇｎ Ｆｏｒ Ｔｅｓｔａｂｉｌｉｔｙの
略でＤＦＴと記載する）である。ＳＣＡＮチェーン設計
は、ＬＳＩ内部のすべてのフリップフロップ（Ｆｌｉｐ
−Ｆｌｏｐ）（以降、Ｆ／Ｆと記載する）を順番につな
いでチェーン状に構成することで、内部論理の制御性
（Ｃｏｎｔｒｏｌｌａｂｉｌｉｔｙ）や観測性（Ｏｂｓ
ｅｒｖａｂｉｌｉｔｙ）を高めるテスト効果を有する。
る論理回路を効果的にテストするためのテスト容易化設
計（Ｄｅｓｉｇｎ Ｆｏｒ Ｔｅｓｔａｂｉｌｉｔｙの
略でＤＦＴと記載する）である。ＳＣＡＮチェーン設計
は、ＬＳＩ内部のすべてのフリップフロップ（Ｆｌｉｐ
−Ｆｌｏｐ）（以降、Ｆ／Ｆと記載する）を順番につな
いでチェーン状に構成することで、内部論理の制御性
（Ｃｏｎｔｒｏｌｌａｂｉｌｉｔｙ）や観測性（Ｏｂｓ
ｅｒｖａｂｉｌｉｔｙ）を高めるテスト効果を有する。
【００１３】次に、スキャン動作について説明する。図
１に示すように、Ｆ／Ｆ群３を構成する各Ｆ／Ｆ２（Ｆ
／Ｆ２−１乃至２−４）は、スキャン動作を行う為に、
３つの端子（スキャンイン：ＳＩ、スキャンアウト：Ｓ
Ｏ、スキャンイネーブル：ＳＥ）が追加され、４個のス
キャン機能付きＦ／Ｆのスキャン（ＳＣＡＮ）チェーン
１を構成している。ＳＥを活性化（例えば”Ｈ”を入
力）することにより、ＳＣＡＮチェーン１の論理が正常
であるか否かを確認することができ、ＳＥに”Ｌ”を入
力することにより、対象とするＳＣＡＮチェーン１の各
々のＦ／Ｆ２−１乃至２−４に入力される前段の組合せ
回路群４の出力論理（Ｄａｔｅ）を確認することができ
る。このような特徴を用いて、ＳＣＡＮチェーン１に囲
まれた組合せ回路群４の診断が可能となる。
１に示すように、Ｆ／Ｆ群３を構成する各Ｆ／Ｆ２（Ｆ
／Ｆ２−１乃至２−４）は、スキャン動作を行う為に、
３つの端子（スキャンイン：ＳＩ、スキャンアウト：Ｓ
Ｏ、スキャンイネーブル：ＳＥ）が追加され、４個のス
キャン機能付きＦ／Ｆのスキャン（ＳＣＡＮ）チェーン
１を構成している。ＳＥを活性化（例えば”Ｈ”を入
力）することにより、ＳＣＡＮチェーン１の論理が正常
であるか否かを確認することができ、ＳＥに”Ｌ”を入
力することにより、対象とするＳＣＡＮチェーン１の各
々のＦ／Ｆ２−１乃至２−４に入力される前段の組合せ
回路群４の出力論理（Ｄａｔｅ）を確認することができ
る。このような特徴を用いて、ＳＣＡＮチェーン１に囲
まれた組合せ回路群４の診断が可能となる。
【００１４】図２、図３は、診断手順を説明するフロー
チャートである。ＳＣＡＮ動作が正常かどうかのチェッ
ク後、ＬＳＩの入力端子にテストパターンを入力し、Ｓ
ＣＡＮチェーン１にて測定される、各テストベクタ番号
（ＴＶＮ）毎の出力値と期待値の比較を行う。ＳＣＡＮ
チェーン測定において期待値異常が検出された時、チェ
ーンの順番からどのＦ／Ｆ群３の出力が異常か特定でき
るため、そのＦ／Ｆ群３と前段のＦ／Ｆ群３で囲まれた
組合せ回路群４中に故障があると判定される。次に、特
定された組合せ回路群４を構成する基本論理回路毎の、
ＴＶＮに対応する論理情報をシミュレーションにより取
り出すことで故障内蔵の基本論理回路を特定できる。
チャートである。ＳＣＡＮ動作が正常かどうかのチェッ
ク後、ＬＳＩの入力端子にテストパターンを入力し、Ｓ
ＣＡＮチェーン１にて測定される、各テストベクタ番号
（ＴＶＮ）毎の出力値と期待値の比較を行う。ＳＣＡＮ
チェーン測定において期待値異常が検出された時、チェ
ーンの順番からどのＦ／Ｆ群３の出力が異常か特定でき
るため、そのＦ／Ｆ群３と前段のＦ／Ｆ群３で囲まれた
組合せ回路群４中に故障があると判定される。次に、特
定された組合せ回路群４を構成する基本論理回路毎の、
ＴＶＮに対応する論理情報をシミュレーションにより取
り出すことで故障内蔵の基本論理回路を特定できる。
【００１５】まず最初に、図２のステップＳ１におい
て、ＳＣＡＮチェーン１の測定を行う。即ち、ＳＣＡＮ
動作が正常か否かをチェックする。次に、ステップＳ２
において、入力論理の印加を行う。即ち、ＬＳＩ２１
（図５）の入力端子２２にテストパターンを入力する。
次に、ステップＳ３において、スキャンテストを行う。
即ち、ＳＣＡＮチェーン１にて測定される、各テストベ
クタ番号毎の出力値と期待値の比較を行う。次に、ステ
ップＳ４において、故障を有する組合せ回路群４の抽出
を行う。
て、ＳＣＡＮチェーン１の測定を行う。即ち、ＳＣＡＮ
動作が正常か否かをチェックする。次に、ステップＳ２
において、入力論理の印加を行う。即ち、ＬＳＩ２１
（図５）の入力端子２２にテストパターンを入力する。
次に、ステップＳ３において、スキャンテストを行う。
即ち、ＳＣＡＮチェーン１にて測定される、各テストベ
クタ番号毎の出力値と期待値の比較を行う。次に、ステ
ップＳ４において、故障を有する組合せ回路群４の抽出
を行う。
【００１６】後述するように、図３のステップＳ１１に
おいては、基本論理回路（ブロック）毎の論理抽出（論
理シミュレーション）が行われる。次に、ステップＳ１
２において、各ブロックの診断が行われる。次に、ステ
ップＳ１３において、異常を伴う論理と正常状態の論理
の比較が行われる。異常を伴う論理と正常状態の論理が
共に存在すると判定された場合（ステップＳ１４）、ス
テップＳ１５に進み、正常であると判定される。一方、
異常を伴う論理と正常状態の論理が共に存在しないと判
定された場合（ステップＳ１６）、ステップＳ１７に進
み、故障内蔵の疑いがあると判定される。
おいては、基本論理回路（ブロック）毎の論理抽出（論
理シミュレーション）が行われる。次に、ステップＳ１
２において、各ブロックの診断が行われる。次に、ステ
ップＳ１３において、異常を伴う論理と正常状態の論理
の比較が行われる。異常を伴う論理と正常状態の論理が
共に存在すると判定された場合（ステップＳ１４）、ス
テップＳ１５に進み、正常であると判定される。一方、
異常を伴う論理と正常状態の論理が共に存在しないと判
定された場合（ステップＳ１６）、ステップＳ１７に進
み、故障内蔵の疑いがあると判定される。
【００１７】ＳＣＡＮチェーン１の測定において期待値
異常が検出されたとき、ＳＣＡＮチェーン１の順番か
ら、どのＦ／Ｆ群３の出力が異常であるかを特定するこ
とができるため、そのＦ／Ｆ群３と前段のＦ／Ｆ群３と
で囲まれた組合せ回路群４中に故障があると判定するこ
とができる。次に、故障があると特定された組合せ回路
群４を構成する基本論理回路毎の、ＴＶＮに対応する論
理情報をシミュレーションにより取り出す。これによ
り、故障内蔵の基本論理回路を特定することができる。
異常が検出されたとき、ＳＣＡＮチェーン１の順番か
ら、どのＦ／Ｆ群３の出力が異常であるかを特定するこ
とができるため、そのＦ／Ｆ群３と前段のＦ／Ｆ群３と
で囲まれた組合せ回路群４中に故障があると判定するこ
とができる。次に、故障があると特定された組合せ回路
群４を構成する基本論理回路毎の、ＴＶＮに対応する論
理情報をシミュレーションにより取り出す。これによ
り、故障内蔵の基本論理回路を特定することができる。
【００１８】このように、あらかじめＬＳＩ２１全体を
構成する基本論理回路毎にＴＶＮに対応した論理情報を
抽出する。そして、故障内蔵の疑いのある組合せ回路群
４が特定されたとき、この論理情報を用いて、この組合
せ回路群４を構成するすべての基本論理回路を診断し、
故障の疑いのある基本論理回路を特定することができ
る。
構成する基本論理回路毎にＴＶＮに対応した論理情報を
抽出する。そして、故障内蔵の疑いのある組合せ回路群
４が特定されたとき、この論理情報を用いて、この組合
せ回路群４を構成するすべての基本論理回路を診断し、
故障の疑いのある基本論理回路を特定することができ
る。
【００１９】次に、図４を参照して、本発明を応用した
診断システムの一実施の形態の構成例について説明す
る。同図に示すように、診断システムは、３つの装置か
らなる。即ち、ＬＳＩテスタに代表されるテストシステ
ム１１と、ＬＳＩ設計のベースとなる設計ＣＡＤデータ
処理システム１２と、診断アルゴリズムを有するソフト
ウエアを搭載し、上記システムから診断用のデータを取
り込み、診断処理を実行するパーソナルコンピュータ
（ＰＣ）、又は、エンジニアリングワークステーション
（ＥＷＳ）１３とからなる。そして、テストシステム１
１と、設計ＣＡＤデータ処理システム１２と、ＰＣ、又
は、ＥＷＳ１３はネットワーク１４を介して接続されて
いる。
診断システムの一実施の形態の構成例について説明す
る。同図に示すように、診断システムは、３つの装置か
らなる。即ち、ＬＳＩテスタに代表されるテストシステ
ム１１と、ＬＳＩ設計のベースとなる設計ＣＡＤデータ
処理システム１２と、診断アルゴリズムを有するソフト
ウエアを搭載し、上記システムから診断用のデータを取
り込み、診断処理を実行するパーソナルコンピュータ
（ＰＣ）、又は、エンジニアリングワークステーション
（ＥＷＳ）１３とからなる。そして、テストシステム１
１と、設計ＣＡＤデータ処理システム１２と、ＰＣ、又
は、ＥＷＳ１３はネットワーク１４を介して接続されて
いる。
【００２０】次に、図５を参照して、ＳＣＡＮチェーン
１に囲まれた、論理異常を伴う組合せ回路群４の検出方
法について説明する。図５は、左右をＳＣＡＮチェーン
１で囲まれた組合せ回路群４を示す図である。診断対象
は、論理異常が検出されたＳＣＡＮチェーン１の前段の
組合せ回路群４であり、故障の疑い有りと診断される。
この理由は、ＳＣＡＮチェーン１によって観測される論
理は、前段の組合せ回路群４の出力論理値を測定してい
る為である。
１に囲まれた、論理異常を伴う組合せ回路群４の検出方
法について説明する。図５は、左右をＳＣＡＮチェーン
１で囲まれた組合せ回路群４を示す図である。診断対象
は、論理異常が検出されたＳＣＡＮチェーン１の前段の
組合せ回路群４であり、故障の疑い有りと診断される。
この理由は、ＳＣＡＮチェーン１によって観測される論
理は、前段の組合せ回路群４の出力論理値を測定してい
る為である。
【００２１】ＬＳＩ２１のＳＣＡＮチェーン論理を測定
する前に、ＳＣＡＮチェーン１自身のチェックが実施さ
れる（図２のステップＳ１）。異常がないことを確認し
てから、ＬＳＩ２１の入力端子２２に論理が入力され
（図２のステップＳ２）、論理動作がテストされる（図
２のステップＳ３）。その過程で、ＬＳＩ２１の入力端
子２２からの任意の入力論理におけるＳＣＡＮチェーン
１の出力論理において期待値異常が検出されたとする。
ＳＣＡＮチェーン１からの出力論理はそのＳＣＡＮチェ
ーン１を後段に持つ組合せ回路群４の出力論理に該当す
る。図中、ＳＣＡＮチェーン１中のＦ／Ｆ群３−１から
の出力論理に相当する論理は組合せ回路群４−１の出力
論理であり、Ｆ／Ｆ群３−２からの出力論理に相当する
論理は組合せ回路群４−２の出力論理である。
する前に、ＳＣＡＮチェーン１自身のチェックが実施さ
れる（図２のステップＳ１）。異常がないことを確認し
てから、ＬＳＩ２１の入力端子２２に論理が入力され
（図２のステップＳ２）、論理動作がテストされる（図
２のステップＳ３）。その過程で、ＬＳＩ２１の入力端
子２２からの任意の入力論理におけるＳＣＡＮチェーン
１の出力論理において期待値異常が検出されたとする。
ＳＣＡＮチェーン１からの出力論理はそのＳＣＡＮチェ
ーン１を後段に持つ組合せ回路群４の出力論理に該当す
る。図中、ＳＣＡＮチェーン１中のＦ／Ｆ群３−１から
の出力論理に相当する論理は組合せ回路群４−１の出力
論理であり、Ｆ／Ｆ群３−２からの出力論理に相当する
論理は組合せ回路群４−２の出力論理である。
【００２２】測定の結果、ＳＣＡＮチェーン１からの出
力において、Ｆ／Ｆ群３−１の出力に相当する論理値
（１１１１００）は異常がないが、Ｆ／Ｆ群３−２の出
力に相当する論理値（００１０１０１０）において、期
待値（００００１０１０）と異なる論理が検出されたと
する。その場合、この論理を出力した出力端子を有する
組合せ回路群４−２が故障を内蔵していることが判明す
る（図２のステップＳ４）。
力において、Ｆ／Ｆ群３−１の出力に相当する論理値
（１１１１００）は異常がないが、Ｆ／Ｆ群３−２の出
力に相当する論理値（００１０１０１０）において、期
待値（００００１０１０）と異なる論理が検出されたと
する。その場合、この論理を出力した出力端子を有する
組合せ回路群４−２が故障を内蔵していることが判明す
る（図２のステップＳ４）。
【００２３】次に、以上の情報を基に、組合せ回路群４
−２内部の診断が実施される。まず最初に、組合せ回路
群４−２の入力端子情報の抽出が行われる（図３のステ
ップＳ１１）。組合せ回路群４−２を構成する基本論理
回路の論理は論理シミュレーションを用いて特定でき
る。診断に必要な情報はＳＣＡＮチェーン１にて出力す
る期待値情報から特定が可能であり、あたかも組合せ回
路群４−２の入力論理と出力論理にのみ注目した内部ブ
ロックの論理情報が論理シミュレーションにより抽出で
きる。
−２内部の診断が実施される。まず最初に、組合せ回路
群４−２の入力端子情報の抽出が行われる（図３のステ
ップＳ１１）。組合せ回路群４−２を構成する基本論理
回路の論理は論理シミュレーションを用いて特定でき
る。診断に必要な情報はＳＣＡＮチェーン１にて出力す
る期待値情報から特定が可能であり、あたかも組合せ回
路群４−２の入力論理と出力論理にのみ注目した内部ブ
ロックの論理情報が論理シミュレーションにより抽出で
きる。
【００２４】図６は、基本論理回路（ブロック）Ｂ１か
らＢｎまでのｎ個のブロックを組合せて構成された組合
せ回路群４−２における、各ブロックのＴＶＮに対する
入力論理テーブルである。例えば、ブロックＢ１は５入
力を有する基本論理回路であり、ＬＳＩ２１の入力端子
２２より入力されるテストベクタに対応する、ＴＶＮ順
の入力論理を示す入力論理テーブルを表しており、論理
シミュレーションにより特定される。
らＢｎまでのｎ個のブロックを組合せて構成された組合
せ回路群４−２における、各ブロックのＴＶＮに対する
入力論理テーブルである。例えば、ブロックＢ１は５入
力を有する基本論理回路であり、ＬＳＩ２１の入力端子
２２より入力されるテストベクタに対応する、ＴＶＮ順
の入力論理を示す入力論理テーブルを表しており、論理
シミュレーションにより特定される。
【００２５】次に、組合せ回路群４を構成する基本論理
回路の論理情報の抽出が行われる。基本論理回路のＴＶ
Ｎに対応する論理情報は、論理シミュレーションを用い
て抽出される。抽出データは各基本論理回路の入力論理
と出力論理であり、これらの組み合わせを用いて診断が
行われる（図３のステップＳ１２）。
回路の論理情報の抽出が行われる。基本論理回路のＴＶ
Ｎに対応する論理情報は、論理シミュレーションを用い
て抽出される。抽出データは各基本論理回路の入力論理
と出力論理であり、これらの組み合わせを用いて診断が
行われる（図３のステップＳ１２）。
【００２６】一般に、組合せ回路群４においては、入力
論理に対して内部論理が一意的に決定されるため、入力
論理情報のみで診断ができる。しかしながら、図７に示
すように、組合せ回路群４内に使用される一部の基本回
路である、データ入力端子を持たない“セット、リセッ
ト付きトグル回路”のような回路は、クロック信号の１
周期毎に論理を反転させて出力するため、入力論理情報
のみでは間違った診断を行うことになる。このような回
路に対しては、入力論理情報と出力論理情報を用いるこ
とで正常な診断が可能となる。
論理に対して内部論理が一意的に決定されるため、入力
論理情報のみで診断ができる。しかしながら、図７に示
すように、組合せ回路群４内に使用される一部の基本回
路である、データ入力端子を持たない“セット、リセッ
ト付きトグル回路”のような回路は、クロック信号の１
周期毎に論理を反転させて出力するため、入力論理情報
のみでは間違った診断を行うことになる。このような回
路に対しては、入力論理情報と出力論理情報を用いるこ
とで正常な診断が可能となる。
【００２７】次に、ブロック毎の論理の比較による故障
ブロックの特定が行われる（図３のステップＳ１３）。
ここでは、各ブロック毎に論理異常が検出された入力論
理と同じ論理が正常状態に存在するかどうかを検索する
診断方式が用いられる。組合せ回路群４−２内に明らか
に論理異常が発生しているため、この診断方式は有効で
ある。
ブロックの特定が行われる（図３のステップＳ１３）。
ここでは、各ブロック毎に論理異常が検出された入力論
理と同じ論理が正常状態に存在するかどうかを検索する
診断方式が用いられる。組合せ回路群４−２内に明らか
に論理異常が発生しているため、この診断方式は有効で
ある。
【００２８】ＳＣＡＮチェーン１に囲まれた組合せ回路
群４の内部論理は、この組合せ回路群４の入力論理によ
り一意的に決定する。
群４の内部論理は、この組合せ回路群４の入力論理によ
り一意的に決定する。
【００２９】次に、ブロックが故障を含有しているかど
うかの判定方法について説明する。図８（ａ）及び図８
（ｂ）は、５入力を有する任意のブロックの入力論理テ
ーブルを示している。
うかの判定方法について説明する。図８（ａ）及び図８
（ｂ）は、５入力を有する任意のブロックの入力論理テ
ーブルを示している。
【００３０】図８（ａ）は、論理異常を伴うＴＶＮ（ｍ
＋２）、ＴＶＮ（ｎ）は入力論理（１１１００）を有し
ていることを示しており、この入力論理（１１１００）
と同じ論理が他のＴＶＮに存在しないことを示す例であ
る。従って、このブロックは故障が存在する可能性があ
ると判定される（図３のステップＳ１６，Ｓ１７）。こ
の理由は、組合せ回路群４は入力論理に対して一意的に
内部状態を決定するためであり、同一の入力論理で組合
わせ回路群４の出力が論理異常となったり、ならなかっ
たりすることはその組合せ回路群４を構成するこのブロ
ックの入力論理が一意的に内部状態を決定するという原
則に反するからである。
＋２）、ＴＶＮ（ｎ）は入力論理（１１１００）を有し
ていることを示しており、この入力論理（１１１００）
と同じ論理が他のＴＶＮに存在しないことを示す例であ
る。従って、このブロックは故障が存在する可能性があ
ると判定される（図３のステップＳ１６，Ｓ１７）。こ
の理由は、組合せ回路群４は入力論理に対して一意的に
内部状態を決定するためであり、同一の入力論理で組合
わせ回路群４の出力が論理異常となったり、ならなかっ
たりすることはその組合せ回路群４を構成するこのブロ
ックの入力論理が一意的に内部状態を決定するという原
則に反するからである。
【００３１】図８（ｂ）は、ＴＶＮ（ｍ＋２）、ＴＶＮ
（ｎ）の入力論理は（１１１００）と同値でありなが
ら、ＴＶＮ（ｍ＋２）は論理異常を伴うが、ＴＶＮ
（ｎ）は正常論理である状態の例を示している。この場
合は、ブロックは正常であると判定する（図３のステッ
プＳ１４，Ｓ１５）。この理由は、組合せ回路群４は入
力論理に対して一意的に内部状態を決定するためであ
り、同一の入力論理にもかかわらず、あるＴＶＮで組合
わせ回路群４の出力が論理異常となり、他のＴＶＮで正
常論理となるという２種類の内部論理は有り得ないため
である。
（ｎ）の入力論理は（１１１００）と同値でありなが
ら、ＴＶＮ（ｍ＋２）は論理異常を伴うが、ＴＶＮ
（ｎ）は正常論理である状態の例を示している。この場
合は、ブロックは正常であると判定する（図３のステッ
プＳ１４，Ｓ１５）。この理由は、組合せ回路群４は入
力論理に対して一意的に内部状態を決定するためであ
り、同一の入力論理にもかかわらず、あるＴＶＮで組合
わせ回路群４の出力が論理異常となり、他のＴＶＮで正
常論理となるという２種類の内部論理は有り得ないため
である。
【００３２】以下に、上記した診断方式を色々なケース
に応用した例を示す。まず、高速動作故障の診断方法に
ついて説明する。図９は縦軸にスピードを横軸に電源電
圧値（ＶＤＤ）を採った任意のＬＳＩ２１の動作マップ
図である。同図に示すように、動作マップは、良品と異
常品で動作領域が大きく異なり、前者はほぼ全ＶＤＤ値
をカバーするのに対して、異常品はＶＤＤの高い方向
（右方向）へずれた領域となっている。このような高速
動作異常品に対して、このＬＳＩ２１が論理異常として
検出される動作スピードとＶＤＤ値でもってテストを行
い、ＳＣＡＮチェーン１にて出力する異常箇所を検出す
ることで診断が可能となる。
に応用した例を示す。まず、高速動作故障の診断方法に
ついて説明する。図９は縦軸にスピードを横軸に電源電
圧値（ＶＤＤ）を採った任意のＬＳＩ２１の動作マップ
図である。同図に示すように、動作マップは、良品と異
常品で動作領域が大きく異なり、前者はほぼ全ＶＤＤ値
をカバーするのに対して、異常品はＶＤＤの高い方向
（右方向）へずれた領域となっている。このような高速
動作異常品に対して、このＬＳＩ２１が論理異常として
検出される動作スピードとＶＤＤ値でもってテストを行
い、ＳＣＡＮチェーン１にて出力する異常箇所を検出す
ることで診断が可能となる。
【００３３】次に、高精度な診断方法について説明す
る。診断の高精度化を目指して、バックトレース方式と
本診断方法を組合せる方法がある。ＳＣＡＮチェーンを
用いた公知のバックトレース方式により、異常の疑いの
ある箇所を特定できる。その箇所と、本診断方法で特定
した故障箇所の一致箇所を調べることで、より高精度に
故障の疑いのある箇所を特定することができる。
る。診断の高精度化を目指して、バックトレース方式と
本診断方法を組合せる方法がある。ＳＣＡＮチェーンを
用いた公知のバックトレース方式により、異常の疑いの
ある箇所を特定できる。その箇所と、本診断方法で特定
した故障箇所の一致箇所を調べることで、より高精度に
故障の疑いのある箇所を特定することができる。
【００３４】この方法は、故障がテストベクタに同期し
て論理故障として出力する状態にあれば、故障モードに
依存せず故障箇所を特定することが可能である。即ち、
故障に起因した信号が出力端子まで伝搬し、故障検出が
可能な場合であれば、故障モードに依存せず故障箇所を
特定することが可能である。
て論理故障として出力する状態にあれば、故障モードに
依存せず故障箇所を特定することが可能である。即ち、
故障に起因した信号が出力端子まで伝搬し、故障検出が
可能な場合であれば、故障モードに依存せず故障箇所を
特定することが可能である。
【００３５】本実施の形態は以下の効果を奏する。第１
の効果は、各基本論理回路毎に診断が可能であるため、
並列処理による大幅な時間短縮が可能となることであ
る。第２の効果は、論理異常となるあらゆる故障の診断
が可能となることである。第３の効果は、ＳＣＡＮチェ
ーンを用いることで、大規模回路に対応できることであ
る。第４の効果は、組合せ回路のみの診断に限定するた
め、診断アルゴリズムを単純化できることである。第５
の効果は、複数の故障の疑いのあるブロックのうち、入
力側に近いブロックを最も確度の高い故障ブロックと判
断できることである。第６の効果は、診断対象が小規模
な部分回路となり、ＬＳＩ全体を扱わなくて良いことで
ある。
の効果は、各基本論理回路毎に診断が可能であるため、
並列処理による大幅な時間短縮が可能となることであ
る。第２の効果は、論理異常となるあらゆる故障の診断
が可能となることである。第３の効果は、ＳＣＡＮチェ
ーンを用いることで、大規模回路に対応できることであ
る。第４の効果は、組合せ回路のみの診断に限定するた
め、診断アルゴリズムを単純化できることである。第５
の効果は、複数の故障の疑いのあるブロックのうち、入
力側に近いブロックを最も確度の高い故障ブロックと判
断できることである。第６の効果は、診断対象が小規模
な部分回路となり、ＬＳＩ全体を扱わなくて良いことで
ある。
【００３６】なお、上記実施の形態の構成及び動作は例
であって、本発明の趣旨を逸脱しない範囲で適宜変更す
ることができることは言うまでもない。
であって、本発明の趣旨を逸脱しない範囲で適宜変更す
ることができることは言うまでもない。
【００３７】
【発明の効果】以上の如く、本発明に係る診断システム
及び診断方法によれば、ＳＣＡＮチェーン回路に囲まれ
た組合せ回路群から、故障の疑いのある組合せ回路群を
特定し、特定された組合せ回路群の入力端子の論理情報
を抽出し、組合せ回路群を構成する基本論理回路に入力
する論理情報を抽出し、抽出された基本論理回路毎の論
理情報を比較することにより、故障の疑いのある基本論
理回路を特定するようにしたので、回路の故障個所を高
速かつ高精度に特定することができる。
及び診断方法によれば、ＳＣＡＮチェーン回路に囲まれ
た組合せ回路群から、故障の疑いのある組合せ回路群を
特定し、特定された組合せ回路群の入力端子の論理情報
を抽出し、組合せ回路群を構成する基本論理回路に入力
する論理情報を抽出し、抽出された基本論理回路毎の論
理情報を比較することにより、故障の疑いのある基本論
理回路を特定するようにしたので、回路の故障個所を高
速かつ高精度に特定することができる。
【図１】スキャン動作を説明するための図である。
【図２】診断手順を説明するためのフローチャートであ
る。
る。
【図３】診断手順を説明するためのフローチャートであ
る。
る。
【図４】本発明が適用される診断システムの一実施の形
態の構成例を示す図である。
態の構成例を示す図である。
【図５】左右をＳＣＡＮチェーンで囲まれた組合せ回路
群の診断方法を説明するための図である。
群の診断方法を説明するための図である。
【図６】組合せ回路群を構成する各基本論理回路（ブロ
ック）のＴＶＮに対する入力論理テーブルを示す図であ
る。
ック）のＴＶＮに対する入力論理テーブルを示す図であ
る。
【図７】診断データとして入力論理と出力論理を用いる
“セット、リセット付きトグル回路”の例を示す図であ
る。
“セット、リセット付きトグル回路”の例を示す図であ
る。
【図８】５入力を有する任意のブロックの入力論理テー
ブルを示す図である。
ブルを示す図である。
【図９】縦軸にスピードを横軸に電源電圧値（ＶＤＤ）
を採った任意のＬＳＩの動作マップ図である。
を採った任意のＬＳＩの動作マップ図である。
【図１０】バックトレース方式を説明するための図であ
る。
る。
【図１１】故障辞書方式を説明するための図である。
１ ＳＣＡＮチェーン
２ フリップフロップ（Ｆ／Ｆ）
３ Ｆ／Ｆ群
４ 組合せ回路群
１１ テストシステム
１２ 設計ＣＡＤデータ処理システム
１３ ＰＣ又はＥＷＳ
１４ ネットワーク
２１ ＬＳＩ
２２ 入力端子
２３ 出力端子
Claims (10)
- 【請求項１】 回路内部に作り込まれたフリップフロッ
プ回路を直列に接続し、任意の制御信号によりフリップ
フロップ回路内部に保持された論理情報を出力するＳＣ
ＡＮチェーン回路を有するＬＳＩの故障個所を診断する
診断システムであって、 前記ＳＣＡＮチェーン回路に囲まれた組合せ回路群か
ら、故障の疑いのある組合せ回路群を特定する第１の特
定手段と、 前記第１の特定手段によって特定された前記組合せ回路
群の入力端子の論理情報を抽出する第１の抽出手段と、 前記組合せ回路群を構成する基本論理回路に入力する論
理情報を抽出する第２の抽出手段と、 前記第２の抽出手段によって抽出された前記基本論理回
路毎の前記論理情報を比較することにより、故障の疑い
のある前記基本論理回路を特定する第２の特定手段とを
備えることを特徴とする診断システム。 - 【請求項２】 前記第１の特定手段は、前記ＳＣＡＮチ
ェーンからの出力情報を基に、期待値異常として測定さ
れた該ＳＣＡＮチェーンへの入力に対応する組合せ回路
群を故障の疑いのある組み合わせ回路として特定するこ
とを特徴とする請求項１に記載の診断システム。 - 【請求項３】 前記第１の抽出手段は、前記ＳＣＡＮチ
ェーンの出力情報を基に、前記ＳＣＡＮチェーンに囲ま
れた前記組合せ回路群の論理シミュレーションにより、
前記組合せ回路群の入力端子の論理情報を抽出すること
を特徴とする請求項１又は２に記載の診断システム。 - 【請求項４】 前記第２の抽出手段が抽出する論理情報
は、ＬＳＩの設計上で使用される基本的な論理を伴う回
路群を最小単位とする回路における入力論理であること
を特徴とする請求項１，２又は３に記載の診断システ
ム。 - 【請求項５】 前記第２の特定手段は、論理異常を伴う
所定のテストベクタ番号での入力論理と同一の論理が正
常状態での入力論理に存在するかを検索することを特徴
とする請求項１乃至４のいずれかに記載の診断システ
ム。 - 【請求項６】 前記第２の特定手段は、論理異常を伴う
所定のテストベクタ番号での入力論理と同一の論理が、
正常状態での入力論理に存在するかを検索することによ
り抽出した基本論理回路情報と、前記ＳＣＡＮチェーン
に囲まれた前記組合せ回路群の期待値異常となる出力端
子を基に、該組合せ回路群の入力方向へ論理をシミュレ
ーションにより溯りながら、抽出した故障の疑いのある
箇所情報の重なり合った箇所を故障箇所として特定する
ことを特徴とする請求項１に記載の診断システム。 - 【請求項７】 前記第２の特定手段は、論理異常を伴う
所定のテストベクタ番号での入力論理及び出力論理と同
一の論理が正常状態での入力論理及び出力論理に存在す
るかを検索することを特徴とする請求項１に記載の診断
システム。 - 【請求項８】 前記第２の特定手段は、論理異常を伴う
所定のテストベクタ番号での入力論理及び出力論理と同
一の論理が正常状態での入力論理及び出力論理に存在す
るかを検索することにより抽出した基本論理回路情報
と、前記ＳＣＡＮチェーンに囲まれた前記組合せ回路群
の期待値異常となる出力端子を基に、該組合せ回路の入
力方向へ論理をシミュレーションにより溯りながら抽出
した故障の疑いのある箇所情報の重なり合った箇所を故
障箇所として特定することを特徴とする請求項１に記載
の診断システム。 - 【請求項９】 回路内部に作り込まれたフリップフロッ
プ回路を直列に接続し、任意の制御信号によりフリップ
フロップ回路内部に保持された論理情報を出力するＳＣ
ＡＮチェーン回路を有するＬＳＩの故障個所を診断する
診断システムであって、 前記ＳＣＡＮチェーン回路に囲まれた組合せ回路群か
ら、故障の疑いのある組合せ回路群を特定する第１の特
定手段を備えるテストシステムと、 前記第１の特定手段によって特定された前記組合せ回路
群の入力端子の論理情報を抽出する第１の抽出手段と、
前記組合せ回路群を構成する基本論理回路に入力する論
理情報を抽出する第２の抽出手段とを備えるシミュレー
ションシステムと、 前記第２の抽出手段によって抽出された前記基本論理回
路毎の前記論理情報を比較することにより、故障の疑い
のある前記基本論理回路を特定する第２の特定手段を備
える情報機器とからなり、 前記テストシステムと、前記シミュレーションシステム
と、前記情報機器は、所定のネットワークを介して接続
されることを特徴とする診断システム。 - 【請求項１０】 回路内部に作り込まれたフリップフロ
ップ回路を直列に接続し、任意の制御信号によりフリッ
プフロップ回路内部に保持された論理情報を出力するＳ
ＣＡＮチェーン回路を有するＬＳＩの故障個所を診断す
る診断方法であって、 前記ＳＣＡＮチェーン回路に囲まれた組合せ回路群か
ら、故障の疑いのある組合せ回路群を特定する第１の特
定ステップと、 前記第１の特定ステップにおいて特定された前記組合せ
回路群の入力端子の論理情報を抽出する第１の抽出ステ
ップと、 前記組合せ回路群を構成する基本論理回路に入力する論
理情報を抽出する第２の抽出ステップと、 前記第２の抽出ステップにおいて抽出された前記基本論
理回路毎の前記論理情報を比較することにより、故障の
疑いのある前記基本論理回路を特定する第２の特定ステ
ップとを備えることを特徴とする診断方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001273546A JP2003084036A (ja) | 2001-09-10 | 2001-09-10 | 診断システム及び診断方法 |
| US10/236,951 US6883115B2 (en) | 2001-09-10 | 2002-09-09 | LSI diagnostic system and method of diagnosing LSI |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001273546A JP2003084036A (ja) | 2001-09-10 | 2001-09-10 | 診断システム及び診断方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003084036A true JP2003084036A (ja) | 2003-03-19 |
Family
ID=19098744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001273546A Pending JP2003084036A (ja) | 2001-09-10 | 2001-09-10 | 診断システム及び診断方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6883115B2 (ja) |
| JP (1) | JP2003084036A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007531875A (ja) * | 2004-03-31 | 2007-11-08 | メンター・グラフィクス・コーポレーション | コンパクタに依存しない故障診断 |
| JP2010286383A (ja) * | 2009-06-12 | 2010-12-24 | Renesas Electronics Corp | 故障箇所推定装置、故障箇所推定方法及びプログラム |
| US8280687B2 (en) | 2004-03-31 | 2012-10-02 | Mentor Graphics Corporation | Direct fault diagnostics using per-pattern compactor signatures |
| CN104898038A (zh) * | 2015-05-26 | 2015-09-09 | 大连理工大学 | 一种利用扫描链获取芯片逻辑结构的方法 |
| WO2022219926A1 (ja) * | 2021-04-13 | 2022-10-20 | 日立Astemo株式会社 | 演算装置、演算システム、テスト方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| UA73965C2 (en) * | 1999-12-08 | 2005-10-17 | Theravance Inc | b2 ADRENERGIC RECEPTOR ANTAGONISTS |
| US7231615B2 (en) * | 2003-12-08 | 2007-06-12 | Cadence Design Systems, Inc. | Methods and apparatus for transforming sequential logic designs into equivalent combinational logic |
| JP2005283206A (ja) * | 2004-03-29 | 2005-10-13 | Nec Micro Systems Ltd | 半導体装置及びそのテスト方法 |
| US20080082969A1 (en) * | 2006-04-04 | 2008-04-03 | The Board Of Trustees Of The University Of Illinois | Software Testing Technique Supporting Dynamic Data Structures |
| WO2008059638A1 (fr) | 2006-11-13 | 2008-05-22 | Panasonic Corporation | Dispositif semi-conducteur |
| US7908534B2 (en) * | 2008-02-25 | 2011-03-15 | International Business Machines Corporation | Diagnosable general purpose test registers scan chain design |
| US9659136B2 (en) | 2010-09-27 | 2017-05-23 | Teseda Corporation | Suspect logical region synthesis from device design and test information |
| US8907697B2 (en) | 2011-08-31 | 2014-12-09 | Teseda Corporation | Electrical characterization for a semiconductor device pin |
| US9939488B2 (en) | 2011-08-31 | 2018-04-10 | Teseda Corporation | Field triage of EOS failures in semiconductor devices |
| US9057762B1 (en) * | 2012-08-29 | 2015-06-16 | Mentor Graphics Corporation | Faulty chains identification without masking chain patterns |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61155874A (ja) | 1984-12-28 | 1986-07-15 | Toshiba Corp | 大規模集積回路の故障検出方法およびそのための装置 |
| JPS62168240A (ja) | 1986-01-21 | 1987-07-24 | Nec Corp | スキヤンパス回路 |
| JPS63169580A (ja) | 1987-01-07 | 1988-07-13 | Mitsubishi Electric Corp | スキヤンデザイン回路 |
| JPH02136936A (ja) | 1988-11-17 | 1990-05-25 | Nec Corp | 情報処理システム |
| JPH0430227A (ja) | 1990-05-25 | 1992-02-03 | Hitachi Ltd | スキャンパスの構成方式 |
| JPH0572272A (ja) | 1991-09-11 | 1993-03-23 | Nec Corp | スキヤンパスを備えた論理回路 |
| JPH05180908A (ja) | 1991-12-27 | 1993-07-23 | Nec Corp | 論理集積回路 |
| JPH07104033A (ja) | 1993-10-01 | 1995-04-21 | Fujitsu Ltd | Ｌｓｉ試験方法 |
| JP2727941B2 (ja) | 1993-12-09 | 1998-03-18 | 日本電気株式会社 | 集積回路の故障解析方法 |
| JP2715956B2 (ja) * | 1995-01-20 | 1998-02-18 | 日本電気株式会社 | Ｉｄｄｑを用いたＣＭＯＳ論理回路の故障箇所の絞り込み方法 |
| US5663967A (en) * | 1995-10-19 | 1997-09-02 | Lsi Logic Corporation | Defect isolation using scan-path testing and electron beam probing in multi-level high density asics |
| JP3104739B2 (ja) | 1996-04-15 | 2000-10-30 | 日本電気株式会社 | Ｌｓｉの不良解析に用いるｌｓｉテスター |
| JP3018996B2 (ja) * | 1996-07-29 | 2000-03-13 | 日本電気株式会社 | 故障個所特定化方法 |
| JPH11101859A (ja) | 1997-09-29 | 1999-04-13 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH11133119A (ja) | 1997-10-29 | 1999-05-21 | Nec Corp | テスト情報作成装置 |
| JPH11174126A (ja) | 1997-12-15 | 1999-07-02 | Matsushita Electric Ind Co Ltd | 論理回路の組込み自己検査パターン発生装置およびパタ ーン選定方法 |
| JP3164106B2 (ja) * | 1999-06-29 | 2001-05-08 | 日本電気株式会社 | 集積回路の故障検出方法及び故障検出装置及びその制御プログラムを記録した記憶媒体 |
-
2001
- 2001-09-10 JP JP2001273546A patent/JP2003084036A/ja active Pending
-
2002
- 2002-09-09 US US10/236,951 patent/US6883115B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007531875A (ja) * | 2004-03-31 | 2007-11-08 | メンター・グラフィクス・コーポレーション | コンパクタに依存しない故障診断 |
| US8280687B2 (en) | 2004-03-31 | 2012-10-02 | Mentor Graphics Corporation | Direct fault diagnostics using per-pattern compactor signatures |
| US8301414B2 (en) | 2004-03-31 | 2012-10-30 | Mentor Graphics Corporation | Compactor independent fault diagnosis |
| JP2013167633A (ja) * | 2004-03-31 | 2013-08-29 | Mentor Graphics Corp | コンパクタに依存しない故障診断 |
| JP2010286383A (ja) * | 2009-06-12 | 2010-12-24 | Renesas Electronics Corp | 故障箇所推定装置、故障箇所推定方法及びプログラム |
| CN104898038A (zh) * | 2015-05-26 | 2015-09-09 | 大连理工大学 | 一种利用扫描链获取芯片逻辑结构的方法 |
| WO2022219926A1 (ja) * | 2021-04-13 | 2022-10-20 | 日立Astemo株式会社 | 演算装置、演算システム、テスト方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6883115B2 (en) | 2005-04-19 |
| US20030057991A1 (en) | 2003-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Huang et al. | Survey of scan chain diagnosis | |
| Stanley | High-accuracy flush-and-scan software diagnostic | |
| Venkataraman et al. | A technique for logic fault diagnosis of interconnect open defects | |
| EP0930570A2 (en) | Interconnect testing through utilization of board topology data | |
| JP2003084036A (ja) | 診断システム及び診断方法 | |
| US6944808B2 (en) | Method of evaluating core based system-on-a-chip | |
| US7765444B2 (en) | Failure diagnosis for logic circuits | |
| US20200333398A1 (en) | Optimized Scan Chain Diagnostic Pattern Generation for Reversible Scan Architecture | |
| Yang et al. | Automated selection of signals to observe for efficient silicon debug | |
| Ghosh-Dastidar et al. | Adaptive techniques for improving delay fault diagnosis | |
| Appello et al. | Understanding yield losses in logic circuits | |
| Yang et al. | Efficient trace signal selection for silicon debug by error transmission analysis | |
| Song et al. | Diagnostic techniques for the IBM S/390 600 MHz G5 microprocessor | |
| Burmer et al. | Software aided Failure analysis using ATPG tool | |
| JP2715989B2 (ja) | Ｉｄｄｑを用いたＣＭＯＳ論理回路の故障箇所の絞り込み方法 | |
| Lim et al. | An Efficient Scan Chain Diagnosis for Stuck-at and Transition Faults | |
| JP4020731B2 (ja) | 半導体集積回路の故障診断方法 | |
| Amyeen et al. | Microprocessor system failures debug and fault isolation methodology | |
| Nien et al. | Test generation for defect-based faults of scan flip-flops | |
| JP2000304820A (ja) | 故障診断装置および故障診断方法ならびに半導体集積回路 | |
| JP3139543B2 (ja) | 多重故障を有するｃｍｏｓｌｓｉにおける故障ブロックの特定化方法 | |
| Lim et al. | A Software-based Scan Chain Diagnosis for Double Faults in A Scan Chain | |
| Yoshimura et al. | Evaluation of transition untestable faults using a multi-cycle capture test generation method | |
| Venkat Raman | Conventional Methods for Fault Diagnosis | |
| Tasi et al. | Multiple-fault diagnosis using faulty-region identification |