JP2010286383A - 故障箇所推定装置、故障箇所推定方法及びプログラム - Google Patents

故障箇所推定装置、故障箇所推定方法及びプログラム Download PDF

Info

Publication number
JP2010286383A
JP2010286383A JP2009141068A JP2009141068A JP2010286383A JP 2010286383 A JP2010286383 A JP 2010286383A JP 2009141068 A JP2009141068 A JP 2009141068A JP 2009141068 A JP2009141068 A JP 2009141068A JP 2010286383 A JP2010286383 A JP 2010286383A
Authority
JP
Japan
Prior art keywords
scan
fault
failure
scan chain
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009141068A
Other languages
English (en)
Other versions
JP5270458B2 (ja
JP2010286383A5 (ja
Inventor
Yukinaga Funatsu
幸永 船津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009141068A priority Critical patent/JP5270458B2/ja
Priority to US12/801,193 priority patent/US8356218B2/en
Publication of JP2010286383A publication Critical patent/JP2010286383A/ja
Publication of JP2010286383A5 publication Critical patent/JP2010286383A5/ja
Application granted granted Critical
Publication of JP5270458B2 publication Critical patent/JP5270458B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544Scanning methods, algorithms and patterns
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318566Comparators; Diagnosing the device under test
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2215Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】スキャンチェーンにおける故障診断の精度を向上させること。
【解決手段】故障箇所推定装置は、動作検証テストの結果により、故障スキャンチェーンとその故障種別を特定する故障スキャンチェーン特定部と、故障スキャンチェーンのテスト結果とシミュレーションの結果を比較して、両結果が異なるスキャンFFの箇所から故障スキャンFFの範囲を求める故障スキャンFF絞込み部と、論理回路の構成情報、信号線の期待値、フェイル観測スキャンFF及び不良品のテスト結果を参照して、正常スキャンチェーンで観測されたフェイル観測スキャンFFから、入力側に含意操作を行いながらフェイルが伝播した経路を遡った場合に到達しうる故障スキャンチェーン上のスキャンFFを抽出することにより、故障スキャンFF絞込み部によって求められた故障スキャンFFの範囲をさらに絞り込む経路追跡絞込み部と、を有している。
【選択図】図1

Description

本発明は、論理回路における故障箇所を推定する故障箇所推定装置、故障箇所推定方法及びプログラムに関し、特に、論理回路のスキャンチェーン(Scan Chain)上に存在する故障箇所を推定する故障箇所推定装置、故障箇所推定方法及びプログラムに関する。
スキャン(Scan)回路のスキャンチェーン(ないしスキャンパス)上における故障箇所を推定する従来の故障箇所推定方式として、一例として、非特許文献1の故障箇所推定装置が挙げられる。この故障箇所推定装置は、スキャンチェーン動作検証テストにおいて、フェイル(Fail)した論理回路の内、単一スキャンチェーン故障と確認されたものを対象として、特定のテストパタンで不良品をテストし、得られたテスト結果から、故障スキャンフリップフロップ(Scan Flip−Flop、スキャンFF)の故障範囲を絞り込み、故障シミュレーションで故障箇所を特定する。
まず、スキャン回路に関する用語とスキャン(Scan)動作について、図14を参照して説明する。
図14は、10個のスキャンFFからなるスキャンチェーンを表している。スキャンFFは、スキャンアウト(Scan out、Sout)端子側から順番(index)に番号が付けられる。この例では、Index番号0〜9が付けられている。スキャン動作において、データはスキャンイン(Scan−in、Sin)端子からスキャンアウト(Sout)端子に向かって流れる。
図14において、あるスキャンFFに注目する時、そのSin側を上流(Upstream)、Sout側を下流(Downstream)と呼ぶ。例えば、図14において、スキャンFF5の上流にはスキャンFF6〜9があり、下流にはスキャンFF0〜4がある。注目しているスキャンFF自身を下流に含めることもある。Sin端子から各スキャンFFにシフトしながら値を入力することをロード(Load)といい、スキャンFFの値をSout端子から出力することをアンロード(Unload)という。
なお、ロードは、スキャンイン(Scan−in)、シフトイン(Shift−in)とも呼ばれる。一方、アンロードは、スキャンアウト(Scan−out)、シフトアウト(Shift−out)とも呼ばれる。
ロードデータ及びアンロードデータの表記方法として、Sin端子に近いスキャンFFから論理値が列挙される。例えば、{00110011}という表記において、左端はSin端子側のデータを表し、右端はSout端子側のデータを表している
図15は、1本のスキャンチェーンを含むスキャン回路を示している。外側の実線はスキャン回路全体、その中の点線はスキャンチェーン、点線上の小さい四角はスキャンFF、点線で囲まれた矩形部分はスキャンチェーンで区切られた組み合わせ回路を表す。スキャン動作においは、Sin側のスキャンFFからデータを供給して各スキャンFFの状態値を定め(ロード動作という。)、その後、システムクロック(System Clock)(ないしキャプチャクロック(Capture Clock))を印加して組み合わせ回路内にデータを供給し(キャプチャ(Capture)動作という。)、最後に、Sout側のスキャンFF端子からデータを出力する。これにより、組み合わせ回路の内部情報が得られる。なお、スキャン動作はスキャンテスト(Scan Test)とも呼ばれる。
上記のスキャン動作で得られるデータを元に、スキャン回路の故障診断が行われる。したがって、スキャン回路の故障診断を行うには、組み合わせ回路にデータを提供して結果を出力するスキャンチェーンが正常に動作することが必要とされる。本発明は、スキャンチェーン自身が故障している場合における、スキャンチェーン上の故障箇所の絞込み手法に関する。
スキャンチェーンが正常に動作していることを確認する方法として、例えば、スキャンチェーン動作検証テスト(Flush Test、Scan Check)がある。スキャンチェーン動作検証テストにおいては、例えば、{000000}(all−0)、{111111}(all−1)、{00110011}のような特別なパタンを用いてスキャンチェーンの動作チェックが行われる。
次に、従来の故障箇所推定装置について図面を参照して詳細に説明する。図16は、従来の故障箇所推定装置の構成を示すブロック図である。
図16を参照すると、従来の故障箇所推定装置は、キーボード及び外部とのインターフェース部を有する入力装置1と、プログラム制御により動作するデータ処理装置2と、ハードディスク、メモリのように情報を記憶する記憶装置3と、外部とのインターフェース部であるディスプレイ装置、印刷装置のような出力装置4とを有している。
図16を参照すると、記憶装置3は、論理回路テスト結果情報記憶部41と、故障スキャンチェーン記憶部42と、故障スキャンFF記憶部43とを備えている。
論理回路テスト結果情報記憶部41は、各信号線の論理状態、回路が正常であるときの各信号線の論理状態(期待値)、テストでフェイル信号が検出されたスキャンFF(「フェイル観測スキャンFF」という。)を記憶するとともに、論理回路の構成(例えば、ゲートの種類、ゲート同士の接続関係、ゲートと信号線の接続関係、信号線同士の接続関係)を記憶している。ここで、ノードとは、回路を構成する部品(例えば、ゲート、ゲートの端子、ネット、回路の端子)をいい、フェイル観測ノードとは、その論理状態を観測し得るノード(例えば、回路の外部出力端子、スキャンFF)をいう。
故障スキャンチェーン記憶部42は、スキャンチェーン動作検証テスト結果を解析した結果として、故障スキャンチェーンとその故障種別を記憶している。
故障スキャンFF記憶部43は、故障スキャンチェーン上の故障スキャンFFの範囲を記憶している。
図16を参照すると、データ処理装置2は、初期設定部21、故障スキャンチェーン特定部22、故障スキャンFF絞込み部23及び故障シミュレーション比較部24を有している。
初期設定部21は、論理回路テスト結果情報記憶部41を参照して、論理回路の種類、入出力端子の論理状態を設定し、信号線の論理状態を初期化する。
故障スキャンチェーン特定部22は、論理回路テスト結果情報記憶部41を参照して、スキャンチェーン動作検証テスト結果を解析して、フェイルしたスキャンチェーン(すなわち故障スキャンチェーン)とその故障種別を、故障スキャンチェーン記憶部42に記録する。
故障スキャンFF絞込み部23は、論理回路テスト結果情報記憶部41と故障スキャンチェーン記憶部42を参照して、テスト結果から故障スキャンチェーンの各スキャンFFの観測値(出力値)と、シミュレーション(Simulation)値(期待値)とを比較して、故障の可能性があるスキャンFFの範囲を算出し、故障スキャンFF記憶部43に記録する。
故障シミュレーション比較部24は、論理回路テスト結果情報記憶部41、故障スキャンチェーン記憶部42及び故障スキャンFF記憶部43を参照して、各故障スキャンFFに故障種別を設定して故障シミュレーションを行い、シミュレーション結果とテスト結果とが最も一致するスキャンFFと故障種別を出力装置4に出力する。
図17は、スキャンチェーン故障の故障箇所を推定する従来の故障箇所推定装置の動作を示す流れ図である。図17を参照して、従来の故障箇所推定装置の動作について詳細に説明する。
図17を参照すると、初期設定部21は、論理回路テスト結果情報記憶部41を参照して、論理回路の種類、入出力端子の論理状態を設定し、信号線の論理状態を初期化する(ステップD1)。
次に、故障スキャンチェーン特定部22は、論理回路テスト結果情報記憶部41に記憶されたデータを参照して、スキャンチェーンの動作検証テストを行い、フェイル観測スキャンFFが存在するスキャンチェーンを特定し、各スキャンチェーンのフェイル観測スキャンFFの状態値を集計して、故障スキャンチェーンの故障種別を固定故障と不定故障に判別し(ステップD2)、故障スキャンチェーン記憶部42に記録する。故障スキャンチェーンの本数が2本以上である場合、及び、故障スキャンチェーンの故障種別が不定である場合には、診断処理を終了する。
故障スキャンFF絞込み部23は、論理回路テスト結果情報記憶部41に記録されたデータを参照して、故障スキャンチェーン記憶部42に記憶された故障スキャンチェーン情報を元に、故障スキャンチェーンに印加する論理値をすべて不定値‘X’としたパタンによって不良品のテストを行い、テスト結果の故障スキャンチェーンの観測値とシミュレーション値を比較し、両者の値が異なるスキャンFFの箇所から故障スキャンFFの範囲を算出し、故障スキャンFF記憶部43に記録する(ステップD3)。
図18は、従来の故障箇所推定装置による故障スキャンFF絞込み手法について説明するための図である。図18を参照して、固定故障の絞込みの一例として、Stuck−at−1故障の故障範囲の絞込み方法について説明する。Stuck−at−1故障とは、状態値を‘1’にする故障であるため、正常値が‘0’のときに観測値が‘1’となることによって故障が生じる。故障が生じる可能性のあるSensitive Bitは、スキャンFF3及び6であり、スキャンFF5は正常値が‘1’であるため、Stuck−at−1故障は活性化しない。そこで、スキャンFF3及び6において、シミュレーション値と観測値を比較すると、スキャンFF3は正常値、スキャンFF6は故障値となっている。Stuck−at−1故障は、スキャンFF3の上流、スキャンFF6の下流に存在することがわかる。このとき、スキャンFF6をUpstream Bound(UB)、スキャンFF3をDownstream Bound(LB)と呼ぶ。
Transition故障及びHold Time故障においては、隣り合う2つのスキャンFFの状態値を考慮する。例えば、Slow−to−Fall故障が生じている場合、図18において、Slow−to−Fall故障が発生する可能性があるのは、1→0の変化が生じているスキャンFF2と3の間とスキャンFF5と6の間である。スキャンFF2と3の間では観測値とシミュレーション値は一致しているものの、スキャンFF5と6の間ではスキャンFF6が‘1’となりフェイルを観測していることから、Slow−to−Fall故障が生じている。したがって、Slow−to−Fall故障のUpstream BoundはスキャンFF5、Downstream BoundはスキャンFF2となる。
最後に、故障シミュレーション比較部24は、論理回路テスト結果情報記憶部41を参照して信号線の論理値などを設定するとともに、故障スキャンチェーン記憶部42と故障スキャンFF記憶部43を参照して故障スキャンFF範囲の各スキャンFFに対して故障種別を設定して故障シミュレーションを行い、シミュレーション結果とテスト結果が最も一致する(すなわち、スコアが高い)スキャンFFを故障候補として出力装置4に出力する(ステップD4)。
ここで、図19を参照して、スコア(Score)の算出方法について説明する。スコアの算出は、図19に示した
TFSF:テスタでフェイル、故障シミュレーションでフェイルするスキャンFFの数
TFSP:テスタでフェイル、故障シミュレーションでパスするスキャンFFの数
TPSF:テスタでパス、故障シミュレーションでフェイルするスキャンFFの数
TPSP:テスタでパス、故障シミュレーションでパスするスキャンFFの数
という4つの要素を用いる。図19の計算式は、スコア算出用の一般的な計算式である。故障シミュレーションの結果と、テスタによる観測値とが完全に一致した場合には、TFSP=TPSF=0となり、図19の計算式のスコアは最大値100となる。
従来の故障箇所推定装置によると、アンロード時の故障の影響を受けた観測値と、シミュレーション値とを比較し、故障範囲を算出する。しかし、不定故障においては、‘0’でも‘1’でも、ランダムに故障が生じている可能性が高い。したがって、観測された最も下流のフェイルが最初のフェイルと断定することができず、故障スキャンFFの範囲を特定することができない。
また、故障スキャンFFを中心に下流側へ故障値と同じ論理が連続して観測された場合には絞り込み範囲が広くなり、広い故障スキャンFFの範囲に対して故障シミュレーションを行うと、実用的な時間で診断が終了しないという問題がある。
図20は、従来の故障箇所推定装置における故障スキャンFF絞込み部23の動作の具体例を示す。図20を参照すると、破線の矢印で示された故障スキャンFFよりも上流側のスキャンチェーンにおいては、観測値がいずれも故障値‘1’と同一である。したがって、従来の故障箇所推定装置によると、等価な故障スキャンFF候補となり、故障スキャンFFの範囲を限定することができない。破線の矢印で示された故障スキャンFFよりも下流側のスキャンチェーンにおいて、スキャンFFの観測値が故障値と同一の論理が連続している場合には、その範囲に含まれるスキャンFFは故障の可能性があるため、故障スキャンFFの範囲はさらに広がる。
また、従来技術においては、故障シミュレーション時にスキャンFFに対して故障を仮定し、FF間の信号線の分岐を考慮しないため、故障シミュレーションの精度が低下し、診断精度も低下する。
図21は、従来の故障箇所推定装置によって得られるスキャンチェーン故障診断結果の出力例を示す。従来の故障箇所推定装置は、スキャンFFに故障を仮定して、故障シミュレーションを行うため、図21(b)に示したように、出力内容として、スキャンチェーン名、スキャンFF番号、故障種別、一致率(レート)が得られる。しかし、この出力結果の各故障候補は、図21(b)の点線の矢印で示すように、故障候補スキャンFFを挟む2つの信号線に跨り、同一信号線においても分岐によるフェイルの伝播経路の変化を考慮していない。したがって、従来の故障箇所推定装置によると、故障箇所の可能性が高い箇所を人手で検証する作業が必要となる。
R.Guo et al.,"A Technique for Fault Diagnosis of Defects in Scan Chains",ITC(International Test Conference),2001,p.268−277 K.Stanley,"High−Accuracy Flush−and−Scan Software Diagnostic",IEEE Design & Test of Computers,2001,Vol.18,No.6,p.56−62 Yu Huang et al.,"Using Fault Model Relaxation to Diagnose Real Scan Chain Defects",ASP−DAC,2005,p.1176−1179
従来の故障箇所推定装置は、次の問題がある。
第1の問題点として、従来の故障箇所推定装置は、不定故障のような不安定な故障には適用することができない。
従来の故障箇所推定装置は、アンロード時に生じる最も下流のフェイルしたスキャンFF及び周辺のスキャンFFの観測値と、シミュレーション値とを比較することにより故障スキャンFFの範囲を限定し、故障シミュレーションにより故障スキャンFFをさらに絞り込む。しかし、不定故障は故障がランダムに活性化し、アンロード時のフェイル観測を信用することができないため、故障スキャンFFの範囲を絞り込むことができない。したがって、故障シミュレーションの対象となるスキャンFFの範囲が広がり、実用的な時間で診断が終了しないからである。
第2の問題点として、従来の故障箇所推定装置は、固定故障に対しても適用できない場合が生じうる。
従来の故障箇所推定装置は、アンロード時に生じる最も下流のフェイルしたスキャンFF及び周辺のスキャンFFの観測値と、シミュレーション値とを比較することにより故障スキャンFFの範囲を限定し、故障シミュレーションにより故障スキャンFFをさらに絞り込む。しかし、故障スキャンFFの周辺のシミュレーション値において故障値と同じ値が連続していた場合には、最も下流のフェイルしたスキャンFFが分からないため、故障スキャンFFの範囲を絞り込むことができない。したがって、故障シミュレーションの対象となるスキャンFFの範囲が広がり、実用的な時間で診断が終了しないからである。
第3の問題点として、従来の故障箇所推定装置によると、1つの故障候補が指し示す故障範囲の中に複数の信号線が含まれ、実解析を行うためには故障箇所のさらなる絞込みが必要とされる。
従来の故障箇所推定装置は、故障シミュレーション時においてスキャンFFにおける故障を仮定するからである。すなわち、スキャンFF間に複数の信号線が存在する場合であっても、この信号線群は同一の故障候補と見なされ、同一の故障スキャンFFに接続された信号線は分岐の前後であっても同一の故障候補となるからであるしたがって、利用者が故障候補の範囲を再確認する作業が必要とされる。
そこで、スキャンチェーンにおける故障診断の精度を向上させることが課題となる。本発明の目的は、かかる課題を解決する故障箇所推定装置、故障箇所推定方法及びプログラムを提供することにある。
本発明の第1の視点に係る故障箇所推定装置は、
スキャンチェーンの動作検証テストの結果により、故障スキャンチェーンとその故障種別を特定する故障スキャンチェーン特定部と、
不良品の故障スキャンチェーンのテスト結果(観測値)とシミュレーションの結果を比較して、両値が異なるスキャンFFの箇所から故障スキャンFFの範囲を求める故障スキャンFF絞込み部と、
論理回路の構成情報、信号線の期待値、フェイル観測スキャンFF、及び、不良品のテスト結果を参照して、正常スキャンチェーンで観測されたフェイル観測スキャンFFから、入力側に含意操作を行いながらフェイルが伝播した経路を遡った場合に到達しうる故障スキャンチェーン上のスキャンFFを抽出し、抽出したスキャンFFのスキャンチェーン上の位置に基づいて故障スキャンFFの範囲を求めることにより、前記故障スキャンFF絞込み部によって求められた故障スキャンFFの範囲をさらに絞り込む経路追跡絞込み部と、を備えている。
本発明の第2の視点に係る故障箇所推定装置は、
論理回路のテスト結果から取得されるフェイル観測スキャンFF情報に基づいて、故障スキャンチェーン上の故障の可能性が高い範囲を絞り込む故障箇所推定装置であって、
論理回路テスト結果情報記憶部に記録された論理回路の構成情報と信号線の期待値とスキャンチェーン動作検証テストのテスト結果とを参照して、故障スキャンチェーンの本数とその故障種別とを特定し、単一スキャンチェーンの故障と判定されたテスト結果に対して、論理回路内の故障スキャンチェーンと前記故障種別とを故障スキャンチェーン記憶部に記録する故障スキャンチェーン特定部と、
前記故障スキャンチェーン記憶部に記録された、故障スキャンチェーンと故障種別とを用いて、良品と不良品とのテスト結果を参照して、良品と不良品とのテスト結果の故障スキャンチェーンにおける出力値の差分を元に、故障スキャンFFの範囲を求めて、故障スキャンFF記憶部に記録する故障スキャンFF絞込み部と、
前記故障スキャンチェーン記憶部に記録された故障スキャンチェーンを参照して、スキャンロード動作後に、セット/リセット動作とシフト動作とキャプチャ動作とを組み合わせたテストパタンを入力することで得られるフェイル観測スキャンFF情報と、前記論理回路テスト結果情報記憶部に記憶された前記論理回路の構成情報及び前記信号線の期待値とを参照して、フェイル観測スキャンFFから含意的に推定しながら経路追跡したときに到達した故障スキャンチェーン上のスキャンFFを抽出し、抽出されたスキャンFFの位置関係から故障スキャンFFの範囲をさらに絞り込み、絞り込んだ故障スキャンFFの範囲を故障スキャンFF記憶部に再記録する経路追跡絞込み部と、
前記故障スキャンチェーンと前記故障スキャンFFと前記故障種別とを出力する出力部と、を備えている。
本発明の第3の視点に係る故障箇所推定方法は、
スキャンチェーンの動作検証テストの結果により、故障スキャンチェーンとその故障種別を特定する工程と、
不良品の故障スキャンチェーンのテスト結果(観測値)とシミュレーションの結果を比較して、両値が異なるスキャンFFの箇所から故障スキャンFFの範囲を求める故障スキャンFF絞込み工程と、
論理回路の構成情報、信号線の期待値、フェイル観測スキャンFF、及び、不良品のテスト結果を参照して、正常スキャンチェーンで観測されたフェイル観測スキャンFFから、入力側に含意操作を行いながらフェイルが伝播した経路を遡った場合に到達しうる故障スキャンチェーン上のスキャンFFを抽出し、抽出したスキャンFFのスキャンチェーン上の位置に基づいて故障スキャンFFの範囲を求めることにより、前記故障スキャンFF絞込み部によって求められた故障スキャンFFの範囲をさらに絞り込む経路追跡絞込み工程と、を含む。
本発明の第4の視点に係るプログラムは、
スキャンチェーンの動作検証テストの結果により、故障スキャンチェーンとその故障種別を特定する処理と、
不良品の故障スキャンチェーンのテスト結果(観測値)とシミュレーションの結果を比較して、両結果が異なるスキャンFFの箇所から故障スキャンFFの範囲を求める故障スキャンFF絞込み処理と、
論理回路の構成情報、信号線の期待値、フェイル観測スキャンFF、及び、不良品のテスト結果を参照して、正常スキャンチェーンで観測されたフェイル観測スキャンFFから、入力側に含意操作を行いながらフェイルが伝播した経路を遡った場合に到達しうる故障スキャンチェーン上のスキャンFFを抽出し、抽出したスキャンFFのスキャンチェーン上の位置に基づいて故障スキャンFFの範囲を求めることにより、前記故障スキャンFF絞込み部によって求められた故障スキャンFFの範囲をさらに絞り込む経路追跡絞込み処理と、をコンピュータに実行させる。
本発明に係る故障箇所推定装置、故障箇所推定方法及びプログラムによると、スキャンチェーンにおける故障診断の精度を向上させることができる。
本発明の第1の実施形態に係る故障箇所推定装置の構成を示すブロック図である。 本発明の第1の実施形態に係る故障箇所推定装置の動作を示す流れ図である。 本発明の第1の実施形態に係る故障箇所推定装置における経路追跡絞込み部の構成を示すブロック図である。 本発明の第1の実施形態に係る故障箇所推定装置における経路追跡絞込み部の動作を示す流れ図である。 本発明の第1の実施形態に係る故障箇所推定装置における分岐考慮故障シミュレーション照合部の構成を示すブロック図である。 本発明の第1の実施形態に係る故障箇所推定装置における分岐考慮故障シミュレーション照合部の動作を示す流れ図である。 本発明の第1の実施形態に係る故障箇所推定装置の動作の具体例(フェイル検出テストパタンでテストを実行したときのフェイルの伝播状態)を示す図である。 本発明の第1の実施形態に係る故障箇所推定装置の経路追跡手法に基づいて、故障スキャンFFの範囲を限定する方法について説明するための図である。 本発明の第1の実施形態に係る故障箇所推定装置における分岐考慮スキャンチェーン故障シミュレーション照合部の動作の具体例を示す図である。 本発明の第1の実施形態に係る故障箇所推定装置によって得られるスキャンチェーン故障診断結果の出力例を示す図である。 本発明の第2の実施形態に係る故障箇所推定装置の構成を示すブロック図である。 本発明の第2の実施形態に係る故障箇所推定装置の動作を示す流れ図である。 本発明の第2の実施形態に係る故障箇所推定装置による診断結果と故障範囲を一例として示す図である。 スキャンチェーンの動作及び用語について説明するための図である。 スキャン回路について説明するための図である。 従来の故障箇所推定装置の構成を示すブロック図である。 従来の故障箇所推定装置の動作を示す流れ図である。 従来の故障箇所推定装置による故障スキャンFF絞込み手法について説明するための図である。 従来の故障箇所推定装置によりスコアを算出するための計算式を示す図である。 従来の故障箇所推定装置における故障スキャンFF絞込み部の動作の具体例を示す図である。 従来の故障箇所推定装置によって得られるスキャンチェーン故障診断結果の出力例を示す図である。
第1の展開形態の故障箇所推定装置は、上記第1の視点に係る故障箇所推定装置であることが好ましい。
第2の展開形態の故障箇所推定装置は、論理回路の構成情報、信号線の期待値、故障スキャンチェーン情報、及び、故障スキャンFFの範囲を参照して、スキャンFF間の信号線が分岐していた場合には、分岐前後を故障候補として区別して、それぞれ故障を仮定し、スキャンチェーン故障シミュレーションを実行し、故障シミュレーションの結果と不良品のテスト結果を比較し、最も一致率の高いスキャンFF、信号線及び故障種別を故障候補として出力する分岐考慮故障シミュレーション照合部をさらに備えていることが好ましい。
第3の展開形態の故障箇所推定装置は、故障スキャンチェーン特定部が、スキャン回路内の単一のスキャンチェーン上において故障が存在するものと仮定して、故障スキャンチェーンとその故障種別を特定することが好ましい。
第4の展開形態の故障箇所推定装置は、故障スキャンFF絞込み部が、不良品のテスト時に、故障スキャンチェーンに印加する論理値をすべて不定値とするパタンでテストを行うことが好ましい。
第5の展開形態の故障箇所推定装置は、経路追跡絞込み部が、求めた故障スキャンFFの範囲と故障スキャンFF絞込み部によって求められた故障スキャンFFの範囲との共通部分を、新たに故障スキャンFFの範囲とすることが好ましい。
第6の展開形態の故障箇所推定装置は、上記第2の視点に係る故障箇所推定装置であることが好ましい。
第7の展開形態の故障箇所推定装置は、経路追跡絞込み部が、前記故障スキャンチェーン記憶部に記録された故障スキャンチェーンを参照して、スキャンロード動作時に故障スキャンチェーンに不定値を入力した後にシフト動作とキャプチャ動作を組み合わせたテストパタンを繰り返し入力して内部論理を決定したときに最初に検出されるフェイル観測スキャンFF情報と、前記論理回路テスト結果情報記憶部に記録された前記論理回路の構成情報及び前記信号線の期待値とを参照して、フェイル観測スキャンFFから含意的に推定しながら経路追跡したときに到達した故障スキャンチェーン上のスキャンFFを抽出し、抽出されたスキャンFFの位置関係から故障スキャンFFの範囲をさらに絞り込み、絞り込んだ故障スキャンFFの範囲を故障スキャンFF記憶部に再記録することが好ましい。
第8の展開形態の故障箇所推定装置は、
前記論理回路テスト結果情報記憶部と、前記故障スキャンチェーン記憶部、前記故障スキャンFF記憶部とを参照して、論理回路の構成と、信号線の期待値と、故障スキャンチェーン、故障スキャンFFの範囲、該故障スキャンチェーンの故障種別とを参照して、該故障スキャンFFの範囲内にあるFF間の信号線に対して、信号線の分岐状態を考慮して、スキャンチェーン故障シミュレーションを行い、シミュレーション結果とテスト結果との照合を行うことで、テスト結果と一致する割合が高い信号線を出力する分岐考慮故障シミュレーション照合部をさらに備え、
前記出力部は、故障信号線と故障信号線の故障分岐位置とをさらに出力することが好ましい。
第9の展開形態の故障箇所推定装置は、
前記出力部によって出力された、故障スキャンチェーンと故障スキャンFFと故障種別と故障信号線と故障信号線の分岐位置とを参照するとともに、前記論理回路テスト結果情報記憶部に記憶された、論理回路の構成と信号線の期待値と論理回路のレイアウト情報とを参照して、故障信号線の座標情報を検索し、座標情報からレイアウトを表示し、故障信号線の故障分岐位置から故障箇所の階層を算出し、レイアウト情報から近接する信号線を算出し、期待値情報と照合してアグレッサー信号線を算出し、故障箇所のレイアウト情報を出力する故障候補レイアウト検索照合部をさらに備え、
前記出力部が、前記故障箇所のレイアウトと前記故障箇所の座標情報と故障の可能性が高い階層名と前記アグレッサー信号線名とをさらに出力することが好ましい。
第10の展開形態の故障箇所推定方法は、上記第3の視点に係る故障箇所推定方法であることが好ましい。
第11の展開形態の故障箇所推定方法は、論理回路の構成情報、信号線の期待値、故障スキャンチェーン情報、及び、故障スキャンFFの範囲を参照して、スキャンFF間の信号線が分岐していた場合には、分岐前後を故障候補として区別して、それぞれ故障を仮定し、スキャンチェーン故障シミュレーションを実行し、故障シミュレーションの結果と不良品のテスト結果を比較し、最も一致率の高いスキャンFF、信号線及び故障種別を故障候補として出力する工程をさらに含むことが好ましい。
第12の展開形態の故障箇所推定方法は、故障スキャンFF絞込み工程において、不良品のテスト時に、故障スキャンチェーンに印加する論理値をすべて不定値とするパタンでテストを行うことが好ましい。
第13の展開形態の故障箇所推定方法は、経路追跡絞込み工程において、求めた故障スキャンFFの範囲と故障スキャンFF絞込み部によって求められた故障スキャンFFの範囲との共通部分を、新たに故障スキャンFFの範囲とすることが好ましい。
第14の展開形態のプログラムは、上記第4の視点に係るプログラムであることが好ましい。
第15の展開形態のプログラムは、論理回路の構成情報、信号線の期待値、故障スキャンチェーン情報、及び、故障スキャンFFの範囲を参照して、スキャンFF間の信号線が分岐していた場合には、分岐前後を故障候補として区別して、それぞれ故障を仮定し、スキャンチェーン故障シミュレーションを実行し、故障シミュレーションの結果と不良品のテスト結果を比較し、最も一致率の高いスキャンFF、信号線及び故障種別を故障候補として出力する処理をさらにコンピュータに実行させることが好ましい。
第16の展開形態のプログラムは、故障スキャンFF絞込み処理において、不良品のテスト時に、故障スキャンチェーンに印加する論理値をすべて不定値とするパタンでテストを行うことが好ましい。
第17の展開形態のプログラムは、経路追跡絞込み処理において、求めた故障スキャンFFの範囲と故障スキャンFF絞込み部によって求められた故障スキャンFFの範囲との共通部分を、新たに故障スキャンFFの範囲とすることが好ましい。
(実施形態1)
本発明の第1の実施形態に係る故障箇所推定装置は、スキャンチェーン動作検証テストの結果を用いて故障スキャンチェーンと故障種別を特定し、不良品の故障スキャンチェーンのテスト結果とシミュレーションの結果の比較から故障スキャンFFの範囲を算出し、不良品の正常スキャンチェーンで観測されたフェイルから、入力側に含意操作を行いながらフェイルが伝播した経路を遡り、フェイルを伝播させた故障スキャンFFを算出することにより、さらに故障スキャンFFの範囲を限定し、各スキャンFFに対してスキャンFF間の信号線とその分岐を考慮してスキャンチェーン故障シミュレーションを行い、テスト結果と照合した結果を出力する。
図1は、本実施形態に係る故障箇所推定装置の構成を示すブロック図である。図1を参照すると、故障箇所推定装置は、入力装置1、データ処理装置2、記憶装置3、出力装置4及びテスタ5を有している。データ処理装置2は、さらに、故障スキャンチェーン特定部22、故障スキャンFF絞込み部23、経路追跡絞込み部25及び分岐考慮故障シミュレーション照合部26を有している。
故障スキャンチェーン特定部22は、スキャン回路内の単一のスキャンチェーン上において故障が存在するものと仮定して、スキャンチェーンの動作検証テストの結果により、故障スキャンチェーンとその故障種別を特定し、故障スキャンチェーン情報として記録する。
故障スキャンFF絞込み部23は、不良品のテスト時に、故障スキャンチェーンに印加する論理値をすべて不定値‘X’とするパタンでテストを行い、不良品の故障スキャンチェーンのテスト結果(観測値)とシミュレーションの結果を比較して、両結果が異なるスキャンFFの箇所から故障スキャンFFの範囲を求め、故障スキャンFF範囲として記録する。
経路追跡絞込み部25は、論理回路の構成情報、信号線の期待値、フェイル観測スキャンFF、及び、不良品のテスト結果を参照して、正常スキャンチェーンで観測されたフェイル観測スキャンFFから、入力側に含意操作を行いながらフェイルが伝播した経路を遡った場合に到達しうる故障スキャンチェーン上のスキャンFFを抽出し、抽出したスキャンFFのスキャンチェーン上の位置に基づいて故障スキャンFFの範囲を求める。経路追跡絞込み部25は、求めた故障スキャンFFの範囲と、故障スキャンFF絞込み部23によって求められた故障スキャンFFの範囲との共通部分を、新たな故障スキャンFFの範囲として、故障スキャンFF記憶部43に記録する。
分岐考慮故障シミュレーション照合部26は、論理回路の構成情報、信号線の期待値、故障スキャンチェーン情報、及び、故障スキャンFFの範囲を参照して、スキャンFF間の信号線が分岐していた場合には、分岐前後を故障候補として区別して、それぞれ故障を仮定し、スキャンチェーン故障シミュレーションを実行し、故障シミュレーションの結果と不良品のテスト結果を比較し、最も一致率の高いスキャンFF、信号線及び故障種別を故障候補として出力する。
以上の構成により、故障箇所推定装置は、スキャンチェーン動作検証テストから故障スキャンチェーンと故障種別を特定し、不良品のテスト結果の観測値とシミュレーション(Simulation)値の比較、及び、不良品の正常スキャンチェーンに到達したフェイル観測スキャンFFからの経路追跡結果に基づいて、故障スキャンFFの範囲を絞り込み、スキャンFF間の信号線及び分岐を考慮してスキャンチェーン故障シミュレーションを行った結果とテスト結果を照合し、照合結果を出力する。
故障箇所推定装置は、かかる構成に基づいて、スキャンチェーン上において故障が活性化している箇所を推定することにより、本発明の目的を達成することができる。
本実施形態の故障箇所推定装置によると、スキャンチェーン上の固定故障及び不定故障の両方の故障種別に対し、故障箇所の推定が可能となる。
その理由は、図7を参照して説明すると、次の通りである。本実施形態の故障箇所推定装置によると、ロード(Load)動作後、シフト(Shift)動作とキャプチャ(Capture)動作を任意に繰り返す複数のパタンを適用することとにより不定故障が活性化し、回路内部ノードの状態値が決定した状態で、正常スキャンチェーンに最初にフェイルが伝播するスキャンFFの情報が得られる。したがって、必ず故障が活性化した状態のテスト結果を用いて診断が行われるため、不定故障であっても診断可能となる。
本実施形態の故障箇所推定装置によると、スキャンチェーン上の固定故障に対する故障診断が従来よりも高速になる。
本実施形態の故障箇所診断装置によると、故障スキャンFFの範囲の絞り込みにおいて、論理回路内の状態値を含意的に推定しながら経路追跡手法を利用することで、従来の故障スキャンFFの範囲のうち、正常スキャンチェーンに故障を伝播させないスキャンFFは予め取り除くことができるからである。したがって、本実施形態の故障箇所推定装置によると、故障シミュレーション回数が減り、診断時間が短縮される。
本実施形態の故障箇所推定装置によると、スキャンチェーン上の故障箇所の指摘精度が従来よりも向上する。
本実施形態の故障箇所推定装置によると、スキャンFF間の各信号線の分岐前後を、それぞれ別の故障候補としてスコアを算出して区別するため、従来では故障候補間で重複していた故障領域に対する診断精度が向上するからである。
本実施形態の故障箇所推定装置によると、診断結果が示す故障の範囲を従来よりも限定でき、実解析を効率的にサポートできる。
本実施形態の故障箇所推定装置は、スキャンFF間の各信号線の分岐前後を、それぞれ別の故障候補としてスコアを算出し、区別することができるため、従来では故障候補間で重複していた故障領域に対する調査が不要となるからである。
本実施形態に係る故障箇所推定装置について、図面を参照してさらに詳細に説明する。
図1を参照すると、入力装置1は、キーボード、及び、外部とのインターフェース部を有する。データ処理装置2は、プログラム制御により動作する。記憶装置3は、ハードディスク、メモリなど情報を記憶する装置である。出力装置4は、外部とのインターフェース部であるディスプレイ装置、印刷装置その他の装置である。テスタ5は、不良品をテストするためのテスタである。
図1を参照すると、記憶装置3は、論理回路テスト結果情報記憶部41、故障スキャンチェーン記憶部42及び故障スキャンFF記憶部43を有している。
論理回路テスト結果情報記憶部41は、処理中の各信号線の論理状態、回路が正常であるときの各信号線の論理状態(期待値)、テスト結果でフェイルしたフェイル観測スキャンFFを記憶するとともに、経路上の論理回路の構成(例えば、ゲートの種類、ゲート同士の接続関係、ゲートと信号線の接続関係、信号線同士の接続関係)を記憶している。ここで、ノードとは、回路を構成する部品(例えば、ゲート、ゲートの端子、ネット、回路の端子)をいい、フェイル観測ノードとは、論理状態が観測され得るノード(例えば、回路の外部出力端子、スキャンFF)をいう。
故障スキャンチェーン記憶部42は、スキャンチェーン動作検証テスト結果を解析した結果である、故障スキャンチェーンとその故障種別を記憶している。
故障スキャンFF記憶部43は、故障スキャンチェーン上の故障スキャンFFの範囲を記憶している。
図1を参照すると、データ処理装置2は、初期設定部21、故障スキャンチェーン特定部22、故障スキャンFF絞込み部23、経路追跡絞込み部25及び分岐考慮故障シミュレーション照合部26を有している。
初期設定部21は、論理回路テスト結果情報記憶部41を参照して、論理回路の種類、入出力端子の論理状態を設定し、信号線の論理状態を初期化する。
故障スキャンチェーン特定部22は、論理回路テスト結果情報記憶部41を参照して、スキャンチェーン動作検証テスト結果を解析して、フェイルしたスキャンチェーン(すなわち故障スキャンチェーン)とその故障種別を、故障スキャンチェーン記憶部42に記憶する。
故障スキャンFF絞込み部23は、論理回路テスト結果情報記憶部41と故障スキャンチェーン記憶部42を参照して、テスト結果から得られた故障スキャンチェーンの各スキャンFFの観測値(出力値)と、シミュレーション値(期待値)を比較して、故障の可能性があるスキャンFFの範囲を算出し、故障スキャンFF記憶部43に記録する。
経路追跡絞込み部25は、論理回路テスト結果情報記憶部41に記録された論理回路の構成情報、信号線の期待値情報、及び、フェイル観測スキャンFFを参照して、テスタ5でテストした結果を元に、正常スキャンチェーンで観測されたフェイル観測スキャンFFから、入力側に含意操作を行いながらフェイルが伝播した経路を遡った場合に到達しうる故障スキャンチェーン上のスキャンFFを抽出し、抽出したスキャンFFのスキャンチェーン上の位置関係から故障スキャンFFの範囲を求める。経路追跡絞込み部25は、求めた故障スキャンFFの範囲と、故障スキャンFF絞込み部23によって求められた故障スキャンFFの範囲との共通部分を、新たな故障スキャンFFの範囲として、故障スキャンFF記憶部43に記録する。
分岐考慮故障シミュレーション照合部26は、論理回路テスト結果情報記憶部41、故障スキャンチェーン記憶部42及び故障スキャンFF記憶部43を参照して、故障スキャンFFの範囲に対して、スキャンFF間をつなぐ信号線の分岐前後を区別して、それぞれ故障シミュレーションを行い、シミュレーションの結果とテスト結果の比較を行うことで、最も一致率が高い故障候補を出力装置4に出力する。
図3は、図1の経路追跡絞込み部25の詳細な構成を示すブロック図である。図3を参照して経路追跡絞込み部25について説明する。
図3を参照すると、経路追跡絞込み部25は、フェイル検出パタン生成部251、フェイル観測スキャンFF選択部252、フェイル伝播経路追跡部253及び追跡経路到達スキャンFF確認部254を有している。
フェイル検出パタン生成部251は、論理回路テスト結果情報記憶部41及び故障スキャンチェーン記憶部42を参照して、故障スキャンチェーンに対して、ロード動作で故障が活性化せず、かつ、キャプチャ動作で故障スキャンFFから正常スキャンチェーンにフェイルが伝播するテストパタンを生成し、テスタ5で随時テストを実行して、論理回路テスト結果情報記憶部41に記録する。
フェイル観測スキャンFF選択部252は、論理回路テスト結果情報記憶部41及び故障スキャンチェーン記憶部42を参照して、任意のフェイル観測ベクタを選択し、選択したベクタのフェイル観測スキャンFF群を抽出する。
フェイル伝播経路追跡部253は、論理回路テスト結果情報記憶部41及び故障スキャンチェーン記憶部42を参照して、各フェイル観測スキャンFFから、入力側に含意操作を行いながらフェイルが伝播した経路を遡り、経路情報を取得し、経路情報記憶部44に記録する。
追跡経路到達スキャンFF確認部254は、論理回路テスト結果情報記憶部41、故障スキャンチェーン記憶部42、故障スキャンFF記憶部43及び経路情報記憶部44を参照して、故障スキャンチェーン情報と経路情報からフェイルを伝播させた可能性があるスキャンFFを算出し、既存の故障スキャンFFの範囲と比較することで、故障スキャンFFの範囲をさらに絞り込み、故障スキャンFF記憶部に記録する。
次に、追跡経路到達スキャンFF確認部254は、論理回路テスト結果情報記憶部41を参照して、未選択のフェイル観測スキャンFFがあれば、フェイル観測スキャンFF選択部252の処理に戻る。
図5は、図1の分岐考慮故障シミュレーション照合部26の詳細な構成を示すブロック図である。図5を参照して、分岐考慮故障シミュレーション照合部26について説明する。
図5を参照すると、分岐考慮故障シミュレーション照合部26は、故障スキャンFF選択部261、信号線分岐区別部262、スキャンチェーン故障シミュレーション部263及びシミュレーション結果照合部264を有している。
故障スキャンFF選択部261は、故障スキャンチェーン記憶部42の故障スキャンチェーンと、故障スキャンFF記憶部43の故障スキャンFF範囲を参照して、スキャンチェーン故障シミュレーションを行うための故障仮定スキャンFFを選択する。
信号線分岐区別部262は、論理回路テスト結果情報記憶部41を参照して、故障仮定スキャンFFのスキャン出力から下流のスキャンFFまでの間の信号線群を、分岐ごとに区別する。
スキャンチェーン故障シミュレーション部263は、論理回路テスト結果情報記憶部41と、故障スキャンチェーン記憶部42に記録された故障種別を参照して、分岐を考慮した信号線に対して、故障を仮定し、スキャンチェーン故障シミュレーションを行う。
シミュレーション結果照合部264は、スキャンチェーン故障シミュレーション結果と、論理回路テスト結果情報記憶部41に記録されたテスト結果を照合し、両者が一致している割合を算出する。シミュレーション結果照合部264は、両者が最も一致している割合が高い信号線を、故障候補と判定する。なお、所定の閾値を設けて、一致又は不一致の判定結果を出力してもよいし、一致する割合を故障可能性の度合いとして出力してもよい。
次に、故障スキャンFF記憶部43を参照して、未選択のスキャンFFがある場合には、故障スキャンFF選択部261の処理に戻る。
図2、図4、図6は、本実施形態の故障箇所推定装置の動作を示す流れ図である。図1〜図6を参照して、本実施形態の故障箇所推定装置の動作について詳細に説明する。
図1及び図2を参照すると、初期設定部21は、論理回路テスト結果情報記憶部41を参照して、論理回路の種類、入出力端子の論理状態を設定し、信号線の論理状態を初期化する(ステップA1)。
故障スキャンチェーン特定部22は、論理回路テスト結果情報記憶部41を参照し、スキャンチェーン動作検証テスト結果を解析し、フェイルしたスキャンチェーン(すなわち故障スキャンチェーン)とその故障種別を、故障スキャンチェーン記憶部42に記録する。(ステップA2)。
次に、故障スキャンFF絞込み部23は、論理回路テスト結果情報記憶部41に記憶されたデータを参照して、故障スキャンチェーン記憶部42に記録された故障スキャンチェーン情報を元に、故障スキャンチェーンに印加する論理値をすべて不定値‘X’とするパタンによって不良品のテストを行い、テスト結果の故障スキャンチェーンの観測値と、シミュレーション値を比較し、両値が異なるスキャンFFの箇所から故障スキャンFFの範囲を算出し、故障スキャンFF記憶部43に記録する(ステップA3)。
経路追跡絞込み部25は、論理回路テスト結果情報記憶部41に記録された論理回路の構成情報、信号線の期待値情報、及び、フェイル観測スキャンFFを参照して、テスタ5にてテストした結果を元に、正常スキャンチェーンで観測されたフェイル観測スキャンFFから、入力側に含意操作を行いながらフェイルが伝播した経路を遡り、到達した故障スキャンFFを抽出し、スキャンチェーン上の位置関係から故障スキャンFFの範囲を算出し、故障スキャンFF記憶部43に再記録する(ステップA6)。
分岐考慮故障シミュレーション照合部26は、論理回路テスト結果情報記憶部41、故障スキャンチェーン記憶部42及び故障スキャンFF記憶部43を参照して、故障スキャンFFの範囲に対して、スキャンFF間をつなぐ信号線の分岐前後を区別して、それぞれ故障シミュレーションを行い、シミュレーションの結果とテスト結果の比較を行うことで、最も一致率が高い故障候補を出力装置4に出力する(ステップA7)。
図4は、図2に示した流れ図の経路追跡絞込み動作(ステップA6)の詳細な流れ図である。図3の経路追跡絞込み部25の構成図と図4の流れ図を参照して、経路追跡絞込み動作について詳細に説明する。
フェイル検出パタン生成部251は、論理回路テスト結果情報記憶部41の設計情報と、故障スキャンチェーン記憶部42の故障スキャンチェーン情報を参照して、故障スキャンチェーンに対して、ロード動作で故障が活性化せず、かつ、キャプチャ動作で故障スキャンFFから正常スキャンチェーンにフェイルが伝播するテストパタンを生成し、テスタ5で随時テストを実行して、論理回路テスト結果情報記憶部41に記録する(ステップB1)。
フェイル観測スキャンFF選択部252は、論理回路テスト結果情報記憶部41のテストパタン及びテスト結果と、故障スキャンチェーン記憶部42の故障スキャンチェーン及び故障種別を参照して、フェイル観測ベクタを1つずつ選択し、選択したベクタのフェイル観測スキャンFF群を抽出し、フェイル伝播経路追跡部253に渡す(ステップB2)。
フェイル伝播経路追跡部253は、論理回路テスト結果情報記憶部41の構成情報と信号線の期待値、及び、故障スキャンチェーン記憶部42の故障スキャンチェーン情報を参照して、各フェイル観測スキャンFFから、入力側に含意操作を行いながらフェイルが伝播した経路を遡り、経路情報を取得し、経路情報記憶部44に記録する(ステップB3)。
追跡経路到達スキャンFF確認部254は、論理回路テスト結果情報記憶部41、故障スキャンチェーン記憶部42、故障スキャンFF記憶部43及び経路情報記憶部44を参照して、故障スキャンチェーン情報と経路情報からフェイルを伝播させた可能性があるスキャンFFを算出し、既存の故障スキャンFFの範囲と比較することで、故障スキャンFFの範囲をさらに絞り込み、故障スキャンFF記憶部に記録する(ステップB4)。
追跡経路到達スキャンFF確認部254は、論理回路テスト結果情報記憶部41のテスト結果を参照して、未選択のフェイル観測スキャンFFが存在する場合には(ステップB5のNo)、ステップB2に戻り、すべてのフェイル観測スキャンFFが処理される(ステップB5のYes)まで、ステップB2〜B4を繰り返す。
図6は、図2に示した流れ図の分岐考慮故障シミュレーション照合動作(ステップA7)の詳細な流れ図である。図5の分岐考慮故障シミュレーション照合部26の構成図と、図6の流れ図を参照して、経路追跡絞込み動作について詳細に説明する。
まず、故障スキャンFF選択部261は、故障スキャンチェーン記憶部42の故障スキャンチェーンと、故障スキャンFF記憶部43の故障スキャンFF範囲を参照して、スキャンチェーン故障シミュレーションを行うための故障仮定スキャンFFを選択し、信号線分岐区別部262に渡す(ステップC1)。
信号線分岐区別部262は、論理回路テスト結果情報記憶部41を参照して、故障仮定スキャンFFのスキャン出力から下流のスキャンFFまでの間の信号線群を分岐ごとに区別し、各分岐信号線の情報をスキャンチェーン故障シミュレーション部263に渡す(ステップC2)。
スキャンチェーン故障シミュレーション部263は、論理回路テスト結果情報記憶部41の設計情報と、故障スキャンチェーン記憶部42に記憶された故障種別を参照して、分岐を考慮した信号線に対して、故障を仮定し、スキャンチェーン故障シミュレーションを行い、シミュレーション結果をシミュレーション結果照合部264に渡す(ステップC3)。
シミュレーション結果照合部264は、スキャンチェーン故障シミュレーション結果と、論理回路テスト結果情報記憶部41に記憶されたテスト結果を照合し、両者が一致している割合を算出して出力装置4に出力する(ステップC4)。
シミュレーション結果照合部264は、両者が最も一致している割合が高い信号線を故障候補と判定する。なお、所定のしきい値を設けて、一致又は不一致の判定結果を出力してもよいし、一致する割合を故障可能性の度合いとして出力してもよい。
シミュレーション結果照合部264は、故障スキャンFF記憶部43を参照して、未選択の故障スキャンFFの候補が存在する場合には(ステップC5のNo)、ステップC1に戻り、すべての故障スキャンFFの候補が処理される(ステップC5のYes)まで、ステップC1〜C4を繰り返す。
次に、具体的なデータに基づいて、本実施形態に係る故障箇所推定装置の動作について説明する。
図1の初期設定部21は、入力装置1及び論理回路テスト結果情報記憶部41から与えられた論理回路の種類と、入出力端子の論理状態を設定し、信号線の論理状態を初期化する(ステップA1)。
図1の故障スキャンチェーン特定部22は、論理回路テスト結果情報記憶部41を参照し、スキャンチェーンの正常動作を確認するスキャンチェーン動作検証テストを行い、スキャンチェーン動作検証テスト結果を解析して、フェイルしたスキャンチェーン(すなわち故障スキャンチェーン)とその故障種別を故障スキャンチェーン記憶部42に記録する(ステップA2)。
スキャンチェーン動作検証テストにおいては、ロード動作及びアンロード動作を行い、キャプチャ動作は行わない。ここで、入力されるテストパタンの期待値は、”0000”、”1111”、”0011”、“0001”、”1110”等の繰り返しを含む。
例えば、テスト結果が、ある特定のスキャンFFよりも上流側で、常に0期待1故障であれば故障種別をStuck−at1(固定)とし、常に1期待0出力であれば故障種別をStuck−ar0(固定)とし、”0001”繰り返しテストパタンで常に1期待0出力であれば故障種別をFail−to−down(固定)とし、”1110”繰り返しテストパタンで常に0期待1出力であれば故障種別をFail−to−rise(固定)とし、フェイル観測値が上記以外の傾向ならばOpen(不定)とする。
次に、図1の故障スキャンFF絞込み部23は、論理回路テスト結果情報記憶部41を参照して、良品と不良品をテストし、故障スキャンチェーン記憶部42に記録された故障スキャンチェーンと故障種別を参照して、良品と不良品との故障スキャンチェーンに対するテスト結果を比較して、スキャンチェーンの下流側から数えて、両者の間で最初に差異が生じたスキャンFFから上流側を故障スキャンFFの範囲として算出し、故障スキャンFF記憶部43に記録する(ステップA3)。
次に、図1の経路追跡絞込み部25は、論理回路テスト結果情報記憶部41に記録された論理回路の構成情報、信号線の期待値情報、及び、フェイル観測スキャンFFを参照して、テスタ5にてテストした結果を元に、正常スキャンチェーンで観測されたフェイル観測スキャンFFから入力側に、含意的にフェイル伝播経路を追跡し、到達した故障スキャンFFを抽出し、スキャンチェーン上の位置関係から故障スキャンFFの範囲を算出し、故障スキャンFF記憶部43に再記憶する(ステップA6)。
次に、図1の分岐考慮故障シミュレーション照合部26は、論理回路テスト結果情報記憶部41、故障スキャンチェーン記憶部42及び故障スキャンFF記憶部43を参照して、故障スキャンFFの範囲に対して、スキャンFF間の分岐前後を区別して、それぞれスキャンチェーン故障シミュレーションを行い、シミュレーションの結果とテスト結果の比較を行うことで、最も一致率が高い故障スキャンチェーン、故障スキャンFF、信号線、信号線の分岐、及び、故障種別を出力装置4に出力する(ステップA7)。
図1の経路追跡絞込み部25は、図2のステップA6を実行する。図3は、経路追跡絞込み部25の詳細な構成図であり、図4は、その詳細な動作の流れ図である。
図3を参照すると、フェイル検出パタン生成部251は、論理回路テスト結果情報記憶部41の設計情報と、故障スキャンチェーン記憶部42の故障スキャンチェーン情報を参照して、故障スキャンチェーンに対して、セット/リセット(set/reset)動作を実行してスキャンFFの状態値を初期化することで故障の影響を無効化し、かつ、シフト動作とキャプチャ動作を繰り返すことで故障スキャンFFから正常スキャンチェーンにフェイルが伝播するテストパタンを生成し、テスタ5で随時テストを実行して、論理回路テスト結果情報記憶部41に記憶する(ステップB1)。
なお、故障スキャンチェーンに対して、全スキャンFFに対して入力値を‘X’として故障の影響を無効化し、複数回のシフト動作とキャプチャ動作の組み合わせで状態値を決定し、かつ、シフト動作とキャプチャ動作を繰り返すことで故障スキャンFFから正常スキャンチェーンにフェイルが伝播するテストパタンを生成し、テストを実行してもよい。
図7は、故障スキャンチェーンの全観測スキャンFFに対して入力値を‘X’として故障の影響を無効化し、複数回のシフト動作とキャプチャ動作の組み合わせで状態値を決定する場合のフェイルの伝播状態を示す図である。ここでは、一例として、論理回路の内部に故障スキャンチェーン(上)と正常スキャンチェーン(下)が存在し、故障スキャンチェーン上に1つの不定故障があるものとする。図7を参照して、フェイル検出パタン生成部251による診断可能なフェイル観測情報の取得方法について説明する。
図7(a)は、論理回路のロード動作を示す。故障スキャンチェーンに対しては入力値を‘X’として、スキャンロード(scan load)時の故障の影響をキャンセルする。次に、図7(b)及び(c)において、リセット(reset)動作とキャプチャ動作の組み合わせを繰り返すことで、内部のスキャンFFの状態値を決定する。
図7(d)は、ある動作後に故障スキャンFF(下線付文字のスキャンFF)の状態値が決定し、1つの故障スキャンFFのみにおいて故障状態が活性化されたことを示している。図7(e)は、故障スキャンFFが活性化された後にキャプチャ動作によって故障状態の伝播(点線で示した矢印)が最初に正常スキャンチェーンに到達した状態を示す。
図7(f)は、スキャンアンロード(scan unload)動作によって故障スキャンチェーンの故障スキャンFFよりもSin側にあるスキャンFFが故障の影響を受けるため故障箇所の絞込みに利用できず、一方、正常スキャンチェーンで観測された故障状態のスキャンFFは真の故障からのみ影響を受けているため故障箇所の絞込みに利用できることを示す。
図7(d)及び図7(e)は、スキャンチェーン上において故障が発生した論理回路に対して、ロジック部が故障した状態と同じ条件を診断パタンで作り出すことによって、ロジック部の故障診断手法で用いられる経路追跡手法、及び、市販の故障診断ツールを適用できる環境が作り出されることを示す。
図3のフェイル観測スキャンFF選択部252は、論理回路テスト結果情報記憶部41に記録されたテストパタン及びテスト結果と、故障スキャンチェーン記憶部42に記録された故障スキャンチェーン及び故障種別を参照して、任意のフェイル観測ベクタを選択し、選択したベクタにおけるフェイル観測スキャンFF群を抽出し、フェイル伝播経路追跡部253に渡す(ステップB2)。
次に、図3のフェイル伝播経路追跡部253は、論理回路テスト結果情報記憶部41に記録された構成情報と信号線の期待値、及び、故障スキャンチェーン記憶部42に記憶された故障スキャンチェーン情報を参照して、各フェイル観測スキャンFFから、入力側に含意操作を行いながらフェイルが伝播した経路を遡り、経路情報を取得し、経路情報記憶部44に記録する(ステップB3)。
図8は、フェイル観測スキャンFFからフェイル伝播経路を追跡した図である。図8において、細線のスキャンFFは正常値を観測し、太線のスキャンFFはフェイル値を観測したものとする。図8(a)は、正常スキャンチェーンにおいてフェイルを観測したスキャンFF2から入力側に含意操作をしながら遡り(太線)、フェイル伝播の起源を故障スキャンチェーンにおけるスキャンFF2及び3の2箇所に絞り込んだ例を示す。
図8(b)は、正常スキャンチェーンにおいてフェイルを観測したスキャンFF4から入力側に含意操作をしながら遡り(太線)、フェイル伝播の起源を故障スキャンチェーンにおけるスキャンFF2、3及び5の3箇所に絞り込んだ例を示す。これらの2つの例を重ね合わせることによって、図8では故障箇所を故障スキャンチェーンにおけるスキャンFF2及び3に絞り込むことができる。
次に、図3の追跡経路到達スキャンFF確認部254は、論理回路テスト結果情報記憶部41、故障スキャンチェーン記憶部42、故障スキャンFF記憶部43及び経路情報記憶部44を参照して、故障スキャンチェーン情報と経路情報からフェイルを伝播させた可能性があるスキャンFFを算出し、既存の故障スキャンFFの範囲と比較することで、故障スキャンFFの範囲をさらに絞り込み、故障スキャンFF記憶部に記録する(ステップB4)。
選択されていないフェイル観測スキャンFFが存在する場合には(ステップB5のNo)、ステップB2に戻り、すべてのフェイル観測スキャンFFの経路追跡が処理される(ステップB5のYes)まで、ステップB2からステップB4の処理を繰り返す。
図8に示した例においては、フェイル観測スキャンFFのFF2以外にもフェイル観測スキャンFFが存在するので、再選択して、上述の処理を繰り返す。
以上のように、正常スキャンチェーンで観測されたフェイル観測スキャンFFから経路追跡することで、従来技術では不可能であった、不定故障の故障スキャンFFの範囲を限定することが可能となる。したがって、本実施形態の故障箇所推定装置によると、後続の故障シミュレーション回数を従来よりも削減することができ、より高速かつ実用的なスキャンチェーン故障診断が可能となる。
図1の分岐考慮故障シミュレーション照合部26は、図2のステップA7を実行する。図5は分岐考慮故障シミュレーション照合部26の詳細な構成図であり、図6はその詳細な動作の流れ図である。
図5を参照すると、先ず、故障スキャンFF選択部261は、故障スキャンチェーン記憶部42に記録された故障スキャンチェーンと、故障スキャンFF記憶部43に記録された故障スキャンFF範囲を参照して、スキャンチェーン故障シミュレーションを行うための故障仮定スキャンFFを選択し、信号線分岐区別部262に渡す(ステップC1)。
次に、図5の信号線分岐区別部262は、論理回路テスト結果情報記憶部41を参照して、故障仮定スキャンFFのスキャン出力から下流のスキャンFFまでの間の信号線群を分岐ごとに区別し、各分岐信号線の情報をスキャンチェーン故障シミュレーション部263に渡す(ステップC2)。
図9は、スキャンFF間の信号線の具体例を示す図である。図9を参照すると、チェーン名N1のスキャンチェーンにおいて、スキャンFF1とスキャンFF2の間にBuffer B1が存在する。スキャンFF1とBuffer B1との間の信号線1は、2箇所の分岐を有し、スキャンFF1側から順に、信号線1分岐1、信号線1分岐2、信号線1分岐3に分けることができる。一方、スキャンFF2とBuffer B1との間の信号線2は、2箇所の分岐を有し、Buffer B1側から順に、信号線1分岐1、信号線1分岐2に分けることができる。
分岐を考慮したスキャンチェーン故障シミュレーションは、各分岐に対する故障を仮定して実行される。このとき、分岐の違いによる故障状態の伝播の違いを正確に再現すことができ、従来よりも精度よく故障箇所を限定することができる。
図5のスキャンチェーン故障シミュレーション部263は、論理回路テスト結果情報記憶部41に記憶された設計情報と、故障スキャンチェーン記憶部42に記憶された故障種別を参照し、上記の分岐信号線に対して故障状態を仮定し、スキャンチェーン故障シミュレーションを行い、シミュレーション結果をシミュレーション結果照合部264に渡す(ステップC3)。
次に、図5のシミュレーション結果照合部264は、スキャンチェーン故障シミュレーション結果と、論理回路テスト結果情報記憶部41に記憶されたテスト結果とを照合し、両者が一致している割合を算出し、出力装置4に出力する(ステップC4)。
シミュレーション結果照合部264は、両者が最も一致している割合が高い信号線を故障候補と判定する。なお、所定の閾値を設けて、一致又は不一致の判定結果を出力してもよいし、一致する割合を故障可能性の度合いとして出力してもよい。
シミュレーション結果照合部264は、選択されていない故障スキャンFFの候補が存在する場合には(ステップC5のNo)、ステップC1に戻り、すべての故障スキャンFFの候補が処理される(ステップC5のYes)まで、ステップC1〜C4を繰り返す。
図9に示した例においては、故障スキャンFF候補FF1に繋がる信号線1以外にも故障スキャンFF候補FF2が存在するため、再選択して、上述の処理を繰り返す。
以上のように、分岐考慮故障シミュレーションを実行し、テスト結果と照合することにより、従来技術ではあいまいであった、故障候補が示す故障箇所の区間を正確に指摘することができる。したがって、本実施形態の故障箇所推定装置によると、従来技術よりもさらに精度の高いスキャンチェーン故障診断が可能となる。
従来の故障箇所推定装置は、故障スキャンFF自体が故障するものと仮定する。したがって、従来の故障箇所推定装置によると、故障スキャンチェーン名と故障スキャンFF番号が出力されるにすぎず、故障箇所の範囲はあいまいなままである。例えば、図21を参照すると、図8の丸印によって示されるような実際の故障箇所は、スキャンチェーン名:N10、スキャンFF名:FF11と、スキャンチェーン名:N10、スキャンFF名:FF12との両方で指摘されているため、実解析で故障箇所を判断するには熟練が必要となる。
図10において、本実施形態の故障箇所推定装置による診断結果を一例として示す。図10(a)は、本実施形態の故障箇所推定装置を用いて診断した結果の具体例を示す。図10(b)は、図10(a)の診断結果が表す故障箇所の範囲を示す。
図10(a)を参照すると、出力には、スキャンチェーン名、スキャンFF番号、故障種別、信号線名、信号線の分岐情報、及び、一致率(レート)が含まれる。診断結果として、信号線の分岐を考慮した故障位置に対して一致率による重み付けを行い、重みの高い故障箇所から順に出力することが好ましい。これにより、実際の故障の範囲を限定し易くなり、実解析における解析箇所の選択が容易となる。
(実施形態2)
本発明の第2の実施形態に係る故障箇所推定装置について、図面を参照して説明する。図11は、本実施形態に係る故障箇所推定装置の構成を示すブロック図である。図12は、本実施形態に係る故障箇所推定装置の動作を示す流れ図である。
図11の故障候補レイアウト検索照合部27は、レイアウト情報を入力情報として追加することで、診断結果で得られた故障箇所から、レイアウト情報を検索し、レイアウト情報の階層情報や近接Net情報や信号線の状態値情報と照合する(図12のステップA8)。
図13は、本実施形態に係る故障箇所推定装置による診断結果と故障範囲を一例として示す。図13(a)を参照すると、本実施例の故障箇所推定装置は、故障箇所のレイアウト、故障箇所の座標情報、故障の可能性が高い階層名、アグレッサー信号線名を出力する。これにより、診断精度及び解析の容易性がさらに向上する。
本発明は、論理回路情報とテスト結果から、スキャンチェーン故障箇所を推定する故障箇所推定装置に適用することができ、故障箇所推定装置をコンピュータによって実現するプログラムにも適用することができる。
1 入力装置
2 データ処理装置
3 記憶装置
4 出力装置
5 テスタ
21 初期設定部
22 故障スキャンチェーン特定部
23 故障スキャンFF絞込み部
24 故障シミュレーション比較部
25 経路追跡絞込み部
26 分岐考慮故障シミュレーション照合部
27 故障候補レイアウト検索照合部
41 論理回路テスト結果情報記憶部
42 故障スキャンチェーン記憶部
43 故障スキャンFF記憶部
44 経路情報記憶部
251 フェイル検出パタン生成部
252 フェイル観測スキャンFF選択部
253 フェイル伝播経路追跡部
254 追跡経路到達スキャンFF確認部
261 故障スキャンFF選択部
262 信号線分岐区別部
263 スキャンチェーン故障シミュレーション部
264 シミュレーション結果照合部

Claims (17)

  1. スキャンチェーンの動作検証テストの結果により、故障スキャンチェーンとその故障種別を特定する故障スキャンチェーン特定部と、
    不良品の故障スキャンチェーンのテスト結果(観測値)とシミュレーションの結果を比較して、両結果が異なるスキャンフリップフロップ(以下、スキャンFFという。)の箇所から故障スキャンFFの範囲を求める故障スキャンFF絞込み部と、
    論理回路の構成情報、信号線の期待値、フェイル観測スキャンFF、及び、不良品のテスト結果を参照して、正常スキャンチェーンで観測されたフェイル観測スキャンFFから、入力側に含意操作を行いながらフェイルが伝播した経路を遡った場合に到達しうる故障スキャンチェーン上のスキャンFFを抽出し、抽出したスキャンFFのスキャンチェーン上の位置に基づいて故障スキャンFFの範囲を求めることにより、前記故障スキャンFF絞込み部によって求められた故障スキャンFFの範囲をさらに絞り込む経路追跡絞込み部と、を備えている故障箇所推定装置。
  2. 論理回路の構成情報、信号線の期待値、故障スキャンチェーン情報、及び、故障スキャンFFの範囲を参照して、スキャンFF間の信号線が分岐していた場合には、分岐前後を故障候補として区別して、それぞれ故障を仮定し、スキャンチェーン故障シミュレーションを実行し、故障シミュレーションの結果と不良品のテスト結果を比較し、最も一致率の高いスキャンFF、信号線及び故障種別を故障候補として出力する分岐考慮故障シミュレーション照合部をさらに備えている、請求項1に記載の故障箇所推定装置。
  3. 前記故障スキャンチェーン特定部は、スキャン回路内の単一のスキャンチェーン上において故障が存在するものと仮定して、故障スキャンチェーンとその故障種別を特定する、請求項1又は2に記載の故障箇所推定装置。
  4. 前記故障スキャンFF絞込み部は、不良品のテスト時に、故障スキャンチェーンに印加する論理値をすべて不定値とするパタンでテストを行う、請求項1乃至3のいずれか1項に記載の故障箇所推定装置。
  5. 前記経路追跡絞込み部は、求めた故障スキャンFFの範囲と故障スキャンFF絞込み部によって求められた故障スキャンFFの範囲との共通部分を、新たに故障スキャンFFの範囲とする、請求項1乃至4のいずれか1項に記載の故障箇所推定装置。
  6. 論理回路のテスト結果から取得されるフェイル観測スキャンFF情報に基づいて、故障スキャンチェーン上の故障の可能性が高い範囲を絞り込む故障箇所推定装置であって、
    論理回路テスト結果情報記憶部に記録された論理回路の構成情報と信号線の期待値とスキャンチェーン動作検証テストのテスト結果とを参照して、故障スキャンチェーンの本数とその故障種別とを特定し、単一スキャンチェーンの故障と判定されたテスト結果に対して、論理回路内の故障スキャンチェーンと前記故障種別とを故障スキャンチェーン記憶部に記録する故障スキャンチェーン特定部と、
    前記故障スキャンチェーン記憶部に記録された、故障スキャンチェーンと故障種別とを用いて、良品と不良品とのテスト結果を参照して、良品と不良品とのテスト結果の故障スキャンチェーンにおける出力値の差分を元に、故障スキャンFFの範囲を求めて、故障スキャンFF記憶部に記録する故障スキャンFF絞込み部と、
    前記故障スキャンチェーン記憶部に記録された故障スキャンチェーンを参照して、スキャンロード動作後に、セット/リセット動作とシフト動作とキャプチャ動作とを組み合わせたテストパタンを入力することで得られるフェイル観測スキャンFF情報と、前記論理回路テスト結果情報記憶部に記憶された前記論理回路の構成情報及び前記信号線の期待値とを参照して、フェイル観測スキャンFFから含意的に推定しながら経路追跡したときに到達した故障スキャンチェーン上のスキャンFFを抽出し、抽出されたスキャンFFの位置関係から故障スキャンFFの範囲をさらに絞り込み、絞り込んだ故障スキャンFFの範囲を故障スキャンFF記憶部に再記録する経路追跡絞込み部と、
    前記故障スキャンチェーンと前記故障スキャンFFと前記故障種別とを出力する出力部と、を備えている故障箇所推定装置。
  7. 前記経路追跡絞込み部は、前記故障スキャンチェーン記憶部に記録された故障スキャンチェーンを参照して、スキャンロード動作時に故障スキャンチェーンに不定値を入力した後にシフト動作とキャプチャ動作を組み合わせたテストパタンを繰り返し入力して内部論理を決定したときに最初に検出されるフェイル観測スキャンFF情報と、前記論理回路テスト結果情報記憶部に記録された前記論理回路の構成情報及び前記信号線の期待値とを参照して、フェイル観測スキャンFFから含意的に推定しながら経路追跡したときに到達した故障スキャンチェーン上のスキャンFFを抽出し、抽出されたスキャンFFの位置関係から故障スキャンFFの範囲をさらに絞り込み、絞り込んだ故障スキャンFFの範囲を故障スキャンFF記憶部に再記録する、請求項6に記載の故障箇所推定装置。
  8. 前記論理回路テスト結果情報記憶部と、前記故障スキャンチェーン記憶部、前記故障スキャンFF記憶部とを参照して、論理回路の構成と、信号線の期待値と、故障スキャンチェーン、故障スキャンFFの範囲、該故障スキャンチェーンの故障種別とを参照して、該故障スキャンFFの範囲内にあるFF間の信号線に対して、信号線の分岐状態を考慮して、スキャンチェーン故障シミュレーションを行い、シミュレーション結果とテスト結果との照合を行うことで、テスト結果と一致する割合が高い信号線を出力する分岐考慮故障シミュレーション照合部をさらに備え、
    前記出力部は、故障信号線と故障信号線の故障分岐位置とをさらに出力する、請求項6又は7に記載の故障箇所推定装置。
  9. 前記出力部によって出力された、故障スキャンチェーンと故障スキャンFFと故障種別と故障信号線と故障信号線の分岐位置とを参照するとともに、前記論理回路テスト結果情報記憶部に記憶された、論理回路の構成と信号線の期待値と論理回路のレイアウト情報とを参照して、故障信号線の座標情報を検索し、座標情報からレイアウトを表示し、故障信号線の故障分岐位置から故障箇所の階層を算出し、レイアウト情報から近接する信号線を算出し、期待値情報と照合してアグレッサー信号線を算出し、故障箇所のレイアウト情報を出力する故障候補レイアウト検索照合部をさらに備え、
    前記出力部は、前記故障箇所のレイアウトと前記故障箇所の座標情報と故障の可能性が高い階層名と前記アグレッサー信号線名とをさらに出力する、請求項8に記載の故障箇所推定装置。
  10. スキャンチェーンの動作検証テストの結果により、故障スキャンチェーンとその故障種別を特定する工程と、
    不良品の故障スキャンチェーンのテスト結果(観測値)とシミュレーションの結果を比較して、両結果が異なるスキャンフリップフロップ(以下、スキャンFFという。)の箇所から故障スキャンFFの範囲を求める故障スキャンFF絞込み工程と、
    論理回路の構成情報、信号線の期待値、フェイル観測スキャンFF、及び、不良品のテスト結果を参照して、正常スキャンチェーンで観測されたフェイル観測スキャンFFから、入力側に含意操作を行いながらフェイルが伝播した経路を遡った場合に到達しうる故障スキャンチェーン上のスキャンFFを抽出し、抽出したスキャンFFのスキャンチェーン上の位置に基づいて故障スキャンFFの範囲を求めることにより、前記故障スキャンFF絞込み部によって求められた故障スキャンFFの範囲をさらに絞り込む経路追跡絞込み工程と、を含む故障箇所推定方法。
  11. 論理回路の構成情報、信号線の期待値、故障スキャンチェーン情報、及び、故障スキャンFFの範囲を参照して、スキャンFF間の信号線が分岐していた場合には、分岐前後を故障候補として区別して、それぞれ故障を仮定し、スキャンチェーン故障シミュレーションを実行し、故障シミュレーションの結果と不良品のテスト結果を比較し、最も一致率の高いスキャンFF、信号線及び故障種別を故障候補として出力する工程をさらに含む、請求項10に記載の故障箇所推定方法。
  12. 前記故障スキャンFF絞込み工程において、不良品のテスト時に、故障スキャンチェーンに印加する論理値をすべて不定値とするパタンでテストを行う、請求項10又は11に記載の故障箇所推定方法。
  13. 前記経路追跡絞込み工程において、求めた故障スキャンFFの範囲と故障スキャンFF絞込み部によって求められた故障スキャンFFの範囲との共通部分を、新たに故障スキャンFFの範囲とする、請求項10乃至12のいずれか1項に記載の故障箇所推定方法。
  14. スキャンチェーンの動作検証テストの結果により、故障スキャンチェーンとその故障種別を特定する処理と、
    不良品の故障スキャンチェーンのテスト結果(観測値)とシミュレーションの結果を比較して、両結果が異なるスキャンフリップフロップ(以下、スキャンFFという。)の箇所から故障スキャンFFの範囲を求める故障スキャンFF絞込み処理と、
    論理回路の構成情報、信号線の期待値、フェイル観測スキャンFF、及び、不良品のテスト結果を参照して、正常スキャンチェーンで観測されたフェイル観測スキャンFFから、入力側に含意操作を行いながらフェイルが伝播した経路を遡った場合に到達しうる故障スキャンチェーン上のスキャンFFを抽出し、抽出したスキャンFFのスキャンチェーン上の位置に基づいて故障スキャンFFの範囲を求めることにより、前記故障スキャンFF絞込み部によって求められた故障スキャンFFの範囲をさらに絞り込む経路追跡絞込み処理と、をコンピュータに実行させるプログラム。
  15. 論理回路の構成情報、信号線の期待値、故障スキャンチェーン情報、及び、故障スキャンFFの範囲を参照して、スキャンFF間の信号線が分岐していた場合には、分岐前後を故障候補として区別して、それぞれ故障を仮定し、スキャンチェーン故障シミュレーションを実行し、故障シミュレーションの結果と不良品のテスト結果を比較し、最も一致率の高いスキャンFF、信号線及び故障種別を故障候補として出力する処理をさらにコンピュータに実行させる、請求項14に記載のプログラム。
  16. 前記故障スキャンFF絞込み処理において、不良品のテスト時に、故障スキャンチェーンに印加する論理値をすべて不定値とするパタンでテストを行う、請求項14又は15に記載のプログラム。
  17. 前記経路追跡絞込み処理において、求めた故障スキャンFFの範囲と故障スキャンFF絞込み部によって求められた故障スキャンFFの範囲との共通部分を、新たに故障スキャンFFの範囲とする、請求項14乃至16のいずれか1項に記載のプログラム。
JP2009141068A 2009-06-12 2009-06-12 故障箇所推定装置 Expired - Fee Related JP5270458B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009141068A JP5270458B2 (ja) 2009-06-12 2009-06-12 故障箇所推定装置
US12/801,193 US8356218B2 (en) 2009-06-12 2010-05-27 Fault location estimation device, fault location estimation method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009141068A JP5270458B2 (ja) 2009-06-12 2009-06-12 故障箇所推定装置

Publications (3)

Publication Number Publication Date
JP2010286383A true JP2010286383A (ja) 2010-12-24
JP2010286383A5 JP2010286383A5 (ja) 2012-05-10
JP5270458B2 JP5270458B2 (ja) 2013-08-21

Family

ID=43307470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009141068A Expired - Fee Related JP5270458B2 (ja) 2009-06-12 2009-06-12 故障箇所推定装置

Country Status (2)

Country Link
US (1) US8356218B2 (ja)
JP (1) JP5270458B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11693054B2 (en) 2021-06-08 2023-07-04 Fujitsu Limited Computer-readable recording medium storing analysis program, analysis method, and analysis device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5521807B2 (ja) * 2010-06-16 2014-06-18 富士通株式会社 障害原因推定装置、障害原因推定プログラム及び障害原因推定方法
US8775882B2 (en) * 2010-12-28 2014-07-08 Stmicroelectronics International N.V. Testing circuits
JP2012145467A (ja) 2011-01-13 2012-08-02 Renesas Electronics Corp 半導体集積回路及び電源電圧適応制御システム
US8862956B2 (en) * 2011-02-15 2014-10-14 Mentor Graphics Corporation Compound hold-time fault diagnosis
US20140245066A1 (en) * 2013-02-27 2014-08-28 Lionel J. Riviere-Cazaux Scan diagnosis analysis using callout clustering
US9268892B1 (en) 2014-12-19 2016-02-23 International Business Machines Corporation Identification of unknown sources for logic built-in self test in verification
US10302697B2 (en) 2015-11-19 2019-05-28 International Business Machines Corporation Automated scan chain diagnostics using emission
US10969429B1 (en) * 2019-08-13 2021-04-06 Cadence Design Systems, Inc. System and method for debugging in concurrent fault simulation
KR20210024880A (ko) * 2019-08-26 2021-03-08 에스케이하이닉스 주식회사 테스트 회로, 이를 포함하는 반도체 장치 및 테스트 시스템
KR20220117825A (ko) * 2021-02-17 2022-08-24 연세대학교 산학협력단 고장 진단 가능한 스캔 장치 및 스캔 체인 고장 진단 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11160400A (ja) * 1997-09-24 1999-06-18 Nec Corp 順序回路の故障箇所推定方法及び故障箇所推定における候補抽出並びにその重み付け方法更にはその装置
JP2000304820A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp 故障診断装置および故障診断方法ならびに半導体集積回路
JP2003084036A (ja) * 2001-09-10 2003-03-19 Nec Corp 診断システム及び診断方法
JP2003315416A (ja) * 2002-04-23 2003-11-06 Matsushita Electric Ind Co Ltd スキャンテスト回路の解析方法、テスト装置、および半導体集積回路装置
JP2004157029A (ja) * 2002-11-07 2004-06-03 Kawasaki Microelectronics Kk 半導体装置およびその故障位置特定方法
JP2007040921A (ja) * 2005-08-05 2007-02-15 Matsushita Electric Ind Co Ltd スキャンチェーンにおける故障位置特定方法
JP2007108863A (ja) * 2005-10-11 2007-04-26 Fujitsu Ltd 遅延解析装置、遅延解析方法、遅延解析プログラム、および記録媒体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6904554B2 (en) * 2002-06-26 2005-06-07 Lsi Logic Corporation Logic built-in self test (BIST)
US7240261B2 (en) * 2003-12-09 2007-07-03 International Business Machines Corporation Scan chain diagnostics using logic paths
US7788561B2 (en) * 2006-08-14 2010-08-31 Yu Huang Diagnosing mixed scan chain and system logic defects
US8261142B2 (en) * 2007-03-04 2012-09-04 Mentor Graphics Corporation Generating test sets for diagnosing scan chain failures
US8006152B2 (en) * 2009-01-12 2011-08-23 International Business Machines Corporation Scan chain fail diagnostics

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11160400A (ja) * 1997-09-24 1999-06-18 Nec Corp 順序回路の故障箇所推定方法及び故障箇所推定における候補抽出並びにその重み付け方法更にはその装置
JP2000304820A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp 故障診断装置および故障診断方法ならびに半導体集積回路
JP2003084036A (ja) * 2001-09-10 2003-03-19 Nec Corp 診断システム及び診断方法
JP2003315416A (ja) * 2002-04-23 2003-11-06 Matsushita Electric Ind Co Ltd スキャンテスト回路の解析方法、テスト装置、および半導体集積回路装置
JP2004157029A (ja) * 2002-11-07 2004-06-03 Kawasaki Microelectronics Kk 半導体装置およびその故障位置特定方法
JP2007040921A (ja) * 2005-08-05 2007-02-15 Matsushita Electric Ind Co Ltd スキャンチェーンにおける故障位置特定方法
JP2007108863A (ja) * 2005-10-11 2007-04-26 Fujitsu Ltd 遅延解析装置、遅延解析方法、遅延解析プログラム、および記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11693054B2 (en) 2021-06-08 2023-07-04 Fujitsu Limited Computer-readable recording medium storing analysis program, analysis method, and analysis device

Also Published As

Publication number Publication date
JP5270458B2 (ja) 2013-08-21
US20100318864A1 (en) 2010-12-16
US8356218B2 (en) 2013-01-15

Similar Documents

Publication Publication Date Title
JP5270458B2 (ja) 故障箇所推定装置
JP4562713B2 (ja) 論理回路における多重故障の故障箇所推定システム、故障箇所推定方法および故障箇所推定用プログラム
US20070234161A1 (en) Using neighborhood functions to extract logical models of physical failures using layout based diagnosis
Yang et al. Quick scan chain diagnosis using signal profiling
US6694454B1 (en) Stuck and transient fault diagnostic system
JP2010286383A5 (ja) 故障箇所推定装置
Yu et al. Diagnosis of integrated circuits with multiple defects of arbitrary characteristics
Tang et al. Diagnosis of multiple physical defects using logic fault models
Fan et al. Diagnosis of cell internal defects with multi-cycle test patterns
JPH11108993A (ja) 故障診断装置及びプログラムを記録した機械読み取り可能な記録媒体
US8402421B2 (en) Method and system for subnet defect diagnostics through fault compositing
Ye et al. Diagnose failures caused by multiple locations at a time
US20220043062A1 (en) Bidirectional scan cells for single-path reversible scan chains
JP2013036903A (ja) 故障箇所推定システム、故障箇所推定方法及び故障箇所推定用プログラム
Kumar et al. Post-silicon observability enhancement with topology based trace signal selection
JP2655105B2 (ja) 順序回路の故障箇所推定方法
KR100713206B1 (ko) 다중고착 고장 진단을 위한 매칭 방법
US10338137B1 (en) Highly accurate defect identification and prioritization of fault locations
US10234502B1 (en) Circuit defect diagnosis based on sink cell fault models
Pomeranz et al. Defect diagnosis based on pattern-dependent stuck-at faults
Zou et al. On methods to improve location based logic diagnosis
JP2000250946A (ja) Lsi回路のテスト容易化設計方法および装置ならびにテスト容易化設計処理プログラムを記録したコンピュータ読取り可能な記録媒体
Takahashi et al. A method for diagnosing resistive open faults with considering adjacent lines
JPH0455776A (ja) 論理集積回路の故障診断装置
JP2012173201A (ja) 故障診断方法、故障診断装置、テストシステム及びプログラム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130509

R150 Certificate of patent or registration of utility model

Ref document number: 5270458

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees