JPH0455776A - 論理集積回路の故障診断装置 - Google Patents
論理集積回路の故障診断装置Info
- Publication number
- JPH0455776A JPH0455776A JP2167293A JP16729390A JPH0455776A JP H0455776 A JPH0455776 A JP H0455776A JP 2167293 A JP2167293 A JP 2167293A JP 16729390 A JP16729390 A JP 16729390A JP H0455776 A JPH0455776 A JP H0455776A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- tester
- logic
- expected value
- general
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013024 troubleshooting Methods 0.000 title 1
- 238000012360 testing method Methods 0.000 claims abstract description 49
- 238000004088 simulation Methods 0.000 claims abstract description 37
- 238000005259 measurement Methods 0.000 claims description 42
- 238000003745 diagnosis Methods 0.000 claims description 36
- 238000010586 diagram Methods 0.000 claims description 12
- 230000004075 alteration Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 13
- 238000010894 electron beam technology Methods 0.000 description 7
- 238000012795 verification Methods 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル集積回路のテストにおいて、故障
回路部分を検出及び指摘する論理集積回路の故障診断装
置に関するものである。
回路部分を検出及び指摘する論理集積回路の故障診断装
置に関するものである。
故障診断を行う手法の一つとして、前もって故障シミュ
レーションを実施して故障辞書を作成し、汎用テスタの
測定結果（フェイルリスト）との照合を通して、故障箇
所を特定する方法が用いられてきた。故障辞書を用いる
手法については例えば可児賢二他著“超ＬＳＩ ＣＡ
Ｄの基礎”（オーム社１９８３年）に記述されている。
レーションを実施して故障辞書を作成し、汎用テスタの
測定結果（フェイルリスト）との照合を通して、故障箇
所を特定する方法が用いられてきた。故障辞書を用いる
手法については例えば可児賢二他著“超ＬＳＩ ＣＡ
Ｄの基礎”（オーム社１９８３年）に記述されている。
故障シミュレーションに要する計算機時間と故障辞書の
ファイル量は被試験回路のゲート規模が大きいと莫大に
なる。また、故障シミュレーションは単一縮退故障を前
提としてシミュレーションしているため、実際に多い多
重故障やブリッジ故障等については測定データと故障辞
書との対応がとれないので、これらの故障回路部分を指
摘できないという問題がある。
ファイル量は被試験回路のゲート規模が大きいと莫大に
なる。また、故障シミュレーションは単一縮退故障を前
提としてシミュレーションしているため、実際に多い多
重故障やブリッジ故障等については測定データと故障辞
書との対応がとれないので、これらの故障回路部分を指
摘できないという問題がある。
また、故障診断に内部配線電位の観測できる電子ビーム
テスタ（以下ＥＢテスタという。）が最近使用されてき
ている。しかし、ＥＢテスタではｌ配線にプローブし波
形を採取するのに要する時間が１分程度と長く、このプ
ローブを故障源と推定される配線に到達するまで波形を
採取する必要があるため、現状では汎用テスタと比べて
比較にならないほど測定時間が長いという問題がある。
テスタ（以下ＥＢテスタという。）が最近使用されてき
ている。しかし、ＥＢテスタではｌ配線にプローブし波
形を採取するのに要する時間が１分程度と長く、このプ
ローブを故障源と推定される配線に到達するまで波形を
採取する必要があるため、現状では汎用テスタと比べて
比較にならないほど測定時間が長いという問題がある。
また、設計者が汎用テスタでの測定結果から故障箇所を
推定し、ＥＢテスタを用いて確認するという手法を用い
ているため、推定した結果がＥＢテスタで得られた結果
と一致するまで、推定とＥＢテスタによる評価を繰り返
す必要があるため、診断期間の長期化という問題がある
。
推定し、ＥＢテスタを用いて確認するという手法を用い
ているため、推定した結果がＥＢテスタで得られた結果
と一致するまで、推定とＥＢテスタによる評価を繰り返
す必要があるため、診断期間の長期化という問題がある
。
上述したように、従来の故障シミュレーションを実施し
た際に作成される故障辞書を用いた故障診断手法では、
対象としている故障モデルが単一縮退故障であるため非
現実的であり、また、故障辞書のファイルがぼう大なた
め測定結果と照合をとるにも時間がかかるといった問題
がある。
た際に作成される故障辞書を用いた故障診断手法では、
対象としている故障モデルが単一縮退故障であるため非
現実的であり、また、故障辞書のファイルがぼう大なた
め測定結果と照合をとるにも時間がかかるといった問題
がある。
本発明の目的は、故障モデルとして単一縮退故障以外に
多重故障、ブリッジ故障、デイレイ故障等を扱え、かつ
時間のかかる故障シミュレーションを前もって実施する
必要や、ぼう大な故障辞書との照合を必要としない故障
診断の手段を提供し、故障診断に要する工数を大幅に削
減することである。
多重故障、ブリッジ故障、デイレイ故障等を扱え、かつ
時間のかかる故障シミュレーションを前もって実施する
必要や、ぼう大な故障辞書との照合を必要としない故障
診断の手段を提供し、故障診断に要する工数を大幅に削
減することである。
故障シミュレーションで、単一縮退故障だけでなく多重
故障やブリッジ故障を扱うことは可能であるが、回路全
体を故障シミュレーションするには扱う故障数が単一縮
退故障の場合と比較して何倍にも増加し、計算機時間を
考慮すると非現実的である。
故障やブリッジ故障を扱うことは可能であるが、回路全
体を故障シミュレーションするには扱う故障数が単一縮
退故障の場合と比較して何倍にも増加し、計算機時間を
考慮すると非現実的である。
そこで、測定結果（フェイルリスト）をもとに、設計者
が原因となる故障を推定し、この被疑対象故障を反映さ
せた論理シミュレーションから期待値を求める手段、及
び得られた期待値と測定結果との照合をとり、仮定した
故障が正解か否か判定する手段を用いて故障診断を可能
とする。
が原因となる故障を推定し、この被疑対象故障を反映さ
せた論理シミュレーションから期待値を求める手段、及
び得られた期待値と測定結果との照合をとり、仮定した
故障が正解か否か判定する手段を用いて故障診断を可能
とする。
本発明は上記の目的を達成するため、第１の発明は被試
験対象の論理集積回路の機能を試験する汎用テスタの測
定結果と、あらかじめ設定した論理シミュレーションを
照合して該論理集積回路の故障を診断する論理集積回路
の故障診断装置において、汎用テスタの測定結果をもと
に被疑故障を測定した論理シミュレーション結果から期
待値を求める手段と、前記期待値を求める手段により得
られた期待値と汎用テスタの測定結果の情報との照合を
実施する手段を備えてなることを特徴とする。
験対象の論理集積回路の機能を試験する汎用テスタの測
定結果と、あらかじめ設定した論理シミュレーションを
照合して該論理集積回路の故障を診断する論理集積回路
の故障診断装置において、汎用テスタの測定結果をもと
に被疑故障を測定した論理シミュレーション結果から期
待値を求める手段と、前記期待値を求める手段により得
られた期待値と汎用テスタの測定結果の情報との照合を
実施する手段を備えてなることを特徴とする。
また第２の発明は、被試験対象の論理集積回路の機能を
試験する汎用テスタの測定結果と、あらかじめ設定した
論理シミュレーションを照合して該論理集積回路の故障
を診断する論理集積回路の故障診断装置において、汎用
テスタの測定結果をもとに被疑故障を測定した論理シミ
ュレーション結果から期待値を求める手段と、前記期待
値を求める手段により得られた期待値と汎用テスタの測
定結果の情報との照合を実施する手段と、前記推定され
る故障の種類と推定される箇所をＣＲＴの画面上に表示
される論理回路図上あるいはレイアウト図上の両方また
はどちらか一方で設定する手段を備えてなることを特徴
とする。
試験する汎用テスタの測定結果と、あらかじめ設定した
論理シミュレーションを照合して該論理集積回路の故障
を診断する論理集積回路の故障診断装置において、汎用
テスタの測定結果をもとに被疑故障を測定した論理シミ
ュレーション結果から期待値を求める手段と、前記期待
値を求める手段により得られた期待値と汎用テスタの測
定結果の情報との照合を実施する手段と、前記推定され
る故障の種類と推定される箇所をＣＲＴの画面上に表示
される論理回路図上あるいはレイアウト図上の両方また
はどちらか一方で設定する手段を備えてなることを特徴
とする。
本発明により、汎用テスタの測定結果（フェイルリスト
）から被疑故障を推定することで、対象となる被疑故障
の数が大幅に削減できると共に、被疑故障を含めた論理
回路の動作を論理シミュレーションで求め、その結果と
前述した汎用テスタの測定結果（フェイルリスト）との
照合をとり、推定した被疑故障がフェイルの要因となる
のか否かチエツクすることで故障診断が可能となる。
）から被疑故障を推定することで、対象となる被疑故障
の数が大幅に削減できると共に、被疑故障を含めた論理
回路の動作を論理シミュレーションで求め、その結果と
前述した汎用テスタの測定結果（フェイルリスト）との
照合をとり、推定した被疑故障がフェイルの要因となる
のか否かチエツクすることで故障診断が可能となる。
なお推定した被疑故障を仮定して論理シミュレーション
を実行した結果と、汎用テスタの測定結果だけでなくＥ
Ｂテスタまたはレーザビームテスタまたは金属針等での
測定結果との比較照合を実施する手段により故障診断を
行うことも有効であり、本発明による故障診断の一態様
に含まれ、ＥＢテスタを用いると論理回路の内部電位が
わかる。そこで、推定した被疑故障を仮定した論理シミ
ュレーションで論理回路内部動作をあらかじめもとめて
メモリにストアしておき、ＥＢテスタの測定結果との比
較照合を実施すれば、推定した被疑故障がフェイルの要
因か否かより確実に判定できることになる。
を実行した結果と、汎用テスタの測定結果だけでなくＥ
Ｂテスタまたはレーザビームテスタまたは金属針等での
測定結果との比較照合を実施する手段により故障診断を
行うことも有効であり、本発明による故障診断の一態様
に含まれ、ＥＢテスタを用いると論理回路の内部電位が
わかる。そこで、推定した被疑故障を仮定した論理シミ
ュレーションで論理回路内部動作をあらかじめもとめて
メモリにストアしておき、ＥＢテスタの測定結果との比
較照合を実施すれば、推定した被疑故障がフェイルの要
因か否かより確実に判定できることになる。
また推定した被疑故障が故障の原因と推定された時、そ
れを検証するためにＥＢテスタまたはレーザビームテス
タまたは金属針等のプローブ手段を使用することも効果
的で、本発明による故障診断の一態様に含まれ、推定し
た被疑故障がフェイルの要因と判定された時、推定した
被疑故障が真の要因であるか否かをＥＢテスタを用いて
内部配線電位を測定することで検証する。
れを検証するためにＥＢテスタまたはレーザビームテス
タまたは金属針等のプローブ手段を使用することも効果
的で、本発明による故障診断の一態様に含まれ、推定し
た被疑故障がフェイルの要因と判定された時、推定した
被疑故障が真の要因であるか否かをＥＢテスタを用いて
内部配線電位を測定することで検証する。
さらに汎用テスタの測定結果（フェイルリスト等）を参
照して被疑故障を設計者が推定し、ＣＲＴの画面上に表
示される論理回路図上でスタック故障、ブリッジ故障、
あるいはオープン故障等の被疑箇所の設定、及びそれに
対応した論理接続データの修正を容易化することができ
る。以下図面にもとづき実施例について説明する。
照して被疑故障を設計者が推定し、ＣＲＴの画面上に表
示される論理回路図上でスタック故障、ブリッジ故障、
あるいはオープン故障等の被疑箇所の設定、及びそれに
対応した論理接続データの修正を容易化することができ
る。以下図面にもとづき実施例について説明する。
第１図は本発明の論理集積回路の故障診断装置の実施例
のハードウェアの全体構成図である。図において１０２
は被試験対象であるＬＳＩが仕様通りの機能を有してい
るか否かテストする汎用Ｌ８１テスタ、１０３は被試験
対象であるＬＳＩの配線の電位情報を収集するための電
子ビームテスタ、１０４は被試験対象ＬＳＩにテストバ
タンを印加すると共に同期信号を電子ビームテスタに供
給するバタンジェネレータ、１０５はＬＳＩの論理接続
情報とレイアウト情報とを有する設計データベース、１
０６はＬＳＩに印加するテストバタンと汎用テスタの測
定データと電子ビームテスタの測定データとを有するテ
ストデータベース、１０１は設計データベース１０５及
びテストデータベースを用いた各種データ処理、汎用テ
スタへのテストバタンの転送と測定データの収集、電子
ビームテスタへの電子ビーム照射位置データの転送と測
定データの収集、バタンジェネレータへのテストパタン
の転送を行うホストコンピュータ、１０７はホストコン
ピュータ１０１の制御及びデータ表示等を行う端末であ
る。
のハードウェアの全体構成図である。図において１０２
は被試験対象であるＬＳＩが仕様通りの機能を有してい
るか否かテストする汎用Ｌ８１テスタ、１０３は被試験
対象であるＬＳＩの配線の電位情報を収集するための電
子ビームテスタ、１０４は被試験対象ＬＳＩにテストバ
タンを印加すると共に同期信号を電子ビームテスタに供
給するバタンジェネレータ、１０５はＬＳＩの論理接続
情報とレイアウト情報とを有する設計データベース、１
０６はＬＳＩに印加するテストバタンと汎用テスタの測
定データと電子ビームテスタの測定データとを有するテ
ストデータベース、１０１は設計データベース１０５及
びテストデータベースを用いた各種データ処理、汎用テ
スタへのテストバタンの転送と測定データの収集、電子
ビームテスタへの電子ビーム照射位置データの転送と測
定データの収集、バタンジェネレータへのテストパタン
の転送を行うホストコンピュータ、１０７はホストコン
ピュータ１０１の制御及びデータ表示等を行う端末であ
る。
第２図は本発明による故障診断の第一の実施例のフロー
チャートを示している。図において１は論理接続データ
、２はＣＡＤシステムのテストバタン生成システム、３
はテストバタン、４は汎用テスタによる試験、５は汎用
テスタによる測定データ、６は故障があるか否かの故障
検出の判定、７は被疑故障箇所の設定、８は論理シミュ
レーション、９はＬＳＩの出力と比較するための期待値
データ、１０は汎用テスタの測定データ５と期待値デー
タ９との比較照合、１１はフェイルの要因か否かの判定
、１２はフェイルの要因であればストア、１３は測定デ
ータと全て対応がつくかの判定、１４及び１５は終了、
１６は変更した論理接続データである。故障診断の手順
についてこれをもとに説明する。
チャートを示している。図において１は論理接続データ
、２はＣＡＤシステムのテストバタン生成システム、３
はテストバタン、４は汎用テスタによる試験、５は汎用
テスタによる測定データ、６は故障があるか否かの故障
検出の判定、７は被疑故障箇所の設定、８は論理シミュ
レーション、９はＬＳＩの出力と比較するための期待値
データ、１０は汎用テスタの測定データ５と期待値デー
タ９との比較照合、１１はフェイルの要因か否かの判定
、１２はフェイルの要因であればストア、１３は測定デ
ータと全て対応がつくかの判定、１４及び１５は終了、
１６は変更した論理接続データである。故障診断の手順
についてこれをもとに説明する。
ＬＳＩが仕様通りに設計及び製造されているか否かをチ
エツクするためのテストバタンをＣＡＤシステムのテス
トバタン生成を用いて論理接続データをもとに生成する
。生成されたテストパタンを用いて汎用テスタによるテ
ストを実施して仕様通りか判定する。仕様通りでなけれ
ばどこかに故障があることになる。この故障箇所を見つ
けることが故障診断である。
エツクするためのテストバタンをＣＡＤシステムのテス
トバタン生成を用いて論理接続データをもとに生成する
。生成されたテストパタンを用いて汎用テスタによるテ
ストを実施して仕様通りか判定する。仕様通りでなけれ
ばどこかに故障があることになる。この故障箇所を見つ
けることが故障診断である。
汎用テスタによるテストでは、測定データとしてＬＳＩ
の出力とあらかじめ求めておいたＬＳＩの期待値との対
応を調べ、テストパタンのどの箇所でフェイルしたかの
情報であるエラーのフェイルリスト等が得られる。得ら
れたエラーのフェイルリスト等をもとに、設計者は故障
の原因となるゲートや状態が推定できることが多い。従
ってこの推定を有効に活用することが故障診断工数削減
の近道である。設計者が推定した結果を反映できる手段
と、推定した結果が正しいか否かを検証するための手段
を用意することである。
の出力とあらかじめ求めておいたＬＳＩの期待値との対
応を調べ、テストパタンのどの箇所でフェイルしたかの
情報であるエラーのフェイルリスト等が得られる。得ら
れたエラーのフェイルリスト等をもとに、設計者は故障
の原因となるゲートや状態が推定できることが多い。従
ってこの推定を有効に活用することが故障診断工数削減
の近道である。設計者が推定した結果を反映できる手段
と、推定した結果が正しいか否かを検証するための手段
を用意することである。
フローチャートに示すように被疑故障箇所及び状態の設
定を行い、これに対応した論理接続データの変更後、汎
用テスタのテストで用いたテストパタンの入力バタンで
論理シミュレーションを実施する。この論理シミュレー
ションの結果をもとに、汎用テスタからＬＳＩへ入力バ
タンを印加した時の応答をチエツクする期待値データを
作成しておき、先に汎用テスタで測定した測定データと
比較照合をする。ＬＳＩの論理接続データのみが変更さ
れ、ＬＳＩに印加する入力バタンは変更されていない。
定を行い、これに対応した論理接続データの変更後、汎
用テスタのテストで用いたテストパタンの入力バタンで
論理シミュレーションを実施する。この論理シミュレー
ションの結果をもとに、汎用テスタからＬＳＩへ入力バ
タンを印加した時の応答をチエツクする期待値データを
作成しておき、先に汎用テスタで測定した測定データと
比較照合をする。ＬＳＩの論理接続データのみが変更さ
れ、ＬＳＩに印加する入力バタンは変更されていない。
従って、設定した被疑故障が原因であるならば、被疑故
障を仮定した論理シミュレーションから得た期待値デー
タと測定データとは−致するはずである。原因が１つで
あるならば、完全に期待値データと測定データとが一致
するはずである。しかし、多重故障であれば完全に一致
するわけではないが、フェイルリスト上のフェイルの個
数が減少すれば、要因の１つと考えられるので１要因と
してメモリにストアしておく。完全に一致しなければ他
にも要因があるはずであるから、他に考えられる故障の
候補について先に述べた被疑故障の設定、被疑故障を設
定した論理シミュレーション、比較照合等を実施して、
測定データと被疑故障を仮定して論理シミュレーション
して得られた結果と全て一致し説明がつくまで実行する
。
障を仮定した論理シミュレーションから得た期待値デー
タと測定データとは−致するはずである。原因が１つで
あるならば、完全に期待値データと測定データとが一致
するはずである。しかし、多重故障であれば完全に一致
するわけではないが、フェイルリスト上のフェイルの個
数が減少すれば、要因の１つと考えられるので１要因と
してメモリにストアしておく。完全に一致しなければ他
にも要因があるはずであるから、他に考えられる故障の
候補について先に述べた被疑故障の設定、被疑故障を設
定した論理シミュレーション、比較照合等を実施して、
測定データと被疑故障を仮定して論理シミュレーション
して得られた結果と全て一致し説明がつくまで実行する
。
第３図に本発明による故障診断の第二の実施例のフロー
チャートを示す。第２図の実施例では汎用テスタによる
テスト結果のみを用いていたが、本実施例ではＥＢテス
タを故障診断に利用する方法を示したものである。故障
検出までのフローは第２図と同様なので省略し、その後
の故障診断のフローについて示したものである。第３図
において、２１は被試験対象ＬＳＩの被疑故障エリアの
設定、２２は論理接続データ、２３はテストパタン、２
４は論理接続データ２２とテストパタン２３をもとにし
た論理シミュレーション、２５は被試験対象ＬＳＩの被
疑故障エリアに対するＥＢテスタによるテスト、２６は
被試験対象ＬＳｒの内部配線電位期待値、２７はＥＢテ
スタによる測定データ、２８はＥＢテスタによる測定デ
ータ２７と被試験対象ＬＳＩの内部配線電位期待値２６
との比較、２９はＥＢテスタによる測定データ２７と被
試験対象ＬＳＩの内部配線電位期待値２６との比較によ
って得られたフェイルリスト、３０は被疑故障の設定、
３Ｉは変更した論理接続データ、３２は論理シミュレー
ション、３３は被疑故障を設定した論理シミュレーショ
ン３２によって得られた内部配線電位期待値、３４はＥ
Ｂテスタによる測定データ２７と被疑故障を設定した論
理シミュレーション３２によって得られた内部配線電位
期待値３３との比較、３５はＥＢテスタによる測定デー
タ２７と被疑故障を設定した論理シミュレーションによ
って得られた内部配線電位期待値３３との比較によって
得られたフェイルリスト、３６はＥＢテスタによる測定
データ２７と被試験対象ＬＳＩの内部配線電位期待値２
６との比較によって得られたフェイルリスト２９とＥＢ
テスタによる測定データ２７と被疑故障を設定した論理
シミュレーションによって得られた内部配線電位期待値
３３との比較によって得られたフェイルリスト３５との
照合、３７はフェイルが減少したか否かの判定、３８は
要因の１つとしてストア、３９は測定データと全て対応
がつくか否かの判定、４０は終了、４１は被試験対象Ｌ
ＳＩのレイアウトデータである。
チャートを示す。第２図の実施例では汎用テスタによる
テスト結果のみを用いていたが、本実施例ではＥＢテス
タを故障診断に利用する方法を示したものである。故障
検出までのフローは第２図と同様なので省略し、その後
の故障診断のフローについて示したものである。第３図
において、２１は被試験対象ＬＳＩの被疑故障エリアの
設定、２２は論理接続データ、２３はテストパタン、２
４は論理接続データ２２とテストパタン２３をもとにし
た論理シミュレーション、２５は被試験対象ＬＳＩの被
疑故障エリアに対するＥＢテスタによるテスト、２６は
被試験対象ＬＳｒの内部配線電位期待値、２７はＥＢテ
スタによる測定データ、２８はＥＢテスタによる測定デ
ータ２７と被試験対象ＬＳＩの内部配線電位期待値２６
との比較、２９はＥＢテスタによる測定データ２７と被
試験対象ＬＳＩの内部配線電位期待値２６との比較によ
って得られたフェイルリスト、３０は被疑故障の設定、
３Ｉは変更した論理接続データ、３２は論理シミュレー
ション、３３は被疑故障を設定した論理シミュレーショ
ン３２によって得られた内部配線電位期待値、３４はＥ
Ｂテスタによる測定データ２７と被疑故障を設定した論
理シミュレーション３２によって得られた内部配線電位
期待値３３との比較、３５はＥＢテスタによる測定デー
タ２７と被疑故障を設定した論理シミュレーションによ
って得られた内部配線電位期待値３３との比較によって
得られたフェイルリスト、３６はＥＢテスタによる測定
データ２７と被試験対象ＬＳＩの内部配線電位期待値２
６との比較によって得られたフェイルリスト２９とＥＢ
テスタによる測定データ２７と被疑故障を設定した論理
シミュレーションによって得られた内部配線電位期待値
３３との比較によって得られたフェイルリスト３５との
照合、３７はフェイルが減少したか否かの判定、３８は
要因の１つとしてストア、３９は測定データと全て対応
がつくか否かの判定、４０は終了、４１は被試験対象Ｌ
ＳＩのレイアウトデータである。
第３図の故障診断のフローをもとに以下に故障診断の手
順を述べる。ＥＢテスタでは１配線当りの波形データの
採取に時間を要するため、チップ内の全配線をテストす
るには長大な時間を要することを考慮して、汎用テスタ
の測定結果から被疑故障エリアを絞り込む。絞り込んだ
被疑故障エリアに対し、レイアウトデータ及び論理接続
データをもとに、テストパタンを印加しＥＢテスタを用
いて内部配線電位の測定データを収集する。あらかじめ
論理接続データと入力テストバタンから論理シミュレー
ションを実施して得た内部配線電位の期待値とＥＢテス
タによって得られた内部配線電位の測定データと比較し
フェイルリストを作成する。
順を述べる。ＥＢテスタでは１配線当りの波形データの
採取に時間を要するため、チップ内の全配線をテストす
るには長大な時間を要することを考慮して、汎用テスタ
の測定結果から被疑故障エリアを絞り込む。絞り込んだ
被疑故障エリアに対し、レイアウトデータ及び論理接続
データをもとに、テストパタンを印加しＥＢテスタを用
いて内部配線電位の測定データを収集する。あらかじめ
論理接続データと入力テストバタンから論理シミュレー
ションを実施して得た内部配線電位の期待値とＥＢテス
タによって得られた内部配線電位の測定データと比較し
フェイルリストを作成する。
この内部配線電位の一致、不一致のフェイルリストの情
報をもとに被疑故障の箇所及び状態の設定を行う。設定
した被疑故障に対応した論理接続データの変更を行い、
これと入力テストバタンから再度論理シミュレーション
を実施して、被疑故障を設定した場合の内部配線電位期
待値を求める。この期待値とＥＢテスタによって得られ
た測定データからフェイルリストを作成する。被疑故障
を設定した場合と設定しない場合のフェイルリストを比
較し、フェイルの個数が減少していれば故障の要因と考
えられるのでメモリにストアする。
報をもとに被疑故障の箇所及び状態の設定を行う。設定
した被疑故障に対応した論理接続データの変更を行い、
これと入力テストバタンから再度論理シミュレーション
を実施して、被疑故障を設定した場合の内部配線電位期
待値を求める。この期待値とＥＢテスタによって得られ
た測定データからフェイルリストを作成する。被疑故障
を設定した場合と設定しない場合のフェイルリストを比
較し、フェイルの個数が減少していれば故障の要因と考
えられるのでメモリにストアする。
減少せず増加していれば故障の原因と考えられず、他の
考えられる故障について被疑故障を設定して同様の手順
を実行する。
考えられる故障について被疑故障を設定して同様の手順
を実行する。
また、完全に一致すればここで終了するが、致しなけれ
ば他にも故障の要因がある。そこで他に考えられる被疑
故障を設定し、上述した論理接続データの変更、論理シ
ミュレーション、フェイルリストの作成、被疑故障を設
定した場合としない場合のフェイルリストの比較等を実
行し、測定データと全て対応がつきフェイルの原因が全
て確定するまで実行する。本発明による故障診断の第一
の実施例で得られた被疑故障を確認する意味で、例えば
ゲートのスタック故障であれば、対応する配線の電位を
ＥＢテスタを用いて確認する手法に拡張できることは当
然である。
ば他にも故障の要因がある。そこで他に考えられる被疑
故障を設定し、上述した論理接続データの変更、論理シ
ミュレーション、フェイルリストの作成、被疑故障を設
定した場合としない場合のフェイルリストの比較等を実
行し、測定データと全て対応がつきフェイルの原因が全
て確定するまで実行する。本発明による故障診断の第一
の実施例で得られた被疑故障を確認する意味で、例えば
ゲートのスタック故障であれば、対応する配線の電位を
ＥＢテスタを用いて確認する手法に拡張できることは当
然である。
本発明による故障診断の第三の実施例について説明する
。第２図及び第３図の実施例で被疑故障の設定手段につ
いて述べていないので、ここでその手段について説明す
る。第４図は本発明による故障診断の第三の実施例の要
部手段を説明する図であるが、この図にもとづいて説明
する。本図はワークステーションや端末上の画面上に表
示される論理図及び選択メニューの１部を意味している
。第４図において５１は２人力ＡＮＤゲート、５２は２
人力ＯＲゲート、５３〜５６は各ゲートの入力端子、５
７〜５８は各ゲートの出力とする。
。第２図及び第３図の実施例で被疑故障の設定手段につ
いて述べていないので、ここでその手段について説明す
る。第４図は本発明による故障診断の第三の実施例の要
部手段を説明する図であるが、この図にもとづいて説明
する。本図はワークステーションや端末上の画面上に表
示される論理図及び選択メニューの１部を意味している
。第４図において５１は２人力ＡＮＤゲート、５２は２
人力ＯＲゲート、５３〜５６は各ゲートの入力端子、５
７〜５８は各ゲートの出力とする。
これらのゲートに被疑故障を設定する場合について説明
する。例えば入力端子５３が０縮退故障を設定する場合
には、５３をマウスでピックアップし右下にある０縮退
故障を選択する。１縮退故障であればメニューの１縮退
故障を選択する。また、例えば５４と５５のブリッジ故
障であれば、両者を選択しブリッジ故障を選択する。他
の故障についても同様に設定できる。このように論理図
上で被疑故障の箇所と状態を設定できれば設計者に理解
しやすいと共に設定の容易化が図れる。
する。例えば入力端子５３が０縮退故障を設定する場合
には、５３をマウスでピックアップし右下にある０縮退
故障を選択する。１縮退故障であればメニューの１縮退
故障を選択する。また、例えば５４と５５のブリッジ故
障であれば、両者を選択しブリッジ故障を選択する。他
の故障についても同様に設定できる。このように論理図
上で被疑故障の箇所と状態を設定できれば設計者に理解
しやすいと共に設定の容易化が図れる。
以上説明したように、本発明によれば汎用テスタ及びＥ
Ｂテスタでの測定結果から被疑故障を推定し、被疑故障
の箇所及び状態の設定が容易にできると共に、被疑故障
に対応した論理接続データの変更を行い論理シミュレー
ションして得られた期待値と、汎用テスタあるいはＥＢ
テスタの測定結果との照合をとることで、想定した被疑
故障が故障の原因か否か判定できるので、故障診断時間
の大幅な短縮が図れる。
Ｂテスタでの測定結果から被疑故障を推定し、被疑故障
の箇所及び状態の設定が容易にできると共に、被疑故障
に対応した論理接続データの変更を行い論理シミュレー
ションして得られた期待値と、汎用テスタあるいはＥＢ
テスタの測定結果との照合をとることで、想定した被疑
故障が故障の原因か否か判定できるので、故障診断時間
の大幅な短縮が図れる。
第１図は本発明の論理集積回路の故障診断装置の実施例
のハードウェアの全体構成図、第２図は本発明による汎
用テスタの測定データをもとにした故障診断の第一の実
施例フローチャート、第３図は本発明による故障診断に
ＥＢテスタを用いた場合の故障診断の第二の実施例フロ
ーチャート、第４図は本発明による故障診断の第三の実
施例の被疑故障の設定手段を説明する図である。 ｌ：論理接続データ、２：ＣＡＤシステムのテストバタ
ン生成、３二テストバタン、４：汎用テスタによる試験
、５：汎用テスタによる測定データ、６：故障検出、７
：被疑故障箇所の設定、８：論理シミュレーション、９
：期待値データ、ｌＯ；比較照合、１１：フェイルの要
因か、Ｉ２：フェイルの要因であればストア、】３：測
定データと全て対応がつくか、１４及び１５：終了、１
６：変更した論理接続データ、２１：被疑故障エリアの
設定、２２：論理接続データ、２３；テストバタン、２
４：論理シミュレーション、２５：ＥＢテスタによるテ
スト、２６：内部配線電位期待値、２７：測定データ、
２８：比較、２９：フェイルリスト、３０：被疑故障の
設定、３１：変更した論理接続データ、３２：論理シミ
ュレーション、３３：内部配線電位期待値、３４：比較
、３５：フェイルリスト、３６：照合、３７：フェイル
が減少したか、３８：要因の１つとしてストア３９：測
定データと全て対応がつくか否か、４０：終了、４１ニ
レイアウドデータ、５Ｉ：２人力ＡＮＤゲート、５２：
２人力ＯＲゲート、５３〜５６：各ゲートの入力端子、
５７〜５８：各ゲートの出力、１０１：ホストコンピュ
ータ、１０２：汎用テスタ、１０３二電子ビームテスタ
、１０４：バタンジェネレータ、Ｉ０５：設計データベ
ース、１０６；テストデータベース、１０７：端末 特許出願人 日本電信電話株式会社
のハードウェアの全体構成図、第２図は本発明による汎
用テスタの測定データをもとにした故障診断の第一の実
施例フローチャート、第３図は本発明による故障診断に
ＥＢテスタを用いた場合の故障診断の第二の実施例フロ
ーチャート、第４図は本発明による故障診断の第三の実
施例の被疑故障の設定手段を説明する図である。 ｌ：論理接続データ、２：ＣＡＤシステムのテストバタ
ン生成、３二テストバタン、４：汎用テスタによる試験
、５：汎用テスタによる測定データ、６：故障検出、７
：被疑故障箇所の設定、８：論理シミュレーション、９
：期待値データ、ｌＯ；比較照合、１１：フェイルの要
因か、Ｉ２：フェイルの要因であればストア、】３：測
定データと全て対応がつくか、１４及び１５：終了、１
６：変更した論理接続データ、２１：被疑故障エリアの
設定、２２：論理接続データ、２３；テストバタン、２
４：論理シミュレーション、２５：ＥＢテスタによるテ
スト、２６：内部配線電位期待値、２７：測定データ、
２８：比較、２９：フェイルリスト、３０：被疑故障の
設定、３１：変更した論理接続データ、３２：論理シミ
ュレーション、３３：内部配線電位期待値、３４：比較
、３５：フェイルリスト、３６：照合、３７：フェイル
が減少したか、３８：要因の１つとしてストア３９：測
定データと全て対応がつくか否か、４０：終了、４１ニ
レイアウドデータ、５Ｉ：２人力ＡＮＤゲート、５２：
２人力ＯＲゲート、５３〜５６：各ゲートの入力端子、
５７〜５８：各ゲートの出力、１０１：ホストコンピュ
ータ、１０２：汎用テスタ、１０３二電子ビームテスタ
、１０４：バタンジェネレータ、Ｉ０５：設計データベ
ース、１０６；テストデータベース、１０７：端末 特許出願人 日本電信電話株式会社
Claims (2)
- （１）被試験対象の論理集積回路の機能を試験する汎用
テスタの測定結果と、あらかじめ設定した論理シミュレ
ーションを照合して該論理集積回路の故障を診断する論
理集積回路の故障診断装置において、 汎用テスタの測定結果をもとに被疑故障を假定した論理
シミュレーション結果から期待値を求める手段と、 前記期待値を求める手段により得られた期待値と汎用テ
スタの測定結果の情報との照合を実施する手段を備えて
なる ことを特徴とする論理集積回路の故障診断装置。 - （２）被試験対象の論理集積回路の機能を試験する汎用
テスタの測定結果と、あらかじめ設定した論理シミュレ
ーションを照合して該論理集積回路の故障を診断する論
理集積回路の故障診断装置において、 汎用テスタの測定結果をもとに被疑故障を假定した論理
シミュレーション結果から期待値を求める手段と、 前記期待値を求める手段により得られた期待値と汎用テ
スタの測定結果の情報との照合を実施する手段と、 前記推定される故障の種類と推定される箇所をＣＲＴの
画面上に表示される論理回路図上あるいはレイアウト図
上の両方またはどちらか一方で設定する手段を備えてな
る ことを特徴とする論理集積回路の故障診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167293A JPH0455776A (ja) | 1990-06-25 | 1990-06-25 | 論理集積回路の故障診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167293A JPH0455776A (ja) | 1990-06-25 | 1990-06-25 | 論理集積回路の故障診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0455776A true JPH0455776A (ja) | 1992-02-24 |
Family
ID=15847071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2167293A Pending JPH0455776A (ja) | 1990-06-25 | 1990-06-25 | 論理集積回路の故障診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0455776A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6205559B1 (en) | 1997-05-13 | 2001-03-20 | Nec Corporation | Method and apparatus for diagnosing failure occurrence position |
| US6301685B1 (en) | 1997-11-19 | 2001-10-09 | Nec Corporation | Error propagation path extraction system, error propagation path extraction method, and recording medium recording error propagation path extraction control program |
| US6308293B1 (en) | 1997-09-30 | 2001-10-23 | Nec Corporation | Fault diagnosis apparatus and recording medium with a fault diagnosis program recorded thereon |
| JP2007024523A (ja) * | 2005-07-12 | 2007-02-01 | Toshiba Corp | 故障解析装置及び故障解析方法 |
| US7983858B2 (en) | 2007-08-22 | 2011-07-19 | Semiconductor Technology Academic Research Center | Fault test apparatus and method for testing semiconductor device under test using fault excitation function |
| JP2012128712A (ja) * | 2010-12-16 | 2012-07-05 | Fujitsu Ltd | 活性化パス抽出プログラム，活性化パス抽出装置および活性化パス抽出方法 |
| WO2019142858A1 (ja) * | 2018-01-17 | 2019-07-25 | 三菱重工エンジニアリング株式会社 | 検証処理装置、ロジック生成装置及び検証処理方法 |
-
1990
- 1990-06-25 JP JP2167293A patent/JPH0455776A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6205559B1 (en) | 1997-05-13 | 2001-03-20 | Nec Corporation | Method and apparatus for diagnosing failure occurrence position |
| US6308293B1 (en) | 1997-09-30 | 2001-10-23 | Nec Corporation | Fault diagnosis apparatus and recording medium with a fault diagnosis program recorded thereon |
| US6301685B1 (en) | 1997-11-19 | 2001-10-09 | Nec Corporation | Error propagation path extraction system, error propagation path extraction method, and recording medium recording error propagation path extraction control program |
| JP2007024523A (ja) * | 2005-07-12 | 2007-02-01 | Toshiba Corp | 故障解析装置及び故障解析方法 |
| US7983858B2 (en) | 2007-08-22 | 2011-07-19 | Semiconductor Technology Academic Research Center | Fault test apparatus and method for testing semiconductor device under test using fault excitation function |
| JP2012128712A (ja) * | 2010-12-16 | 2012-07-05 | Fujitsu Ltd | 活性化パス抽出プログラム，活性化パス抽出装置および活性化パス抽出方法 |
| WO2019142858A1 (ja) * | 2018-01-17 | 2019-07-25 | 三菱重工エンジニアリング株式会社 | 検証処理装置、ロジック生成装置及び検証処理方法 |
| JP2019125208A (ja) * | 2018-01-17 | 2019-07-25 | 三菱重工エンジニアリング株式会社 | 検証処理装置、ロジック生成装置及び検証処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7296201B2 (en) | Method to locate logic errors and defects in digital circuits | |
| US4228537A (en) | Method of and apparatus for automatic fault diagnosis of electrical circuits employing on-line simulation of faults in such circuits during diagnosis | |
| US5515384A (en) | Method and system of fault diagnosis of application specific electronic circuits | |
| EP1899876B1 (en) | System and method for using model analysis to generate directed test vectors | |
| JP5270458B2 (ja) | 故障箇所推定装置 | |
| US7870519B2 (en) | Method for determining features associated with fails of integrated circuits | |
| US7137083B2 (en) | Verification of integrated circuit tests using test simulation and integrated circuit simulation with simulated failure | |
| US6453437B1 (en) | Method and system for performing transition fault simulation along long circuit paths for high-quality automatic test pattern generation | |
| JP2001127163A (ja) | 半導体集積回路の故障検査方法及びレイアウト方法 | |
| JP3063706B2 (ja) | 故障診断装置及びプログラムを記録した機械読み取り可能な記録媒体 | |
| US11520966B2 (en) | Automated assisted circuit validation | |
| JP2680259B2 (ja) | 自動開放検出方法 | |
| JPH11149491A (ja) | 故障検出率評価方法 | |
| US8402421B2 (en) | Method and system for subnet defect diagnostics through fault compositing | |
| JPH0455776A (ja) | 論理集積回路の故障診断装置 | |
| US6934656B2 (en) | Auto-linking of function logic state with testcase regression list | |
| US10338137B1 (en) | Highly accurate defect identification and prioritization of fault locations | |
| Pomeranz et al. | Location of stuck-at faults and bridging faults based on circuit partitioning | |
| US10769332B2 (en) | Automatic simulation failures analysis flow for functional verification | |
| US10060976B1 (en) | Method and apparatus for automatic diagnosis of mis-compares | |
| JP2005043274A (ja) | 故障モード特定方法及び故障診断装置 | |
| JP2008527322A (ja) | 回路配置並びにその検査および／または診断方法 | |
| JPH07121576A (ja) | 故障シミュレーション装置 | |
| JPH0466884A (ja) | 集積回路試験装置 | |
| JP2000155156A (ja) | 半導体集積回路の故障診断装置 |