JPH0466884A - 集積回路試験装置 - Google Patents

集積回路試験装置

Info

Publication number
JPH0466884A
JPH0466884A JP2180776A JP18077690A JPH0466884A JP H0466884 A JPH0466884 A JP H0466884A JP 2180776 A JP2180776 A JP 2180776A JP 18077690 A JP18077690 A JP 18077690A JP H0466884 A JPH0466884 A JP H0466884A
Authority
JP
Japan
Prior art keywords
simulation
waveform
troubles
integrated circuit
file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2180776A
Other languages
English (en)
Inventor
Chihiro Shirakawa
千洋 白川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2180776A priority Critical patent/JPH0466884A/ja
Publication of JPH0466884A publication Critical patent/JPH0466884A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路の故障診断を高速かつ確実に行うこ
とが可能な集積回路試験装置に関するものである。
〔従来の技術〕
集積回路の大規模化にともない、LSIテスタによって
得られる外部ピンの入出力応答のみから内部の故障診断
を行うことか困難になった。そのために、電子ビーム又
はレーザービームや金属針等により、被試験デバイス(
以下DUTという。)の内部回路の動作を観測するプロ
ーブ装置か開発されている。このような装置の例を第5
図に示すこの装置を用いて診断を行うにはLSIテスタ
によって故障信号が検出されたDUTの外部出力ピンを
まず一つ取り出し、これを出発点としてDUT内部の回
路ネットをプローブしながら故障の伝播経路を入力側に
向かってトレースするものであった。故障診断手順は第
6図のフローチャートに示すとおりであり、 (1)、プローブ装置10は、観測点として指定された
ネットに対応するDUT内部の物理的位置にプローブを
あて波形を得る。
(2)、該観測波形は、波形比較回路11によって論理
シミュレーションファイル14の論理シミュレーション
波形と比較される。
(3)、観測波形と比較結果は観測履歴データファイル
13に書き込まれる。
(4)、追跡手順発生回路12は、観測履歴データファ
イル13を参照して各機能ブロックの入出力状態を調べ
、入力信号が全て正常でかつ出力信号が故障であるとい
う条件を満たすものを故障発生点と判定する。
(5)、故障発生点である場合には(7)に、そうでな
い場合には(6)に行く。
(6)、CADデータベースの接続情報を基に追跡手順
発生回路12は、次のブロービング点を決定し、(1)
に戻る。
(7)、故障を出力し、診断を終了する。
〔発明が解決しようとする課題〕
この種の従来の集積回路試験装置は論理シミュレーショ
ン結果を参照データとして持つだけてあったため−っの
故障をトレースすることを容易化したにすぎない。しか
しながら、故障が複数箇所存在する可能性は常にあり、
実際の診断においては以下のような問題点があった。
1)、検知した故障が唯一のものであるが否かを判断す
る手段がない。
2)、検知した故障以外に故障があることが判明したと
き、相互干渉する故障信号同士を分離して診断を行う手
段がない。
これらの問題により、複数箇所に存在する故障の診断に
は総当たり的に全てのネットを観測する他なく、多くの
診断時間を要しているのが現状である。
本発明は、従来の装置が正賞な回路のシミュレーション
結果との参照手段しか持たないことから生じる問題点を
解決するためになされたものであり、多重故障診断を効
率かつ確実に行える集積回路試験装置を提供することを
目的とする。
〔課題を解決するための手段〕
本発明は上記目的を達成するため、本発明の集積回路試
験装置は、半導体集積回路内部の動作状態を電子ビーム
又はレーザービーム又は金属針などを用いて直接観測す
るプローブ装置と、測定信号波形と該集積回路の論理シ
ミュレーションファイルに格納されているシミュレーシ
ョン波形を比較する波形比較回路と、該測定波形及び該
比較結果を含む観測履歴データファイルと、該観測履歴
データファイルに記憶されている観測履歴とCADデー
タベースから取り出された接続情報から次に測定すべき
ネットを算出する追跡手順発生回路からなる集積回路試
験装置において、一つ又は複数の故障モデルを該半導体
集積回路内部の任意の場所に設定してシミュレーション
を行う手段と、該シミュレーションを行う手段により得
られたシミュレーション結果を格納したファイルを備え
てなることを特徴とする。
〔作  用〕
本発明は、発見された故障の影響を考慮したシミュレー
ションデータを用いて故障原因を一つづつ分離診断して
いくことができることから、総当たり的に全てのネット
をチエツクする必要がなく、多重故障の診断を高速かつ
正確に行うことができる。以下図面にもとづき実施例に
ついて説明する。
〔実 施 例〕
第1図は、本発明の集積回路試験装置の一実施例の構成
を示し、第5図に示す従来の装置と同一の部分には同一
符号を付与しである。本発明の集積回路試験装置は、故
障診断シミュレーションファイル100、故障診断シミ
ユレータ2oO1故障モデル設定回路300を持つ点に
おいて従来装置と相違している。ここでは、故障モデル
設定回路によって故障を設定された回路にたいして論理
シミュレーションを行うことができるシミュレータを故
障診断シミュレータと呼ぶことにする。
本発明の集積回路試験装置の動作フローを第2図によっ
て説明する。第2図に記載された(1)、(3)から(
6)の手順は、従来装置の(1)、(3)から(6)の
動作と同じであり、同一符号を付けて説明し、それ以外
は(vi)のように異なる文字による符号を付けて説明
する。
(1)、プローブ装置10は、観測点として指定された
ネットに対応するDUT上の物理的位置にプローブをあ
て波形を得る。
(i)、該観測波形は、波形比較回路IIによって故障
診断シミュレーションファイル100内の論理シミュレ
ーション波形と比較される。
(3)、観測波形と比較結果は観測履歴データファイル
13に書き込まれる。
(4)、追跡手順発生回路12は、観測履歴データファ
イル13を参照して各機能ブロックの入出力状態を調べ
、入力信号か全て正常で出力信号が故障であるという条
件を満たすものを取り出し故障発生点と判定する。
(5)、故障発生点である場合には(i)に、そうでな
い場合には(6)に行く。
(6)、CADデータベース15内の接続情報を基に追
跡手順発生回路12は次のブローピンク点を決定し、(
1)に戻る。
(ii )、発見した故障について故障モデル設定回路
300によって故障モデルを設定し、CA、 Dデータ
ベース15内の接続情報を用いて故障を設定したシミュ
レーションのための回路記述データを作成する。
(ii )、故障診断シミュレータ200によってシミ
ュレーションを実行する。
(iv)、(徂)で得られた結果に基づき故障診断シミ
ュレーションファイル100を更新する。
(■)、観測履歴データファイル13に格納されている
観測波形と故障診断シミュレーションファイル100に
格納されているシミュレーション波形を比較照合する。
(vi)、不一致箇所かある場合には、(1)に移り、
そうでない場合には、終了する。
実際の論理回路の一例を用いて本発明装置の動作を詳し
く説明する。第3図(イ)はDUTの論理回路ブロック
図、(ロ)、(ハ)は故障モデルを挿入したDUTの論
理回路ブロック図、第4図(ニ)は上記第3図(イ)の
論理回路ブロック図でシミュレーションしたデータ、第
4図(ホ)はDUTの実際の観測データ、第4図(へ)
および(ト)は上記第3図(ロ)と(ハ)の論理回路ブ
ロック図でシミュレーションしたデータである。
まず故障診断は、上記第3図(イ)の論理回路のシミュ
レーション結果を用いて行われる。
1)、第3図(イ)の出力ネッhg、hが第1図のプロ
ーブ装置10で観測され、第4図(ホ)に示す信号列g
、、hゎが得られる。第1図の故障診断シミュレーショ
ンファイル100に予め用意されていたシミユレーショ
ン値(第4図(ニ))のg fia、h nmと上記の
観測信号列g、、h、とか比較照合され、出力ネットg
、hで不一致か検出される。
2)、そこで、まず出力ネットhの故障原因を診断する
。第1図のCADデータベース15の回路接続情報によ
りネットhの入力側ネットがeとfであることがわかる
。まずeをプローブ装置1oで観測することにより、第
4図(ホ)に示す観測信号列e7が得られる。シミユレ
ーション値第4図(ニ)のemuと上記の観測信号列e
7を比較照合し、ネットeで不一致があることかわかる
3)、CADデータベース15の回路接続情報によりネ
ットeの入力側ネットがaとbであることがわかる。ま
ずaをプローブ装置10で観測することにより、第4図
(ホ)に示す信号列aゆが得られる。シミユレーション
値第4図(ニ)のa、と上記の観測信号列aヨを比較照
合し、ネットaでは一致していることがわかる。
4)、bをプローブ装置10で観測することにより、第
4図(ホ)に示す信号列す、か得られる。シミユレーシ
ョン値第4図(ニ)のす。3と上記の観測信号列す、を
比較照合し、ネットbでは一致していることかわかる。
以上のことから、ゲートG1の入力ネットa、bでは正
常信号、出力ネットeでは故障信号が検出されたのでこ
のゲートが故障源だと判定される。そこで、ゲー1−G
lの出力信号e、nが常に0であることから第1図の故
障モデル設定回路300によってネットeかグランドに
接地された故障モデルを挿入して得られる第3図(ロ)
の論理回路のシミュレーション結果を用いて更に診断を
続ける。
5)、第1図の故障診断シミュレータ200によって上
記回路ブロックのシミュレーションが行われ、第4図(
へ)のシミュレーションデータを得る。
上記データによって故障診断シミュレーションファイル
100を更新する。
6)、第1図の観測履歴データファイル13に格納され
ている観測済みの信号列am、 l)m、ew+、h+
++gI11ト故障診断シミュレーションファイル1゜
0に格納されているa4.1、b431、easl、1
1.。
g、51を比較照合し、ネットa、b、e、gには不一
致箇所か無く、ネットhのみに不一致箇所かあることを
得る。今までの測定結果とシミュレーション結果との矛
盾はなくなっているため、吹出力ネッ)gで観測された
故障信号の原因はケートG1の故障に起因することか分
かる。
7)、−吹出力ネットhではケートGl以外の故障原因
か存在すると判定されるため、再び出力ネットhの故障
原因を診断する。CADデータヘース15の回路接続情
報と観測履歴データファイル13によりネットhの入力
側ネットがeとfであることがわかる。eは測定済みで
あるためfをプローブ装置lOで観測することにより、
第4図(ホ)に示す信号列f、、が得られる。シミユレ
ーション値第4図(へ)のf6,1と上記の観測信号列
fffiを比較照合し、不一致箇所があることがわかる
8)、CADデータベース15の回路接続情報によりネ
ットfの入力側ネットがCとdであることかわかる。ま
ずCをプローブ装置10で観測することにより、第4図
(ホ)に示す信号列c、nか得られる。シミユレーショ
ン値第4図(へ)のc、3.と上記の観測信号列C□を
比較照合し、ネットcでは一致していることかわかる。
9)、dをプローブ装置10で観測することにより、第
4図(ホ)に示す信号列d□か得られる。シミユレーシ
ョン値第4図(へ)のd6,1と上記の観測信号列df
fiを比較照合し、ネットdでは一致していることがわ
かる。
以上のことから、ゲートG2の入力ネットc、dでは正
常信号、出力ネッI−fでは故障信号が検出されたので
このゲートが故障源だと判定される。そこで、ゲートG
2の出力信号f7が常に0であることから故障モデル設
定回路300によってネットfかグランドに接地された
故障モデルを追加挿入して得られる第3図(ハ)の論理
回路のシミュレーション結果を用いて診断を更に続ける
IO)、故障診断シミュレータ200によって上記回路
ブロックのシミュレーションか行われ、第4図(ト)の
シミュレーションデータを得る。上記データによって故
障診断シミュレーションファイル100を更新する。
11)、観測履歴データファイル13に格納されている
観測済みの信号列affiからり、と故障診断シミュレ
ーションファイル100に格納されているa。2からh
 do□を比較照合し、観測された全てのネットについ
て不一致箇所が無いことかわかる。
12)、今までの測定結果とシミュレーション結果との
矛盾かなくなっているため、ゲートGI G2で発見さ
れた故障以外は存在しないと判定され診断を終了する。
なお、スタック故障以外の複雑な故障(ブリッジ故障等
)でもモデル化が可能なものについては、本発明装置に
よって全て同様に診断を行うことができる。
〔発明の効果〕
以上の説明で明らかなように、本発明によれば発見され
た故障の影響を考慮したシミュレーションデータを用い
て故障原因を一つづつ分離して診断していくことができ
るため、総当たり的に全てのネットをチエツクする必要
かなく、多重故障の診断か高速かつ正確に行えるという
効果か得られる。
【図面の簡単な説明】 第1図は本発明の集積回路試験装置の構成を説明するた
めの図、第2図は本発明の集積回路試験装置の動作フロ
ーを説明するための図、第3図は実際の故障診断の一例
図であり、(イ)はDtJTの論理回路ブロック図、(
ロ)および(ハ)は故障モデルを挿入したDUTの論理
回路ブロック図、第4図(ニ)は第3図(イ)の論理回
路ブロック図でシミュレーションしたデータ、第4図(
ホ)はDUTの実際の観測データ、第4図(へ)および
(ト)は第3図(ロ)と(ハ)の論理回路ブロック図で
シミュレーションしたデータ、第5図は従来の集積回路
試験装置構成例、第6図は従来の集積回路試験装置によ
る故障診断手順説明図である。 ・・・・・・プローブ装置 ・・・・・・波形比較回路 ・・・・・・追跡手順発生回路 ・・・・・・観測履歴データファイル ・・・・・・論理シミュレーションファイル・・・・・
・CADデータベース 0・・・故障診断シミュレーショ 0・・・故障診断シミュレータ 0・・・故障モデル設定回路 ンファイル 特許出願人  日本電信電話株式会社

Claims (1)

  1. 【特許請求の範囲】 半導体集積回路内部の動作状態を電子ビーム又はレーザ
    ービーム又は金属針などを用いて直接観測するプローブ
    装置と、測定信号波形と該集積回路の論理シミュレーシ
    ョンファイルに格納されているシミュレーション波形を
    比較する波形比較回路と、該測定波形及び該比較結果を
    含む観測履歴データファイルと、該観測履歴データファ
    イルに記憶されている観測履歴とCADデータベースか
    ら取り出された接続情報から次に測定すべきネットを算
    出する追跡手順発生回路からなる集積回路試験装置にお
    いて、 一つ又は複数の故障モデルを該半導体集積回路内部の任
    意の場所に設定してシミュレーションを行う手段と、 該シミュレーションを行う手段により得られたシミュレ
    ーション結果を格納したファイルとを具備してなる ことを特徴とする集積回路試験装置。
JP2180776A 1990-07-09 1990-07-09 集積回路試験装置 Pending JPH0466884A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2180776A JPH0466884A (ja) 1990-07-09 1990-07-09 集積回路試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2180776A JPH0466884A (ja) 1990-07-09 1990-07-09 集積回路試験装置

Publications (1)

Publication Number Publication Date
JPH0466884A true JPH0466884A (ja) 1992-03-03

Family

ID=16089131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2180776A Pending JPH0466884A (ja) 1990-07-09 1990-07-09 集積回路試験装置

Country Status (1)

Country Link
JP (1) JPH0466884A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889789A (en) * 1995-06-30 1999-03-30 Nec Coporation Fault mode estimating system using abnormal current and V-I characteristics
US6494582B2 (en) 2000-02-03 2002-12-17 Samsung Electronics Co., Ltd. Projection monitor having darkroom
JP4879167B2 (ja) * 2004-04-29 2012-02-22 トムソン ライセンシング 投写型ディスプレイ用ライトボックスバリアシステム
CN114487782A (zh) * 2022-02-11 2022-05-13 广东小天才科技有限公司 一种集成电路故障验证方法及系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889789A (en) * 1995-06-30 1999-03-30 Nec Coporation Fault mode estimating system using abnormal current and V-I characteristics
US6494582B2 (en) 2000-02-03 2002-12-17 Samsung Electronics Co., Ltd. Projection monitor having darkroom
JP4879167B2 (ja) * 2004-04-29 2012-02-22 トムソン ライセンシング 投写型ディスプレイ用ライトボックスバリアシステム
CN114487782A (zh) * 2022-02-11 2022-05-13 广东小天才科技有限公司 一种集成电路故障验证方法及系统

Similar Documents

Publication Publication Date Title
US5515384A (en) Method and system of fault diagnosis of application specific electronic circuits
US4857833A (en) Diagnosis of faults on circuit board
KR100936855B1 (ko) Asic/soc 제조시에 프로토타입-홀드를 방지하기위한 제조 방법 및 장치
JP4174167B2 (ja) 半導体集積回路の故障解析方法および故障解析装置
US4242751A (en) Automatic fault-probing method and apparatus for checking electrical circuits and the like
US7870519B2 (en) Method for determining features associated with fails of integrated circuits
US6205559B1 (en) Method and apparatus for diagnosing failure occurrence position
KR100740178B1 (ko) 반도체 집적회로의 고장검사방법 및 레이아웃방법
US5202639A (en) Method and apparatus for testing analogue circuits
US20030004663A1 (en) Facilitating comparisons between simulated and actual behavior of electronic devices
US7266741B2 (en) Generation of test vectors for testing electronic circuits taking into account of defect probability
JP2680259B2 (ja) 自動開放検出方法
JP3063706B2 (ja) 故障診断装置及びプログラムを記録した機械読み取り可能な記録媒体
US6615379B1 (en) Method and apparatus for testing a logic device
US6721914B2 (en) Diagnosis of combinational logic circuit failures
US11520966B2 (en) Automated assisted circuit validation
JPH0466884A (ja) 集積回路試験装置
JP4057207B2 (ja) ショート故障解析方法
US7055135B2 (en) Method for debugging an integrated circuit
US6944837B2 (en) System and method for evaluating an integrated circuit design
JPH0455776A (ja) 論理集積回路の故障診断装置
EP0378325B1 (en) Circuit test method and apparatus
JP2005043274A (ja) 故障モード特定方法及び故障診断装置
Cunningham A case study on the use of model-based systems for electronic fault diagnosis
CA1079860A (en) Automatic fault-probing method and apparatus for checking electrical circuits and the like