JPH0389179A - 故障診断装置 - Google Patents
故障診断装置Info
- Publication number
- JPH0389179A JPH0389179A JP1225894A JP22589489A JPH0389179A JP H0389179 A JPH0389179 A JP H0389179A JP 1225894 A JP1225894 A JP 1225894A JP 22589489 A JP22589489 A JP 22589489A JP H0389179 A JPH0389179 A JP H0389179A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- trouble
- pattern
- data
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 claims abstract description 61
- 238000004088 simulation Methods 0.000 claims abstract description 17
- 238000003745 diagnosis Methods 0.000 claims description 16
- 238000013461 design Methods 0.000 claims description 13
- 238000013500 data storage Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 abstract description 7
- 238000013075 data extraction Methods 0.000 abstract description 6
- 239000000284 extract Substances 0.000 abstract description 4
- 238000000605 extraction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000011990 functional testing Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
め要約のデータは記録されません。
Description
を用いて該論理回路の故障箇所を指摘する故障診断装置
に関し、 故障診断率を低下させることなく、故障診断時間を短縮
することを目的とし、 故障診断対象である論理回路の回路素子接続関係が記憶
されている設計データ記憶手段と、入カバターンと期待
値パターンとからなるテストパタ−ンが記憶されている
テストパターン記憶手段と、該入カバターンを該論理回
路に供給したときの出力パターンと該期待値パターンと
の不一致の箇所に関するデータがテスト結果として記憶
されているテスト結果記憶手段と、該接続関係を該不一
致箇所からバックトレースして、故障箇所が内部に存在
する故障回路を抽出する故障回路抽出手段と、記憶され
ている該設計データ、該テストパターン及び該テスト結
果のうち該故障回路に関係する部分を故障回路データと
して抽出する故障回路データ抽出手段と、該故障回路デ
ータの該設計データから考えられる故障箇所を想定し、
該故障回路データの該設計データ及び該テストパターン
を用いて故障シミュレーションを行い、その結果を該故
障回路データの該テスト結果と比較して故障箇所を指摘
する故障箇所診断手段と、を備えて構成する。
テスト結果を用いて該論理回路の故障箇所を指摘する故
障診断装置に関する。
要する時間及び費用が指数関数的に増大する。そこで、
これを低部させるために、論理LSI自体にスキャンパ
ス方式などの試験容易化設計が一般に行われている。
入カバターンと期待値パターンとからなるテストパター
ンのうち入カバターンを供給し、論理LSIを動作させ
、その出力パターンを期待値パターンと比較し、不一致
があれば故障辞書を参照することにより故障箇所を指摘
してぃ′た。この故障辞書は、第9図に示す如く、ある
テストパターンに対し、その期待値パターンの各ビット
について、期待値と異なる場合に考えられ得る故障箇所
A1 A2、B、〜B4、CI〜c3を記憶したもので
あり、故障シミュレーションを行うことにより作成され
る。
数のテストパターンを1つづつ供給した場合の故障ミュ
レーションを行わなければならないので、論理LSIの
複雑化、大規模化が著しい今日では、故障辞書の作成に
膨大な時間がかかり、開発の長期間化及び試験コスト高
の原因となっていた。これを避けるため、想定故障箇所
及びテストパターンを限定して故障辞書作成時間を短縮
させた場合には、故障検出率が低下し、デバイスの品質
が低下することになる。
を低下させることなく、故障診断時間を短縮することが
できる故障診断装置を提供することにある。
ある論理回路の回路素子接続関係が記憶されている。
待値パターンとからなるテストパターンが記憶されてい
る。
理回路に供給したときの出力パターンと該期待値パター
ンとの不一致の箇所に関するデータがテスト結果として
記憶されている。
所からバックトレースして、故障箇所が内部に存在する
故障回路を抽出する。
記憶されている該設計データ、該テストパターン及び該
テスト結果のうち、該故障回路に関係する部分を故障回
路データとして抽出する。
計データから考えられる故障箇所を想定し、該故障回路
データの該設計データ及び該テスドパターンを用いて故
障シミュレーションを行い、その結果を該故障回路デー
タの該テスト結果と比較して故障箇所を指摘する。
のみ故障シミュレーションを行って故障箇所を指摘する
ので、膨大な故障辞書を作成する必要がなく、また、故
障検出率は低下しない。さらに、故障回路は比較的小規
模であり、その個数も一般に少ない。
断時間を大幅に短縮することができる。
I 10の回路構成を示す。この論理LS110は、
組合せ回路30.32及び順序回路を構成するフリップ
フロップ34〜40.44〜50を備えている。モード
設定端子MDに信号を供給して論理LS I 10をテ
ストモードにすると、プリップフロップ34〜40.4
4〜50はシフトレジスタとして機能する。この場合、
スキャンクロック端子SCKから供給されるクロックに
同期して、スキャンイン端子Slから供給されるテスト
パターンの一部がフリップフロップ34〜40に書き込
まれる。組合せ回路30は、その入力端子に論理LSI
l0のデータ入力端子DI、〜DIsが接続され、出力
端子に7リツプフロツプ34〜40の入力端子が接続さ
れかつフリップフロップ42を介して組合せ回路32の
入力端子が接続されている。組合せ回路32は、その入
力端子に7リツプフロツプ34〜40の出力端子が接続
され、出力端子にフリップフロップ44〜50の入力端
子が接続されかつナントゲート52を介して論理LSI
l0のデータ出力端子DO2が接続されている。また、
フリップフロップ44〜50の出力端子は論理LSIl
0のデータ出力端子Do、 D○3〜D○、に接続さ
れている。データ入力端子DI、〜DI、及びフリップ
フロップ34〜40に入力パターンを供給し、テストク
ロック端子TCKに1個のクロックパルスを供給すると
、論理LSIl0が動作し、応答結果がデータ出力端子
D○1〜D○5及びフリップフロップ34〜40.44
〜50に現れる。フリップフロップ34〜40.44〜
50の保持データは、スキャンクロック端子SCKにク
ロックパルスを供給するとにより、キャンアウト端子S
○から順次読み出される。
12bとを備えたテスタ12に、テストパターン格納用
外部記憶装置14及びテスト結果格納用外部記憶装置1
6が接続されて構成されており、このテスタ12に論理
LSIl0が接続されてその機能試験が行われる。
ターンを読み取り、その入カバターンをテストパターン
発生回路12aから論理LSILOへ供給し、論理LS
I 10にテストクロックパスルを1個供給して論理
LS I 10を動作させ、テストパターン発生回路1
2aからの期待値パターンと論理LS I I Qから
の出力パターンとを比較回路12bで比較する。そして
、両者に不一致があれば、テスタ12は外部記憶装置1
6ヘテストパタ一ン識別番号及び不一致箇所、例えば第
6図に示すデータ出力端子DO2又はフリッププロップ
48の識別番号を供給して磁気ディスク等に記憶させる
。
論理LSIl0の設計データが格納された外部記憶装置
20、テストパターンが格納された外部記憶装置14、
テスト結果が格納された外部記憶装置16及び故障回路
データが格納される外部記憶装置22がコンピュータ1
8に接続されて構成されている。コンピュータ18は、
その機能構成要素として、故障回路抽出部18aと故障
回路データ抽出部18bとを有している。
待値パターンとの不一致箇所を外部記憶装置16から読
み取り、この不一致箇所の入力側の接続関係を外部記憶
装置20から読み取り、不一致箇所からバックトレース
して、故障箇所が内部に存在する故障回路を抽出する。
致箇所であるとすると、ここからバックトレースして故
障回路32aを抽出する。この故障回路32aの入力端
子には、例えばフリップフロップ34〜38の出力端子
及びデータ入力端子D1.が接続されている。
16及び20に記憶されているテストパターン、テスト
結果及びLSI設計データのうち、前記故障回路に関係
する部分を故障回路データとして抽出し、外部記憶装置
22へ供給して記憶させる。故障回路が第7図に示す故
障回路32aの場合には、故障回路データは、フリップ
フロップ34〜38、データ入力端子D1.に供給され
る全ての部分穴カバターン及びフリップフロップ48の
期待値からなる部分テストパターン、この部分パターン
の識別番号、部分テストパターンのうち不一致が生じた
ものの該識別番号と実際の出力パターン(テスト結果)
及び故障回路32aの接続関係である。
データが格納された外部記憶装置22及び検出された故
障箇所を記録するプリンタ26がコンピュータ24に接
続されて構成されている。
1組の故障回路データを読み込んで故障箇所を指摘する
、コンピュータ24のソフトウェア構成を示す。
ら読み込み、 (101)テストパターンを識別するi(1≦i≦N)
を1に初期化し、 (l O2)想定故障を識別するj (1≦j≦M)
を1に初期化する。
ョン(故障がない場合のシミュレーション)を行ってそ
の回路内の各ノードの論理値を求めた後に、 (104)このテストパターンの下で、j番目の故障を
想定した回路のシミュレーション(第j故障シミュレー
ション)を行う。例えば第8図において、ナントゲート
52に出力端子がオアゲート54の一方の入力端子に接
続され、オアゲート54の出力端子がアンドゲート56
の一方に入力端子に接続され、アンドゲート56の出力
端子がフリップフロップ48の入力端子に接続されてい
るとする。また、ナントゲート52の出力状態が0に固
定された縮退故障であると想定する。
の他方の入力状態に故障を仮定して(1縮退故陣なら信
号値を“1°固定に、0縮退故障なら信号値を“0゛固
定にする。)、部分論理回路32 a 1の故障シミュ
レーションをまとめて行う。すなわち、第j故障は第j
+ jz ・・°故障からなる。
パターンが実際のくテスト結果の〉出力パターンと一致
しなければ、へすなわち想定故障が実際の故障でない場
合には、 (106)第jk故障フラグをリセットする(正常フラ
グを立てる) (107)jの値をインクリメントし、(108)j≦
Mならステップ104へ戻る。
定故障のすべての故障シミュレーションを終了したなら
ば、 (109)iをインクリメントし、 (110)i≦Nならステップ102へ戻る。
の立っていない)第jb故障を故障個所としてプリンタ
26に出力し、この故障回路についての故障個所診断処
理を終了する。
り、故障検出率を低下させることなく、かつ、膨大な故
障辞書を作成することなく、容易にかつ短時間で故障箇
所を指摘することができる。
障回路を抽出し、この故障回路についてのみ故障シミュ
レーションを行って故障箇所を指摘するので、故障検出
率を低下させることなく、故障診断時間を大幅に短縮す
ることができるという優れた効果を奏し、論理LSIの
開発期間短縮及び試験コスト低減に寄与するところが大
きい。
ロック図である。 第2図乃至第8図は本発明の一実施例に係り、第2図は
論理LS I 10の機能試験装置を示すブロック図、 第3図は故障回路データ抽出装置を示すブロック図、 第4図は故障箇所診断装置を示すブロック図、第5図は
コンピュータ24の故障箇所診断手順を示すフローチャ
ート、 第6図は簡単化した論理LS I 10の構成を示すブ
ロック図、 第7図は故障回路説明図、 第8図は故障シュミレーション説明図である。。 第9図は従来例に係る故障回路説明図である。 図中、 10は論理LS1 12はテスタ 14.16.20.22は外部記憶装置18.24はコ
ンピュータ 26はプリンタ 32aは故障回路 第 ] 図 第3図 故障回路 第7図 第8図
Claims (1)
- 【特許請求の範囲】 故障診断対象である論理回路の回路素子接続関係が記憶
されている設計データ記憶手段(1)と、入力パターン
と期待値パターンとからなるテストパターンが記憶され
ているテストパターン記憶手段(2)と、 該入力パターンを該論理回路に供給したときの出力パタ
ーンと該期待値パターンとの不一致の箇所に関するデー
タがテスト結果として記憶されているテスト結果記憶手
段(3)と、 該接続関係を該不一致箇所からバックトレースして、故
障箇所が内部に存在する故障回路を抽出する故障回路抽
出手段(4)と、 記憶されている該設計データ、該テストパターン及び該
テスト結果のうち該故障回路に関係する部分を故障回路
データとして抽出する故障回路データ抽出手段(5)と
、 該故障回路データの該設計データから考えられる故障箇
所を想定し、該故障回路データの該設計データ及び該テ
ストパターンを用いて故障シミュレーションを行い、そ
の結果を該故障回路データの該テスト結果と比較して故
障箇所を指摘する故障箇所診断手段(6)と、 を有することを特徴とする故障診断装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1225894A JP2837703B2 (ja) | 1989-08-31 | 1989-08-31 | 故障診断装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1225894A JP2837703B2 (ja) | 1989-08-31 | 1989-08-31 | 故障診断装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0389179A true JPH0389179A (ja) | 1991-04-15 |
JP2837703B2 JP2837703B2 (ja) | 1998-12-16 |
Family
ID=16836547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1225894A Expired - Lifetime JP2837703B2 (ja) | 1989-08-31 | 1989-08-31 | 故障診断装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2837703B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6397362B1 (en) | 1997-09-24 | 2002-05-28 | Nec Corporation | Fault diagnosis method and system for a sequential circuit |
JP2007531875A (ja) * | 2004-03-31 | 2007-11-08 | メンター・グラフィクス・コーポレーション | コンパクタに依存しない故障診断 |
JP2012173201A (ja) * | 2011-02-23 | 2012-09-10 | Fujitsu Semiconductor Ltd | 故障診断方法、故障診断装置、テストシステム及びプログラム |
US8280687B2 (en) | 2004-03-31 | 2012-10-02 | Mentor Graphics Corporation | Direct fault diagnostics using per-pattern compactor signatures |
-
1989
- 1989-08-31 JP JP1225894A patent/JP2837703B2/ja not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6397362B1 (en) | 1997-09-24 | 2002-05-28 | Nec Corporation | Fault diagnosis method and system for a sequential circuit |
JP2007531875A (ja) * | 2004-03-31 | 2007-11-08 | メンター・グラフィクス・コーポレーション | コンパクタに依存しない故障診断 |
US8280687B2 (en) | 2004-03-31 | 2012-10-02 | Mentor Graphics Corporation | Direct fault diagnostics using per-pattern compactor signatures |
US8301414B2 (en) | 2004-03-31 | 2012-10-30 | Mentor Graphics Corporation | Compactor independent fault diagnosis |
JP2013167633A (ja) * | 2004-03-31 | 2013-08-29 | Mentor Graphics Corp | コンパクタに依存しない故障診断 |
JP2012173201A (ja) * | 2011-02-23 | 2012-09-10 | Fujitsu Semiconductor Ltd | 故障診断方法、故障診断装置、テストシステム及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP2837703B2 (ja) | 1998-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Edirisooriya et al. | Diagnosis of scan path failures | |
US5475624A (en) | Test generation by environment emulation | |
US6449755B1 (en) | Instruction signature and primary input and primary output extraction within an IEEE 1149.1 compliance checker | |
US6564347B1 (en) | Method and apparatus for testing an integrated circuit using an on-chip logic analyzer unit | |
US6785855B2 (en) | Implementation of an assertion check in ATPG models | |
US20030053358A1 (en) | Dft technique for avoiding contention/conflict in logic built-in self-test | |
US6480019B2 (en) | Multiple voted logic cell testable by a scan chain and system and method of testing the same | |
US7752514B2 (en) | Methods and apparatus for testing a scan chain to isolate defects | |
US7237168B2 (en) | Design for test of analog module systems | |
US7089473B2 (en) | Method and apparatus for testing a circuit using a die frame logic analyzer | |
US7039843B2 (en) | Modeling custom scan flops in level sensitive scan design | |
US6532571B1 (en) | Method to improve a testability analysis of a hierarchical design | |
US20020188904A1 (en) | Efficiency of fault simulation by logic backtracking | |
JP2660028B2 (ja) | Lsiのテスト装置 | |
JPH0389179A (ja) | 故障診断装置 | |
Ungar et al. | IEEE-1149. X standards: achievements vs. expectations | |
US20090210761A1 (en) | AC Scan Diagnostic Method and Apparatus Utilizing Functional Architecture Verification Patterns | |
Kundu et al. | Diagnosing multiple faulty chains with low pin convolution compressor using compressed production test set | |
Zhao et al. | Adaptive approaches for fault detection and diagnosis of interconnects of random access memories | |
Nandakumar et al. | High Throughput Multiple Device Chain Diagnosis Methodology for Clock and Control Line Defects | |
Praveen et al. | A Novel Techniques to Reduce the Test Data Volume and Test Time for General Configurations by Embedded Deterministic Testing | |
JPH0777562A (ja) | ショート故障診断データ生成方法 | |
Needham | Testing of Integrated Circuits | |
Ziaja | Using LSSD to test modules at the board level | |
Bennetts | IEEE 1149.1 JTAG and Boundary-Scan Tutorial |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |