JPH11149491A - 故障検出率評価方法 - Google Patents

故障検出率評価方法

Info

Publication number
JPH11149491A
JPH11149491A JP31517697A JP31517697A JPH11149491A JP H11149491 A JPH11149491 A JP H11149491A JP 31517697 A JP31517697 A JP 31517697A JP 31517697 A JP31517697 A JP 31517697A JP H11149491 A JPH11149491 A JP H11149491A
Authority
JP
Japan
Prior art keywords
fault
failure
logic circuit
circuit
list
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31517697A
Other languages
English (en)
Inventor
Yasuyuki Nozuyama
泰幸 野津山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP31517697A priority Critical patent/JPH11149491A/ja
Priority to US09/192,416 priority patent/US6151694A/en
Publication of JPH11149491A publication Critical patent/JPH11149491A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/31835—Analysis of test coverage or failure detectability

Abstract

(57)【要約】 【課題】故障シミュレーションにより、ＬＳＩに埋め込
まれたマクロブロックのテストを完全に行うことができ
る故障検出率評価方法を提供する。 【解決手段】ＣＰＵコア等、対象となるマクロブロック
について、基準となるチップ上で、基準のテストパター
ンを用いて全仮定ないし全仮定に近い故障でテストする
ことを前提として、そのブロックについて故障サンプリ
ングにより故障シミュレーションを実施し、次に、同一
のマクロブロックを用いた新規開発のチップに対して上
記故障サンプリングされた故障を埋め込み、基準のテス
トパターンを修正したテストパターンを用いて故障シミ
ュレーションを実施し、先に仮定した故障の検出・未検
出リストと、基準チップで実行した際の前記故障の検出
・未検出リストとを比較し、両者の一致を確認すること
により新規開発チップ内の対象マクロブロックが正しく
テストされたことを保証する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は故障検出率評価方法
に係り、論理ＬＳＩ、ＶＬＳＩ、及びボード上に形成さ
れた大規模な回路等に含まれる論理回路のテスト技術、
特に故障シミュレーション技術に関するものである。
【０００２】
【従来の技術】従来、ＬＳＩやボード上に形成された大
規模な回路等に含まれる論理回路の内部ノードに適当な
故障を仮定し、テストパターンがその論理回路に含まれ
る故障をどの程度検出できるかを、故障シミュレーショ
ンを実施して求めるテストパターンの故障検出率評価が
広く行われてきた。
【０００３】特に、論理ＬＳＩの各内部ノードが“０”
または“１”に固定される縮退故障を仮定故障とする故
障シミュレーションは比較的容易に計算できる上、その
結果求められる故障検出率はテストパターンを入力して
選別を行った後の“良品”に混在する不良品の割合、さ
らに論理ＬＳＩ出荷後の市場で発生する不良率と強い相
関があることが知られている。
【０００４】また、テストパターンの故障検出率が低い
場合には、経験的に求めたテストパターンを追加し、改
善することにより高い故障検出率を達成し、ＬＳＩの出
荷品質を向上することが一般に行われている。
【０００５】しかし、ＬＳＩや大規模な回路では前記故
障シミュレーションを行うのに、例えば数か月という膨
大なＣＰＵ時間を要することが大きな問題となってお
り、高い品質保証が必須である場合を除いては、開発す
るすべてのＬＳＩについて必ず故障シミュレーションを
実行するという状況には至っていない。
【０００６】今後ＬＳＩやボード上の回路の急速な大規
模化と、故障シミュレーション技術やシミュレーション
を実行するワークステーションのＣＰＵ性能の向上の度
合いからみて、現状技術の延長ではこの状況に大きな変
化はないと考えられる。
【０００７】上記の問題に対する一つの簡便な解とし
て、全仮定故障から例えば数％乃至数十％の範囲で故障
をサンプリングし、これらの故障に対してのみ故障シミ
ュレーションを実行する故障サンプリング法が行われて
いる。適切な条件を選べば、全仮定故障で実施する場合
に比べて１桁程度短いＣＰＵ時間と数％程度の誤差の範
囲で、故障検出率を求めることができる。
【０００８】しかし、従来の故障シミュレータでは、チ
ップ全体の故障シミュレーションを簡便に実行すること
だけに着目して故障サンプリングが行なわれてきた。こ
のため、一度故障検出率が評価された回路ブロックを内
蔵する新規チップの故障検出率を評価しようとすれば、
その回路ブロックを含む新規チップについて再度故障サ
ンプリングを行い、故障シミュレーションを実行する必
要があった。
【０００９】このように、従来の故障サンプリング法に
おいては、以前に求めた結果が活用されないことにな
り、故障シミュレーション資源の有効利用ができず、そ
の普及を妨げる一因ともなっていた。
【００１０】実際、異なる構成のＬＳＩネット内に故障
検出率評価の対象とする回路ブロックがそれぞれ埋め込
まれている場合、同一テストパターンにより同一の故障
が検出される保証は全くない。埋め込み技術上の不具合
により規定のテストパターンを入力しても回路の一部が
テストされない場合や、何らかの理由で規定のテストパ
ターンの一部が欠落する場合も生じる。したがって、容
易でかつ確実に問題の所在を発見することができず、品
質を維持するためのテストパターンの標準化という目的
を果たすことができなかった。
【００１１】以上のべたように従来の故障シミュレーシ
ョン、特に故障サンプリングを用いた故障シミュレーシ
ョンにおいては、サンプリングによる故障シミュレーシ
ョン時間の削減という利点が必ずしも生かされておら
ず、将来多くの派生品を含む少量多品種の大規模ＬＳＩ
の開発に対する故障シミュレーションへの対応という点
では、極めて不満足な状況となっていた。
【００１２】
【発明が解決しようとする課題】上記したように、従来
のサンプリングに基づく故障シミュレーションは、一度
故障検出率を評価した回路ブロックを内蔵する新規チッ
プの故障検出率を評価する場合にも、その回路ブロック
を含む新規チップについて再度故障サンプリングを行
い、故障シミュレーションを実行しなければならないと
いう問題があった。
【００１３】このため、サンプリングによる故障シミュ
レーション時間の削減という利点が生かされず、テスト
パターンの標準化や故障シミュレーション資源の有効利
用ができないという問題があった。
【００１４】本発明は上記の問題点を解決すべくなされ
たもので、将来多くの派生品を含むＬＳＩ等の開発にお
いて、テストパターンの標準化や故障シミュレーション
資源の有効利用を図ることができる方法を提供すること
を目的としている。
【００１５】
【課題を解決するための手段】本発明の故障検出率評価
方法は、論理回路を含む第１の回路と前記論理回路また
はこれとわずかに異なる論理回路を含む第２の回路とを
対象とする。第２の回路は第１の回路の派生品であっ
て、第１の回路を開発する際に用いたテストパターン
の、前記第１の回路に含まれる論理回路にサンプリング
（以下抜き取りと呼ぶ）により仮定した故障を検出する
能力が、故障シミュレーションにより既知とされたもの
である。
【００１６】前記テストパターンを第２の回路にも適用
できるようにして、これを第２の回路に入力することに
より、前記第２の回路に含まれる第１の回路と同一また
はわずかに異なる論理回路の内部に仮定した故障を検出
する能力を評価し、第１、第２の回路に対する前記テス
トパターンの検出能力を比較することにより、前記テス
トパターンが第１、第２の回路に対して同様に有効であ
ることを確認することを特徴とする。
【００１７】このようにして多くの派生品に対するテス
トパターンの標準化と故障シミュレーション資源の有効
利用を図ることができる。具体的には本発明の故障検出
率評価方法は、第１の回路の一部または全部をなす論理
回路から抜き取りにより故障箇所が仮定された故障リス
トを作成し、前記論理回路を含む第２の回路において、
前記故障リストを前記第２の回路に含まれる論理回路の
故障リストとし、所定のテストパターンを前記第１の回
路に入力ことにより故障シミュレーションを実施し、こ
の故障シミュレーションにより得られた故障検出・未検
出情報を前記故障リストに付加することにより第１の故
障情報リストを作成し、前記所定のテストパターンを第
２の回路に含まれる前記論理回路に適用可能としたテス
トパターンを前記第２の回路に含まれる論理回路に入力
することにより故障シミュレーションを実施し、この故
障シミュレーションにより得られた故障検出・未検出情
報を前記故障リストに付加することにより第２の故障情
報リストを作成し、前記第１、第２の故障情報リストを
比較することを特徴とする。
【００１８】好ましくは前記第１、第２の故障情報リス
トの比較は、前記第２の故障情報リストの検出故障が前
記第１の故障情報リストの全ての検出故障を含むか否か
を判定することを特徴とする。
【００１９】また好ましくは前記第２の回路は、前記第
１の回路と同一のものであって、かつ、外部または内部
の入力信号の一部が“１”または“０”のいずれかに固
定されることにより、前記第１の回路で実現される機能
の一部が削除された状態にされており、前記削除された
機能のみに関わる回路部分に仮定された故障は、削除な
いし無視できる旨のマーキングを行い、前記第１、第２
の回路において共通に実現される機能に関わる回路部分
については抜き取りによる故障が仮定されたことを特徴
とする。
【００２０】また好ましくは前記第１の回路に対するテ
ストパターンは、前記第１の回路をテストする前記所定
のテストパターンの一部であることを特徴とする。また
本発明の故障検出率評価方法は、第１の回路が第１の論
理回路を含み、第２の回路は前記第１の論理回路とわず
かに異なる第２の論理回路を含み、かつ、第１、第２の
回路をテストする第１、第２のテストパターンの故障検
出率は、前記第１、第２の論理回路に含まれる故障の故
障検出率である場合において、第１の論理回路について
抜き取りにより仮定した第１の故障リストを作成し、第
１のテストパターンを第１の回路に入力することにより
故障シミュレーションを実施し、この故障シミュレーシ
ョンにより得られた故障の検出・未検出情報を、第１の
故障リストに付加することにより第１の論理回路に関す
る第１の故障情報リストを作成し、次に変更抽出プログ
ラムを用いて、第１の故障リストから第１の論理回路に
含まれ第２の論理回路には含まれない故障を抽出するこ
とにより、第２の故障リストを作成し、第２の故障リス
ト対応の故障を削除ないし無視できる旨をマーキングす
るプログラムを用いて、第１の故障リストから第２の故
障リスト対応の故障が削除ないし無視できる旨がマーキ
ングされた第３の故障リストを作成し、第２の論理回路
内に前記第３の故障リストの故障が仮定された前記第２
の論理回路に、前記第２のテストパターンを入力するこ
とにより再度故障シミュレーションを実施し、この故障
シミュレーションにより得られた故障の検出・未検出情
報を、第３の故障リストに付加することにより、第１、
第２の論理回路の共通部分に関する第３の故障情報リス
トを作成し、第２の故障リスト対応の故障を削除ないし
無視できる旨マーキングするプログラムを用いて、第１
の故障情報リストから第２の故障リストに含まれる故障
の検出・未検出情報が削除ないし無視できる旨マーキン
グされた第２の故障情報リストを作成し、第２、第３の
故障情報リストを比較することにより、テストパターン
の第１、第２の論理回路の共通部分に仮定した故障の検
出・未検出を評価する第１のステップと、前記変更抽出
プログラムを用いて、第２の論理回路に含まれ第１の論
理回路には含まれない回路部分を抽出し、この回路部分
の全てに故障を仮定することにより第４の故障リストを
作成し、かつ、第２の論理回路内に前記第４の故障リス
トの故障が仮定された前記第２の論理回路に、前記第２
のテストパターンを入力することにより故障シミュレー
ションを実施し、この故障シミュレーションにより得ら
れた故障の検出・未検出情報を第４の故障リストに付加
することにより、第２の論理回路の第１の論理回路から
の追加分に関する第４の故障情報リストを作成し、この
第４の故障情報リストから求めた故障検出率と故障検出
率基準とを比較することにより、第２のテストパターン
の第２の論理回路の第１の論理回路からの追加分に関す
る故障の検出率を評価する第２のステップとからなるこ
とを特徴とする。
【００２１】好ましくは前記第２のテストパターンは、
第１のテストパターンに、第２の論理回路に含まれ第１
の論理回路には含まれない論理回路部分をテストするた
めの追加のテストパターンが付加されたことを特徴とす
る。
【００２２】さらに好ましくは前記第３、第４の故障情
報リストは、第２の論理回路と第１の論理回路との共通
部分について抜き取りにより故障が仮定された前記第３
の故障リストと、第２の論理回路の第１の論理回路への
追加部分の全てについて故障が仮定された前記第４の故
障リストとを第２の論理回路の内部の故障として仮定
し、この第２の論理回路に第２のテストパターンを入力
することにより故障シミュレーションを実施し、この故
障シミュレーションにより得られた前記故障の検出・未
検出情報を、前記第３、第４の故障リストに付加するこ
とにより作成されたことを特徴とする。
【００２３】また好ましくは前記第４の故障リストは、
第２の論理回路に含まれ第１の論理回路には含まれない
部分から、抜き取りにより故障が仮定されたことを特徴
とする。
【００２４】また好ましくは第３の故障リスト、及び抜
き取りにより作成された第４の故障リストの故障を前記
第２の論理回路の内部に仮定し、この第２の論理回路に
前記第２のテストパターンを入力することにより前記第
２の論理回路の故障情報リストを作成し、これを前記第
２の論理回路からさらに僅かに異なる第３の論理回路を
テストする第３のテストパターンの故障検出の評価に用
いることを特徴とする。
【００２５】さらに好ましくは前記論理回路の故障箇所
は、前記論理回路を所定のルールにしたがってブール代
数式に展開し、これを図形表示することにより得られる
節点に仮定された故障箇所であることを特徴とする。
【００２６】同一の論理機能を論理記号を用いて図形化
する場合には論理記号の組み合わせに任意性が含まれ、
故障を仮定する論理図上の節点を一義的に定めることが
できないが、上記のようにブール代数式に基づいて図形
化すれば、前記節点が一義的に定められるので、本発明
の故障検出率評価の汎用性を大幅に向上することができ
る。
【００２７】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は、本発明の第１の実
施の形態に係る故障検出率評価方法を示す流れ図であ
る。
【００２８】基準とする第１の回路１１は、内部に論理
回路１を含んでいる。この論理回路１は前記第１の回路
１１の全部であってもよい。第２の回路１２は第１の回
路の派生品であって第１の回路より回路規模が大きく、
前記論理回路１が論理ブロック２１に内蔵され、これが
第２の回路に含まれた階層構成となっていることを例示
している。第２の回路１２は必ずしも第１の回路１１に
比べて大きい必要はなく、また論理回路１は前記第２の
回路の全部であってもよい。
【００２９】テストパターン４１は第１の回路１１に含
まれる故障を検出するために用いるものであり、故障シ
ミュレーションにおいて第１の回路１１に入力すること
により、第１の回路１１の内部に仮定した故障の検出・
未検出が判定される。
【００３０】本第１の実施の形態の目的は、故障シミュ
レーションにおいて第１の回路１１に入力し、第１の回
路１１に含まれる論理回路１をテストするテストパター
ン４１を、第２の回路１２にも入力できるテストパター
ン４２に修正し、第２の回路に含まれる同一の論理回路
１に仮定した故障が、テストパターン４２により同様に
検出されるかどうかを故障シミュレーションにより評価
することにある。
【００３１】すなわち図１の論理回路１内に複数の点で
示されるように、抜き取りにより論理回路１内に故障を
仮定し、第１の回路にテストパターン４１を入力する故
障シミュレーションで得た前記故障の検出・未検出情報
と、第２の回路にテストパターン４２を入力する故障シ
ミュレーションで得た前記故障の検出・未検出情報とを
比較することにより、テストパターン４１が第１の回路
から派生した第２の回路のテストパターン４２の基準と
することが可能か否かを判断する。ここに論理回路１の
複数の点は、抜き取りにより仮定された故障をイメージ
的に表示したものである。
【００３２】このように当初開発した回路に用いたテス
トパターンを基準として、一連の派生品の開発に対し次
々に故障シミュレーション資源を活用することができ
る。次にその具体的手順についてさらに詳細に説明す
る。
【００３３】まず、第１の回路１１の論理回路１につい
て抜き取りにより故障を仮定し、論理回路１に関する故
障リスト３を作成する。この故障リスト３は第２の回路
１２の論理回路１の故障リストとして共通に使用され
る。
【００３４】ここでテストパターンには、入出力端子情
報や出力観測のタイミングを示すストローブ情報等も含
まれているものとする。テストパターン４１を第１の回
路１１に入力して得た故障シミュレーションの結果は、
第１の故障検出・未検出リスト（以下第１の故障情報リ
ストと呼ぶ）５１に格納される。故障リスト３と第１の
故障情報リスト５１は、論理回路１から抜き取られた仮
定故障としては同一のものを保持しており、後者は、故
障シミュレーションの結果としてこれらの仮定故障が検
出されたか否かの情報を付加情報として含んでいる。
【００３５】なお、故障シミュレーションにおいては故
障を仮定した結果、正常時に確定した出力であったもの
が不確定になることがあり、これをポテンシャル検出
（検出される可能性がある故障の意味）と呼んで、確実
に検出された場合と区別することがある。故障情報リス
ト５１にはこのような情報が盛り込まれていてもよい。
【００３６】次に、第１の回路を元に派生品として開発
された第２の回路を評価する場合についてのべる。ここ
では、第２の回路は第１の回路に比べて回路規模が大き
く、論理回路１を含むより大きな論理回路ブロック２１
を内蔵するように、前記論理回路１が前記第２の回路に
階層的に含まれるものとしている。
【００３７】このような第２の回路における論理回路１
の内部に、故障リスト３に登録された故障が埋め込まれ
る。また、第２の回路に対するテストパターン４２に
は、当然、前記第２の回路に内蔵された論理回路１をテ
ストするためのテストパターンが含まれる。しかし、第
１の回路と第２の回路とは論理回路１の周辺回路の構成
が異なるため、テストパターン４１をそのまま第２の回
路のテストパターンとして用いることはできない。
【００３８】周辺回路の変更に合わせてテストパターン
４１を修正し、第２の回路に含まれる論理回路１のテス
トができるテストパターン４２を用意する。ここにテス
トパターン４１の修正は前記周辺回路の変更に対応する
ものであるから、テストパターン４２はテストパターン
４１を基準としてこれに修正を加えればよい。なお、論
理回路１がＣＰＵからテストされるような構造になって
いる場合、より上位のアセンブラ記述等を変更してテス
トパターンを修正することもある。
【００３９】本発明の趣旨は、当初開発した回路に用い
たテストパターンを基準として、一連の派生品の開発に
対し故障シミュレーション資源を活用することであるか
ら、前記第１、第２の回路１１、１２に対するテストパ
ターン４１、４２は共通の基準パターンであることが望
ましい。しかし、実行上は上記のように周辺回路の変更
に対応する基準パターンからの修正が必要である。
【００４０】これらの準備の後、第２の回路にテストパ
ターン４２を入力する故障シミュレーションを実行すれ
ば、前記第２の回路に内蔵された論理回路１の故障に関
する第２の故障情報リスト５２が得られる。
【００４１】これを、すでに求めた故障情報リスト５１
と比較し、全く一致しているか、またはリスト５１より
多くの故障が検出されていれば、第２の回路１２に含ま
れる論理回路に対し、規定の品質テストが実施されてい
ると判定される。
【００４２】上記したように、テストパターン４１、４
２に多少の相違点が含まれ、かつ、第２の回路の論理回
路１に対するテストパターン４２の故障検出能力が、第
１の回路の論理回路１に対するテストパターン４１の故
障検出能力に比べて劣る場合に、抜き取りにより作成さ
れた故障情報リスト５１、５２の故障の検出・未検出の
情報が一致する確率は極めて低い。
【００４３】しかし、故障の抜き取りの割合を余りに低
くすれば、テストが欠落してもそれによって検出される
べき故障が抜き取られておらず、その欠落を見逃してし
まう確率が増加する点に注意しなければならない。
【００４４】このため、例えば論理回路１内の１０ない
し２０プリミティブセル当たり少なくとも数個以上の割
合で故障が抜き取られるように抜き取り条件を設定す
る。これを前提とすれば、上記抜き取りによるテスト欠
落の問題をほぼ完全に回避することができる。
【００４５】本発明の効果がもっとも大きいのは、大部
分の論理回路ブロックが既存の論理回路ブロックの流用
であり、幾つかの論理回路ブロックが新規開発となるよ
うなＬＳＩの派生品開発の場合である。このとき、本第
１の実施の形態において、流用される論理回路１、故障
リスト３、基準となるテストパターン４１、及び故障情
報リスト５１がそれぞれ複数存在し、新しく開発される
派生ＬＳＩの故障シミュレーションが本第１の実施の形
態を活用して行われることになる。
【００４６】先にのべたように、このような故障シミュ
レーションでは、新規開発の論理回路ブロックについて
は全数に近い故障を仮定して実施することにより、規定
テストパターンの品質を確認し、要求されるレベルまで
テストパターンの品質を向上させることができる。な
お、論理回路ブロックの境界部分については、全数の故
障が仮定されるようにしておくことが、対象とするＬＳ
Ｉに対するテストパターンの品質保証の面から望まし
い。
【００４７】次に、図２に基づき本発明の第２の実施の
形態に係る故障検出率評価方法の流れ図について説明す
る。この図は第１の実施の形態の論理回路１に相当する
第１の論理回路１０１がわずかに変更されて第２の論理
回路１０２となった場合である。
【００４８】ここに前記第１、第２の論理回路１０１、
１０２は、前記第１の実施の形態と同様、第１、第２の
回路の中に含まれていてもよい。図２では、図１に示し
た故障シミュレーションへの論理接続ネット１１、１２
及びテストパターン４１、４２が、それぞれ第１、第２
の論理回路１０１、１０２、及び第１、第２のテストパ
ターン１４１、１４２として示されている。
【００４９】ここでわずかな論理変更というのは、手作
業やインクリメンタルな論理合成を用いることによりな
されたものを想定しており、この場合、大部分の変更さ
れない論理回路を基準に探索していくことで変更された
部分を割り出すことが可能である。
【００５０】はじめに、第１の論理回路１０１について
抜き取りにより故障を仮定し、故障リスト１１３を作成
する。次に基準となるテストパターン１４１を第１の論
理回路（第１の論理回路が第１の回路に含まれる場合は
前記第１の回路、以下同様）１０１に入力して故障シミ
ュレーションを実施し、前記故障の検出・未検出を故障
リスト１１３に付加した第１の故障情報リスト１１４を
作成する。
【００５１】次に第１、第２の論理回路１０１、１０２
の論理接続を、前記変更された部分を割り出す変更抽出
プログラム１０３に入力し、第２の論理回路１０２にお
いて第１の論理回路１０１より削除されているノード、
ないし抜き取りによりこれに故障を仮定した故障リスト
１１２を作成する。
【００５２】この第２の故障リスト１１２は、さらに、
第１の論理回路１０１について作成済みの第１の故障リ
スト１１３と共に、前記第２の故障リスト１１２対応の
故障を削除ないし無視できる旨マーキングするプログラ
ム１０４に入力される。このプログラム１０４は、第１
の故障リスト１１３からリスト１１２に登録されたノー
ドに対応するものを削除ないし無視できる旨をマーキン
グし、第３の故障リスト１２３を作成する。
【００５３】第３の故障リスト１２３は、第１の論理回
路と第２の論理回路の共通部分に抜き取りにより故障を
仮定した故障リストに相当する。前記第３の故障リスト
１２３に登録された故障を第２の論理回路１０２の内部
に仮定し、この第２の論理回路に第２のテストパターン
１４２を入力して故障シミュレーションを実行する。こ
の故障シミュレーションにより得られた故障の検出・未
検出情報を、前記第３の故障リスト１２３に付加するこ
とにより、第３の故障情報リスト１３３を作成する。
【００５４】再度前記第２の故障リスト１１２対応の故
障を削除ないし無視できる旨マーキングするプログラム
１０４を用いて、先に作成した第１の故障情報リスト１
１４から前記第２の故障リスト１１２に含まれる故障の
検出・未検出情報が削除ないし無視できる旨マーキング
された第２の故障情報リスト１２４を作成する。
【００５５】前記第２の故障情報リスト１２４が前記第
３の故障情報リスト１３３と一致するか又は前記第３の
故障情報リスト１３３の検出故障を包含しているか否か
で第２のテストパターンを第１の論理回路と第２の論理
回路の共通部分の故障検出に用いることの適否判定を行
う。この第２のテストパターンの第２の論理回路に対す
る第１ステップの故障検出能力の判定は、前記第１の実
施の形態と同様に行われる。
【００５６】次に再度前記変更抽出プログラム１０３を
用いて、前記第２の論理回路１０２において前記第１の
論理回路１０１に対して新たに付加されたノードの全て
に故障を仮定した第４の故障リスト１１１を作成し、こ
の第４の故障リスト１１１の故障を第２の論理回路の内
部に仮定し、この第２の論理回路に第２のテストパター
ン１４２を入力して故障シミュレーションを実行する。
この故障シミュレーションにより得られた故障の検出・
未検出情報を、前記第４の故障リスト１１１に付加する
ことにより、第４の故障情報リスト１３１を作成する。
【００５７】この第４の故障情報リスト１３１から求め
た故障検出率と故障検出率基準とを比較することによ
り、前記第２の論理回路における第１の論理回路からの
追加分に関する前記第２のテストパターンの故障の検出
率を評価し、第２のテストパターンを第２の論理回路の
追加分の故障検出に用いることの適否判定を行う。
【００５８】これを第２のテストパターンの第２の論理
回路に対する第２ステップの故障検出能力の判定とす
る。前記第１、第２ステップの故障検出能力の判定によ
り、第２のテストパターンを第２の論理回路の故障検出
に用いることの可否を判定する。
【００５９】以上の説明において、例えば第３の故障リ
スト１２３は、第１の故障リスト１１３と第２の故障リ
スト１１２とをプログラム１０４に入力することにより
求め、第２の故障情報リスト１２４は、第１の故障情報
リスト１１４と第２の故障リスト１１２とを再度プログ
ラム１０４に入力することにより求めたが、第３の故障
リスト１２３があれば、再度プログラム１０４を用いる
までもなく、第１の故障情報リスト１１４から第２の故
障情報リスト１２４を求めることができる。
【００６０】また、第２の故障リスト１１２は、第１の
ステップにおいて第１、第２の論理回路をプログラム１
０３に入力することにより求め、第４の故障リスト１１
１は、第２のステップにおいて第１、第２の論理回路を
プログラム１０３に入力することにより求めたが、第
１、第２の論理回路をプログラム１０３に入力すれば、
同時に第２、第４の故障リスト１１２、１１１を出力す
るようにすることは容易である。
【００６１】さらに第３の故障情報リスト１３３は、第
１のステップにおいて第３の故障リスト１２３に登録さ
れた故障を第２の論理回路の内部に仮定し、この第２の
論理回路に第２のテストパターン１４２を入力して故障
シミュレーションを実行することにより求め、第４の故
障情報リスト１３１は、第２のステップにおいて第４の
故障リスト１１１に登録された故障を第２の論理回路の
内部に仮定し、この第２の論理回路に第２のテストパタ
ーン１４２を入力して故障シミュレーションを実行する
ことにより求めたが、第３、第４の故障リスト１２３、
１１１の故障を同時に第２の論理回路１０２の内部に仮
定し、この第２の論理回路１０２に第２のテストパター
ン１４２を入力して故障シミュレーションを実行すれ
ば、１回の故障シミュレーションで前記第３の故障情報
リスト１３３と前記第４の故障情報リスト１３１とを求
めることができる。
【００６２】上記のような一括された処理手順を組み合
わせれば、前記第２の実施の形態の処理フローに比べて
さらに効率的な処理フローが得られる。なお本発明は上
記の実施の形態に限定されることはない。例えば前記第
２の実施の形態において、第３の故障リスト１３３、及
び抜き取りにより作成された第４の故障リスト１１１の
故障を前記第２の論理回路１０２の内部に仮定し、この
第２の論理回路１０２に前記第２のテストパターン１４
２を入力することにより前記第２の論理回路１０２の故
障情報リストを作成し、これを前記第２の論理回路１０
２から、さらにわずかに異なる第３の論理回路をテスト
するために修正された第３のテストパターンを派生さ
せ、その故障検出能力を評価するときの基礎となる故障
情報リストとすることができる。
【００６３】また、故障シミュレーションの実行時間を
さらに短縮するため、例えば第１の実施の形態におい
て、論理回路１をテストする所定のテストパターン４１
の一部のみを使用して、第１の故障検出・未検出情報リ
スト５１を作成し、これを派生品での故障検出率判定の
ための基準データに用いることもできる。
【００６４】例えば、前記テストパターン４１が複数の
サブテストパターンで構成されている場合、これら複数
の各サブテストパターンの最初から一定の長さの部分の
みを用いて故障シミュレーションを実施し、故障リスト
５１を作成する。このようにすれば、故障シミュレーシ
ョンの実行時間を大幅に削減できるとともに、テストパ
ターン４１の中に、論理回路１の内部に仮定した故障を
検出するために必要なサブテストパターンが含まれてい
ることの簡易な確認が可能となる。
【００６５】特に、順次各サブテストパターンを論理回
路１に加えることにより、相当数（例えば数１０個から
１００個程度）の故障が追加検出されるように故障シミ
ュレーションに使用する各サブテストパターンの長さを
調整すれば、より確実に、そのサブテストパターンがテ
ストパターン４１に含まれていることを確認できること
になる。
【００６６】また、論理回路１に、出荷後ユーザーが使
用しないか、全くユーザーに非公開になっている機能に
伴う回路が含まれているとする。この場合、このような
機能のみに関わる回路部分に仮定された故障は、実際の
チツプにおいてそこに故障が存在しても、少なくとも機
能動作上は不具合を生じないため、その他の故障と区別
して扱うことは意味がある。このような故障は、前記第
１の実施の形態における故障リスト３から削除するか、
その旨がわかるようにマーキングしておけば良い。
【００６７】実際的な活用法としては、マーキングされ
た故障は、例えばＩdd・ｑテスト（Ｉdd quiescent tes
t ）の対象として扱い、検出できるようにすれば、テス
トの信頼性を向上することができる。ここにＩdd・q テ
ストとは、電源電流等を検出することにより、例えばＣ
ＭＯＳ回路で重要なリーク電流等の有無を検出する直流
テストであって、機能テストでは検出されない不良を抽
出することによりテストの信頼性を向上させるものであ
る。
【００６８】このようにして新規開発品に対して十分な
故障検出能力のあるテストパターンを基準として、その
派生品に対して適用可能となるように次々に前記テスト
パターンを修正し、これらの修正されたテストパターン
について、その故障検出能力を順次評価することができ
る。
【００６９】また、以上の実施の形態の説明において、
便宜上縮退故障モデルに基づく故障シミュレーションを
例として説明したが、本発明の考え方は、他の故障モデ
ルに基づく故障シミュレーションの場合に適用すること
は容易であり、本発明の範囲内に含まれる。
【００７０】また、以上の実施の形態は、回路機能を論
理記号の接続で表した論理設計の段階で回路変更がなさ
れた場合に適用されるものであるが、一方現在または将
来に亘って、ＨＤＬ（ハードウエア記述言語；Hardware
Description Language)記述が一般的となりつつある。
【００７１】同じ回路機能を論理記号の接続で表す場
合、論理合成の過程を通じてみかけ上異なった論理記号
の接続関係となる場合が多い。これに対して将来は、い
わゆるソフトマクロ（Soft-Macro) の考え方が普及し、
これらのソフトマクロに対しては、例えば形式検証の際
行われるように、組み合わせ論理をブール代数式で一義
的に展開し、これを図形表示することにより前記ソフト
マクロの等価性を保証し、故障シミュレーションに際し
ては、そのレベルで故障を仮定することが必要となる。
【００７２】このようにすれば、論理合成の過程を通じ
てみかけ上論理記号の接続関係が変化する場合にも、何
等問題なく本発明を適用することが可能になる。その他
本発明の要旨を逸脱しない範囲で、種々変形して実施す
ることができる。
【００７３】
【発明の効果】上述したように本発明の故障検出率評価
方法によれば、共通の論理回路ブロック、又はわずかに
異なる論理回路ブロックを含むＬＳＩや、ボード上に形
成された大規模な回路の派生品開発に際して、基準とな
るテストパターンを設定して故障シミュレーションを実
行し、その結果を次々に受け渡すことにより故障シミュ
レーション資源の有効利用を図ることができる。
【００７４】また本発明を用いれば、類似のマクロブロ
ックを繰り返し活用する派生品開発、また、将来、大規
模なマクロがＩＰ（知的所有権；Intellectual Propert
y ）セルとして市場に流通し、システムがそのまま１チ
ップ上に搭載される時代に則応してテストの標準化が必
須の条件となる場合に、最小の労力で内蔵される論理回
路ブロックが確実にテストされているか否かを判定する
ことができ、チップの製造品質を保証することが可能に
なる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る故障検出率評
価の流れを示す図。
【図２】本発明の第２の実施の形態に係る故障検出率評
価の流れを示す図。
【符号の説明】
１…論理回路 ３…故障のリスト １１、１２…第１、第２の回路 ２１…第２の回路に含まれる第１の論理回路を内蔵する
論理回路 ４１、４２…テストパターン ５１、５２…第１、第２の故障情報リスト １０１、１０２…第１、第２の論理回路 １０３…変更抽出プログラム １０４…１１２対応の故障を削除するプログラム １１１…第４の故障リスト １１２…第２の故障リスト １１３…第１の故障リスト １１４…第１の故障情報リスト １２３…第３の故障リスト １２４…第２の故障情報リスト １３１…第４の故障情報リスト １３３…第３の故障情報リスト １４１…第１のテストパターン １４２…第２のテストパターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/822 Ｈ０１Ｌ 27/04 Ｔ

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 第１の回路の一部または全部をなす論理
    回路から、抜き取りにより故障を仮定した故障リストを
    作成し、 前記論理回路を含む第２の回路において、前記故障リス
    トを前記第２の回路に含まれる論理回路の故障リストと
    し、 所定のテストパターンを前記第１の回路に入力すること
    により故障シミュレーションを実施し、 この故障シミュレーションにより得られた故障検出・未
    検出情報を前記故障リストに付加することにより第１の
    故障情報リストを作成し、 前記所定のテストパターンを前記第２の回路に含まれる
    前記論理回路に適用可能としたテストパターンを前記第
    ２の回路に入力することにより故障シミュレーションを
    実施し、 この故障シミュレーションにより得られた故障検出・未
    検出情報を前記故障リストに付加することにより第２の
    故障情報リストを作成し、 前記第１、第２の故障情報リストを比較することを特徴
    とする故障検出率評価方法。
  2. 【請求項２】 前記第２の回路に含まれる論理回路は、
    前記第１の回路に含まれる論理回路とわずかに異なる回
    路からなるものであり、 前記わずかに異なる回路のうち、前記第１の回路に追加
    された部分については全ての故障を仮定し、前記第１の
    回路から削除された部分については、その部分について
    の故障を削除ないし無視できる旨のマーキングを行い、 前記第１、第２の回路に共通に含まれる論理回路につい
    ては抜き取りにより故障が仮定されたことを特徴とする
    請求項１記載の故障検出率評価方法。
  3. 【請求項３】 前記第２の回路は、前記第１の回路と同
    一のものであって、かつ、外部または内部の入力信号の
    一部が“１”または“０”のいずれかに固定されること
    により、前記第１の回路で実現される機能の一部が削除
    された状態にされており、 前記削除された機能のみに関わる回路部分に仮定された
    故障は、削除ないし無視できる旨のマーキングを行い、 前記第１、第２の回路において共通に実現される機能に
    関わる回路部分については、抜き取りによる故障が仮定
    されたことを特徴とする請求項１記載の故障検出率評価
    方法。
  4. 【請求項４】 前記第１の回路に対するテストパターン
    は、前記第１の回路をテストする前記所定のテストパタ
    ーンの一部であることを特徴とする請求項１記載の故障
    検出率評価方法。
  5. 【請求項５】 第１、第２の回路（１１、１２）に適用
    することができるテストパターン（４１、４２）の故障
    検出率評価方法であって、 前記第１、第２の回路（１１、１２）は共通の論理回路
    （１）を含み、 かつ、前記テストパターン（４１、４２）の故障検出率
    は、前記論理回路（１）に含まれる故障の故障検出率で
    ある場合において、 前記論理回路（１）から抜き取りにより故障を仮定した
    故障リスト（３）を作成し、 前記論理回路（１）をテストするテストパターン（４
    １）を前記第１の回路（１１）に入力することにより故
    障シミュレーションを実施し、 前記論理回路（１）をテストするテストパターン（４
    １）を前記第２の回路（１２）に含まれる前記論理回路
    （１）にも適用可能なテストパターン（４２）として、
    前記第２の回路（１２）に入力することにより再度故障
    シミュレーションを実施し、 この故障シミュレーションの実施により得られた故障の
    検出・未検出情報を前記故障リスト（３）に付加するこ
    とにより、前記第１、第２の回路（１１、１２）に関す
    る第１、第２の故障情報リスト（５１、５２）を作成
    し、 この第１、第２の故障情報リスト（５１、５２）を比較
    することにより、前記テストパターンの前記第１、第２
    の回路（１１、１２）に含まれる論理回路（１）に仮定
    した故障の検出・未検出を評価することを特徴とする故
    障検出率評価方法。
  6. 【請求項６】 請求項５記載の第１の回路（１１）は、
    前記論理回路（１）が前記第１の回路（１１）の全部で
    あることを特徴とする故障検出率評価方法。
  7. 【請求項７】 請求項５記載の第１、第２の故障情報リ
    スト（５１、５２）を比較する手段は、前記第２の故障
    情報リスト（５２）の検出故障が前記第１の故障情報リ
    スト（５１）の全ての検出故障を含むか否かを判定する
    ことを特徴とする故障検出率評価方法。
  8. 【請求項８】 第１の回路は第１の論理回路（１０１）
    を含み、 第２の回路は前記第１の論理回路（１０１）とわずかに
    異なる第２の論理回路（１０２）を含み、 かつ、前記第１、第２の回路をテストする第１、第２の
    テストパターン（１４１、１４２）の故障検出率は、前
    記第１、第２の論理回路（１０１、１０２）に含まれる
    故障の故障検出率である場合において、 前記第１の論理回路（１０１）について抜き取りにより
    仮定した第１の故障リスト（１１３）を作成し、 前記第１のテストパターン（１４１）を前記第１の回路
    に入力することにより故障シミュレーションを実施し、 この故障シミュレーションにより得られた故障の検出・
    未検出情報を、前記第１の故障リスト（１１３）に付加
    することにより前記第１の論理回路（１０１）に関する
    第１の故障情報リスト（１１４）を作成し、 変更抽出プログラム（１０３）を用いて、前記第１の故
    障リスト（１１３）から前記第１の論理回路（１０１）
    に含まれ前記第２の論理回路（１０２）には含まれない
    故障を抽出することにより、第２の故障リスト（１１
    ２）を作成し、 前記第２の故障リスト（１１２）対応の故障を削除ない
    し無視できる旨をマーキングするプログラム（１０４）
    を用いて、前記第１の故障リスト（１１３）から前記第
    ２の故障リスト（１１２）対応の故障が削除ないし無視
    できる旨がマーキングされた第３の故障リスト（１２
    ３）を作成し、 前記第３の故障リスト（１２３）の故障が第２の論理回
    路の内部に仮定された前記第２の論理回路に、前記第２
    のテストパターン（１４２）を入力することにより再度
    故障シミュレーションを実施し、 この故障シミュレーションにより得られた故障の検出・
    未検出情報を、前記第３の故障リスト（１２３）に付加
    することにより、前記第１の論理回路（１０１）と前記
    第２の論理回路（１０２）との共通部分に関する第３の
    故障情報リスト（１３３）を作成し、 前記第２の故障リスト（１１２）対応の故障を削除ない
    し無視できる旨マーキングするプログラム（１０４）を
    用いて、前記第１の故障情報リスト（１１４）から前記
    第２の故障リスト（１１２）に含まれる故障の検出・未
    検出情報が削除ないし無視できる旨マーキングされた第
    ２の故障情報リスト（１２４）を作成し、 前記第２、第３の故障情報リスト（１２４、１３３）を
    比較することにより、前記テストパターンの前記第１、
    第２の論理回路（１０１、１０２）の共通部分に仮定し
    た故障の検出・未検出を評価する第１のステップと、 前記変更抽出プログラム（１０３）を用いて、前記第２
    の論理回路（１０２）に含まれ前記第１の論理回路（１
    ０１）には含まれない回路部分を抽出し、この回路部分
    の全てについて故障を仮定することにより第４の故障リ
    スト（１１１）を作成し、 かつ、前記第４の故障リスト（１１１）の故障が第２の
    論理回路の内部に仮定された前記第２の論理回路に、前
    記第２のテストパターン（１４２）を入力することによ
    り故障シミュレーションを実施し、 この故障シミュレーションにより得られた故障の検出・
    未検出情報を前記第４の故障リスト（１１１）に付加す
    ることにより、前記第２の論理回路（１０２）の前記第
    １の論理回路（１０１）からの追加分に関する第４の故
    障情報リスト（１３１）を作成し、 前記第４の故障情報リスト（１３１）から求めた故障検
    出率と故障検出率基準とを比較することにより、前記第
    ２のテストパターンにおける、前記第２の論理回路（１
    ０２）の前記第１の論理回路（１０１）からの追加分に
    関する故障の検出率を評価する第２のステップとからな
    ることを特徴とする故障検出率評価方法。
  9. 【請求項９】 前記第２のテストパターン（１４２）
    は、前記第１のテストパターン（１４１）に、前記第２
    の論理回路（１０２）に含まれ前記第１の論理回路（１
    ０１）には含まれない論理回路部分をテストするための
    追加テストパターンが付加されたことを特徴とする請求
    項８記載の故障検出率評価方法。
  10. 【請求項１０】 前記第３、第４の故障情報リスト（１
    ３３、１３１）は、前記第１の論理回路（１０１）と前
    記第２の論理回路（１０２）との共通部分について抜き
    取りにより故障が仮定された前記第３の故障リスト（１
    ２３）と、前記第２の論理回路（１０２）における、前
    記第１の論理回路（１０１）からの追加分の全てについ
    て故障が仮定された前記第４の故障リスト（１１１）と
    を前記第２の論理回路（１０２）の内部の故障として仮
    定し、 この第２の論理回路（１０２）に第２のテストパターン
    （１４２）を入力することにより故障シミュレーション
    を実施し、 この故障シミュレーションにより得られた前記故障の検
    出・未検出情報を、前記第３、第４の故障リスト（１２
    ３、１１１）に付加することにより作成されたことを特
    徴とする請求項８記載の故障検出率評価方法。
  11. 【請求項１１】 請求項８記載の第４の故障リスト（１
    １１）は、前記第２の論理回路（１０２）に含まれ前記
    第１の論理回路（１０１）には含まれない部分から抜き
    取りにより故障が仮定されたことを特徴とする故障検出
    率評価方法。
  12. 【請求項１２】 請求項８記載の第３の故障リスト（１
    ２３）及び請求項１１記載の抜き取りにより作成された
    第４の故障リスト（１１１）の故障を前記第２の論理回
    路（１０２）の内部に仮定し、この第２の論理回路に前
    記第２のテストパターン（１４２）を入力することによ
    り前記第２の論理回路（１０２）の故障情報リストを作
    成し、これを前記第２の論理回路からさらに僅かに異な
    る第３の論理回路をテストする第３のテストパターンの
    故障検出の評価に用いることを特徴とする故障検出率評
    価方法。
  13. 【請求項１３】 前記論理回路の故障は、前記論理回路
    を所定のルールにしたがってブール代数式に展開し、こ
    れを図形表示することにより得られる節点に仮定された
    故障であることを特徴とする請求項１〜１２のいずれか
    １つに記載の故障検出率評価方法。
JP31517697A 1997-11-17 1997-11-17 故障検出率評価方法 Pending JPH11149491A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP31517697A JPH11149491A (ja) 1997-11-17 1997-11-17 故障検出率評価方法
US09/192,416 US6151694A (en) 1997-11-17 1998-11-16 Method of evaluating fault coverage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31517697A JPH11149491A (ja) 1997-11-17 1997-11-17 故障検出率評価方法

Publications (1)

Publication Number Publication Date
JPH11149491A true JPH11149491A (ja) 1999-06-02

Family

ID=18062346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31517697A Pending JPH11149491A (ja) 1997-11-17 1997-11-17 故障検出率評価方法

Country Status (2)

Country Link
US (1) US6151694A (ja)
JP (1) JPH11149491A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6766473B2 (en) * 2000-03-27 2004-07-20 Kabushiki Kaisha Toshiba Test pattern selection apparatus for selecting test pattern from a plurality of check patterns
JP2007072737A (ja) * 2005-09-07 2007-03-22 Nec Corp Ｌｓｉ設計システム、論理修正支援装置及びそれらに用いる論理修正支援方法並びにそのプログラム
JP2007188230A (ja) * 2006-01-12 2007-07-26 Toshiba Corp 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法
WO2009148984A1 (en) * 2008-06-02 2009-12-10 Gm Global Technology Operations, Inc. Integrated hierarchical process for fault detection and isolation
KR20150117129A (ko) * 2014-04-09 2015-10-19 한국전자통신연구원 에러 시뮬레이션 장치 및 그 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693448B1 (en) * 1998-08-24 2004-02-17 Renesas Technology Corporation Semiconductor integrated circuit
US6618830B1 (en) * 1998-11-30 2003-09-09 Texas Instruments Incorporated System and method for pruning a bridging diagnostic list
CA2360291A1 (en) * 2001-10-30 2003-04-30 Benoit Nadeau-Dostie Method and program product for designing hierarchical circuit for quiescent current testing and circuit produced thereby
US6745358B1 (en) * 2001-11-30 2004-06-01 Lsi Logic Corporation Enhanced fault coverage
FR2882601B1 (fr) * 2005-02-25 2007-10-12 Iroc Technologies Sa Emulation/simulation d'un circuit logique
US7970594B2 (en) * 2005-06-30 2011-06-28 The Mathworks, Inc. System and method for using model analysis to generate directed test vectors
US9651621B2 (en) * 2014-07-10 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. System for and method of semiconductor fault detection
JP7214440B2 (ja) * 2018-11-01 2023-01-30 三菱重工エンジニアリング株式会社 検証処理装置、検証処理方法及びプログラム
US11494537B1 (en) * 2021-05-13 2022-11-08 Palo Alto Research Center Incorporated Method and system for efficient testing of digital integrated circuits
CN113945823B (zh) * 2021-09-26 2024-04-09 成都嘉纳海威科技有限责任公司 一种芯片潜在缺陷检测方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4769817A (en) * 1986-01-31 1988-09-06 Zycad Corporation Concurrent fault simulation for logic designs
US5862149A (en) * 1995-08-29 1999-01-19 Unisys Corporation Method of partitioning logic designs for automatic test pattern generation based on logical registers
US5991907A (en) * 1996-02-02 1999-11-23 Lucent Technologies Inc. Method for testing field programmable gate arrays
US6061818A (en) * 1997-05-08 2000-05-09 The Board Of Trustees Of The Leland Stanford Junior University Altering bit sequences to contain predetermined patterns

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6766473B2 (en) * 2000-03-27 2004-07-20 Kabushiki Kaisha Toshiba Test pattern selection apparatus for selecting test pattern from a plurality of check patterns
JP2007072737A (ja) * 2005-09-07 2007-03-22 Nec Corp Ｌｓｉ設計システム、論理修正支援装置及びそれらに用いる論理修正支援方法並びにそのプログラム
JP2007188230A (ja) * 2006-01-12 2007-07-26 Toshiba Corp 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法
WO2009148984A1 (en) * 2008-06-02 2009-12-10 Gm Global Technology Operations, Inc. Integrated hierarchical process for fault detection and isolation
CN102046443A (zh) * 2008-06-02 2011-05-04 通用汽车环球科技运作公司 用于故障检测和隔离的集成分级过程
KR20150117129A (ko) * 2014-04-09 2015-10-19 한국전자통신연구원 에러 시뮬레이션 장치 및 그 방법

Also Published As

Publication number Publication date
US6151694A (en) 2000-11-21

Similar Documents

Publication Publication Date Title
US7661050B2 (en) Method and system for formal verification of partial good self test fencing structures
Bartenstein et al. Diagnosing combinational logic designs using the single location at-a-time (SLAT) paradigm
JPH11149491A (ja) 故障検出率評価方法
US7836366B2 (en) Defect localization based on defective cell diagnosis
US7137083B2 (en) Verification of integrated circuit tests using test simulation and integrated circuit simulation with simulated failure
US6785855B2 (en) Implementation of an assertion check in ATPG models
Wang et al. Delay-fault diagnosis using timing information
Pevtsov et al. Design for testability of integrated circuits and project protection difficulties
Roncken et al. Test quality of asynchronous circuits: A defect-oriented evaluation
Bartenstein Fault distinguishing pattern generation
Huang et al. Using fault model relaxation to diagnose real scan chain defects
US6876934B2 (en) Method for determining fault coverage from RTL description
JPH03290761A (ja) 論理回路の設計方法
US20050024074A1 (en) Method and apparatus for characterizing an electronic circuit
JP2008527322A (ja) 回路配置並びにその検査および／または診断方法
US6728938B2 (en) Knowledge-based intelligent full scan dump processing methodology
Kinra et al. Diagnostic techniques for the UltraSPARC/sup TM/microprocessors
Rodríguez Gómez Machine learning support for logic diagnosis
JP2005043274A (ja) 故障モード特定方法及び故障診断装置
Storey Quality of integrated circuit test
JPH10247208A (ja) 集積回路の試験方法および試験装置
JP2672893B2 (ja) 故障シミュレーション処理装置
Chakraborty et al. Robust testing for stuck-at faults
Coppens et al. VHDL modelling and analysis of fault secure systems
Thibeault Diagnosis Method Using ΔIDDQ Probabilistic Signatures: Theory and Results