JP7214440B2 - 検証処理装置、検証処理方法及びプログラム - Google Patents

検証処理装置、検証処理方法及びプログラム Download PDF

Info

Publication number
JP7214440B2
JP7214440B2 JP2018206518A JP2018206518A JP7214440B2 JP 7214440 B2 JP7214440 B2 JP 7214440B2 JP 2018206518 A JP2018206518 A JP 2018206518A JP 2018206518 A JP2018206518 A JP 2018206518A JP 7214440 B2 JP7214440 B2 JP 7214440B2
Authority
JP
Japan
Prior art keywords
model
checked
model checking
checking
unsafe event
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018206518A
Other languages
English (en)
Other versions
JP2020071759A (ja
Inventor
健司 ▲高▼尾
啓太 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Engineering Ltd
Original Assignee
Mitsubishi Heavy Industries Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Engineering Ltd filed Critical Mitsubishi Heavy Industries Engineering Ltd
Priority to JP2018206518A priority Critical patent/JP7214440B2/ja
Priority to SG11202103007XA priority patent/SG11202103007XA/en
Priority to PCT/JP2019/039133 priority patent/WO2020090345A1/ja
Priority to US17/278,491 priority patent/US11347918B2/en
Publication of JP2020071759A publication Critical patent/JP2020071759A/ja
Application granted granted Critical
Publication of JP7214440B2 publication Critical patent/JP7214440B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3308Design verification, e.g. functional simulation or model checking using simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/10Geometric CAD
    • G06F30/15Vehicle, aircraft or watercraft design
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/02CAD in a network environment, e.g. collaborative CAD or distributed simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/04Constraint-based CAD
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/06Multi-objective optimisation, e.g. Pareto optimisation using simulated annealing [SA], ant colony algorithms or genetic algorithms [GA]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/08Probabilistic or stochastic CAD
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/02Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/10Geometric CAD
    • G06F30/13Architectural design, e.g. computer-aided architectural design [CAAD] related to design of buildings, bridges, landscapes, production plants or roads
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/10Geometric CAD
    • G06F30/17Mechanical parametric or variational design
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/10Geometric CAD
    • G06F30/18Network design, e.g. design based on topological or interconnect aspects of utility systems, piping, heating ventilation air conditioning [HVAC] or cabling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Description

本開示は、検証処理装置、検証処理方法及びプログラムに関する。
特許文献1には、モデル検査を用いて、データ処理システムの動作ロジックの網羅的検証を行うことが記載されている。
特開2008-071135号公報
例えば、モデル検査でリレー回路の動作ロジックを検証する場合、当該リレー回路の基本動作ロジックを検証するだけでは不十分であり、当該リレー回路に含まれる信号線や回路素子に不具合が発生し得ることを加味して検証を行う必要がある。
信号線や回路素子の不具合(例えば、信号線の混触、断線、回路素子の故障)はリレー回路の基本動作ロジックによらず同時多発的かつ非同期的に発生し得ることを考慮すると、モデル検査においては、基本動作中に起こり得る状態遷移に加え、基本動作中の各状態から発生し得る不具合の全ての組み合わせを網羅的に検証する必要がある。
しかしながら、そうした場合、リレー回路に含まれる各信号線及び各回路素子で生じた複数の不具合の組み合わせを含む反例が出力されたとしても、当該不具合の組み合わせの中には、不安全事象に至ったことに必ずしも寄与しない(クリティカルでない)不具合が含まれている可能性がある。
つまり、モデル検査は、BDD(Binary Decision Diagram)などにより、検査対象モデルが取り得る全状態を論理式で表現することにより、不安全事象に至る条件(パターン)を網羅的に検査するものであり、その不安全事象に至った過程においては、必ずしもクリティカルでない状態遷移をも含み得る。そのため、不安全事象に関してクリティカルでない不具合をも含み得る反例について反例解釈を行わざるを得ず、モデル検査の反例解釈の作業に要する負担が大きかった。
本発明の少なくとも一実施形態は、モデル検査の反例解釈の作業に要する負担を軽減可能な検証処理装置、検証処理方法及びプログラムを提供することを目的とする。
本発明の第1の態様によれば、検証処理装置は、検査対象モデルに対してモデル検査を実施する処理部と、前記モデル検査の結果に基づき、不安全事象に至る過程で状態が変化した要素の中から一つの要素を選択する選択部と、を備える。前記処理部は、更に、前記一つの要素を除外してなる検査対象モデルに対して再度のモデル検査を実施する。
本発明の第2の態様によれば、前記処理部は、前記再度のモデル検査で前記不安全事象に至らなかった場合に、前記一つの要素を前記検査対象モデルに戻し、前記一つの要素とは異なる要素を前記検査対象モデルから除外してなる検査対象モデルに対して再度のモデル検査を実施する。
本発明の第3の態様によれば、前記処理部は、前記再度のモデル検査で前記不安全事象に至った場合に、前記一つの要素を前記検査対象モデルに戻すことなく、前記一つの要素とは異なる要素を前記検査対象モデルから除外してなる検査対象モデルに対して再度のモデル検査を実施する。
本発明の第4の態様によれば、前記処理部は、前記検査対象モデルに対する最初のモデル検査において特定された、不安全事象に至るまでの遷移ステップ数以下の範囲で、前記再度のモデル検査を実施する。
本発明の第5の態様によれば、上述の検証処理装置は、前記再度のモデル検査の結果に基づいて抽出された要素から不安全事象の定義に含まれる要素までの最短パスを特定する特定部を更に備える。
本発明の第6の態様によれば、上述の検証処理装置は、要素ごとに規定された不具合発生確率に基づいて、前記検査対象モデルが初期状態から不安全事象に至る確率を演算する演算部を更に備える。
本発明の第7の態様によれば、前記選択部は、前記確率が所定の判定閾値を下回る場合、前記モデル検査の結果に基づき前記一つの要素を選択する処理を省略する。
本発明の第7の態様によれば、検証処理方法は、検査対象モデルに対してモデル検査を実施するステップと、前記モデル検査の結果に基づき、不安全事象に至る過程で状態が変化した要素の中から一つの要素を選択するステップと、前記一つの要素を除外してなる検査対象モデルに対して再度のモデル検査を実施するステップと、を有する。
本発明の第8の態様によれば、プログラムは、検証処理装置のコンピュータに、検査対象モデルに対してモデル検査を実施するステップと、前記モデル検査の結果に基づき、不安全事象に至る過程で状態が変化した要素の中から一つの要素を選択するステップと、前記一つの要素を除外してなる検査対象モデルに対して再度のモデル検査を実施するステップと、を実行させる。
上述の発明の各態様によれば、モデル検査の反例解釈の作業に要する負担を軽減することができる。
第1の実施形態に係る検証処理装置の構成を示す図である。 第1の実施形態に係る検証処理装置のCPUの機能構成を示す図である。 第1の実施形態に係る検査対象モデルの例を示す図である。 第1の実施形態に係る検証処理装置の処理フローを示す図である。 第1の実施形態に係る検証処理装置の動作を詳細に説明するための図である。 第1の実施形態に係る検証処理装置の動作を詳細に説明するための図である。 第2の実施形態に係る検証処理装置のCPUの機能構成を示す図である。 第2の実施形態に係る特定部の動作を詳細に説明するための図である。 第2の実施形態に係る特定部の動作を詳細に説明するための図である。 第3の実施形態に係る検証処理装置のCPUの機能構成を示す図である。 第3の実施形態に係る演算部の動作を詳細に説明するための図である。 第3の実施形態に係る演算部の動作を詳細に説明するための図である。
<第1の実施形態>
以下、第1の実施形態に係る検証処理装置について、図1~図6を参照しながら説明する。
(検証処理装置の構成)
図1は、第1の実施形態に係る検証処理装置の構成を示す図である。
図2は、第1の実施形態に係る検証処理装置のCPUの機能構成を示す図である。
図1に示すように、検証処理装置1は、CPU10と、メモリ11と、ディスプレイ12と、入力デバイス13と、ストレージ14とを備え、一般的なコンピュータとして構成されている。
メモリ11は、いわゆる主記憶装置であって、CPU10がプログラムに基づいて動作するための命令及びデータが展開される。
ディスプレイ12は、情報を視認可能に表示する表示デバイスであって、例えば、液晶ディスプレイや有機ELディスプレイなどであってよい。
入力デバイス13は、検証処理装置1の使用者の操作を受け付ける入力デバイスであって、例えば、一般的なマウス、キーボード、タッチセンサなどであってよい。
ストレージ14は、いわゆる補助記憶装置であって、例えば、HDD(Hard Disk Drive)、SSD(Solid State Drive)等であってよい。ストレージ14には、例えば、検査対象とするリレー回路を示す検査対象モデルMODなどが記録される。
CPU10は、検証処理装置1の動作全体の制御を司るプロセッサである。本実施形態に係るCPU10は、図2に示すように、処理部100、選択部101及び再構築部102としての機能を発揮する。
処理部100は、検査対象モデルMODに対してモデル検査を実施する。ここで実施されるモデル検査とは、BDD(Binary Decision Diagram)などにより検査対象モデルが取り得る全状態を論理式で表現することで、不安全事象に至る条件(パターン)を網羅的に検査するものである。本実施形態において実施されるモデル検査のアルゴリズムは、一般によく知られているものであってよい。
検査対象モデルMODとは、検査対象とするシステム(例えば、鉄道の保安システム)の動作ロジックが規定された情報であり、モデル検査では、ここで規定された動作ロジックにしたがって、システムの網羅的な動作検証が実施される。
また、不安全事象とは、検査対象とするシステムがいかなる場合であっても遷移してはならない状態として定義される状態である。例えば、鉄道の保安システムにおいては、“車両の自動運転制御中に非常ブレーキが効かない”状態、“車両が踏切を走行しているにもかかわらず遮断機が下りていない”状態などが不安全事象として定義される。
選択部101は、処理部100によって実施されたモデル検査の結果に基づき、不安全事象に至る過程で状態が変化した要素の中から一つの要素を選択する。「要素」とは、検査対象モデルMODの動作ロジック及び状態を規定する最小単位であって、例えば、保安システムのリレー回路に実装されている信号線や回路素子などである。後述するように、「要素」には、現実のリレー回路に実装されている信号線や回路素子の動作そのものを模擬するものの他、不具合発生時におけるリレー回路の動作を模擬するために規定された仮想の素子をも含む。
再構築部102は、本実施形態で実施されるモデル検査の過程において、所定の条件に従い、検査対象モデルMODを再構築する。
(検査対象モデルの例)
図3は、第1の実施形態に係る検査対象モデルの例を示す図である。
図3に示す検査対象モデルMODは、鉄道の保安システムを構成するリレー回路の動作ロジックを模擬する。
図3に示す配線V及び配線Gは、それぞれ、電源線及び接地線(グラウンド)である。また、要素A1、A2、・・はリレースイッチであり、通電に応じてOFF状態またはON状態に遷移する(0(FALSE)=OFF/1(TRUE)=ON)。また、要素X1、X2、・・は、マニュアルスイッチであり、人の操作によってOFF状態またはON状態に遷移する(0=OFF/1=ON)。
要素E1、E2、・・は、各信号線で発生し得る不具合(断線及び混触)を再現するために規定された仮想素子である。例えば、配線V(電源線)と要素X1(マニュアルスイッチ)とを結ぶ信号線上には、要素E1が規定されている。この要素E1は、当該信号線における不具合の一つとして“断線の発生”を再現する(0=断線/1=非断線)。また、要素X1と要素X2(マニュアルスイッチ)とを結ぶ信号線上には、2つの要素E2、E3が規定されている。このうち、要素E2は、当該信号線における“断線の発生”を再現し(0=断線/1=非断線)、要素E3は、当該信号線における“電源線との混触の発生”を再現する(0=非混触/1=混触)。同様に、要素X2と要素A1(リレースイッチ)とを結ぶ信号線上には、2つの要素E4、E5が規定されている。このうち、要素E4は、当該信号線における“断線の発生”を再現し(0=断線/1=非断線)、要素E5は、当該信号線における“電源線との混触の発生”を再現する(0=非混触/1=混触)。
実際の検査対象モデルMODは、論理式(言語)によって記述される。例えば、要素A1(リレースイッチ)に関しては、マニュアルスイッチX1、X2の他、各信号線に生じ得る不具合(断線、混触)を加味して、式(1)のように記述される。
A1=(E1&X1&E2&X2&E4)or(E3&X2&E4)or(E5)・・・(1)
他の要素についても同様の論理式によって記述される。
なお、式(1)は、要素A1(リレースイッチ)自身に不具合が発生していない場合における要素A1の状態遷移を規定するものである。現実には、要素A1自身にも不具合が発生する可能性があるため、検査対象モデルMODは、要素A1が式(1)の論理式にかかわらずOFF状態又はON状態に遷移する遷移パターンをも含む。他の要素A2、A3、・・等についても同様である。
また、マニュアルスイッチである要素X1、X2、・・は、人の操作に従って状態遷移する要素であるため、モデル検査においては、不具合の発生を規定する要素E1、E2、・・と同様に、あらゆるタイミングで同時多発的かつ非同期的な状態遷移が起こり得るものとして規定される。
(検証処理装置の処理フロー)
図4は、第1の実施形態に係る検証処理装置の処理フローを示す図である。
図5及び図6は、第1の実施形態に係る検証処理装置の動作を詳細に説明するための図である。
図4に示す処理フローは、検査対象モデルMODに対するモデル検査の一連の処理の流れを示している。
まず、CPU10の処理部100は、検査対象モデルMODに対して通常モデル検査を行う(ステップS01)。ステップS01にて実施されるモデル検査について、図5に示す状態遷移図を用いて説明する。
図5に示す複数の状態STxは、それぞれ、図3で示した検査対象モデルMODの状態を示している。検査対象モデルMODの各状態は、当該検査対象モデルMODに含まれる要素A1、A2、・・、X1、X2、・・、E1、E2、・・の各々の状態(0/1)の組み合わせで規定される。このうち、状態ST1は検査対象モデルMOD(即ち、保安システム)の初期状態である。処理部100は、検査対象モデルMODで規定される論理式(式(1)参照)にしたがい、不安全事象(状態ST2)から初期状態(状態ST1)に到達する状態遷移が存在するかを網羅的に検証する。不安全事象(状態ST2)は、例えば、検査対象モデルMODに含まれる他の要素S1、T1、U1についての論理式(S1&T1&U1=TRUE)を含む状態として規定される。
不安全事象(状態ST2)から初期状態(状態ST1)に到達するパス(条件)が存在する場合、処理部100は、当該不安全事象に到達した過程において不具合が発生した要素をリストアップし、不具合リストを作成する(ステップS02)。ステップS02にて作成される不具合リストの例を図6に示す。
処理部100は、初期状態(状態ST1)から無作為に状態遷移を繰り返した結果、不安全事象(状態ST2)に至った場合に、当該不安全事象に至った過程において状態が変化した要素(つまり、不具合が発生した要素)をリストアップする。そして、処理部100は、図6に示すような不具合リストLを作成する。
図6に例示される不具合リストでは、状態ST1から状態ST2までの各遷移ステップで状態遷移が発生した要素の一覧と、各要素が何ステップ目にどのような値に遷移したかが示される。例えば、図6に示す不具合リストLには、初期状態から第6ステップ目の状態遷移で不安全事象(S1&T1&U1=TRUE)に至ったことが示されている。また、不具合リストLによれば、要素X1は、不安全事象に至る過程において、4ステップ目にFALSEからTRUEに遷移し、5ステップ目にTRUEからFALSEに遷移したことが読み取れる。
しかしながら、ステップS02で示される不具合リストLは、無作為な状態遷移を繰り返した結果、初期状態から不安全事象(S1&T1&U1=TRUE)に行きつく過程においてたまたま状態遷移が起こった要素をリストアップしたものにすぎない。したがって、不具合リストLにリストアップされた各要素には、不安全事象に至ったことに直接的に寄与していない要素が含まれることが推察される。そこで、本実施形態に係る検証処理装置1は、更に、以下のステップS03~ステップS08の処理を実行する。
具体的には、CPU10の選択部101は、リストアップされた要素のうちの一つを選択する(ステップS03)。簡単な例として、不具合リストLにリストアップされた要素が(E1、E2、E3、X1、X2)の5つであった場合、選択部101は、例えば、そのうちの一つとして要素E1を選択する。
次に、CPU10の再構築部102は、検査対象モデルMODから、ステップS03で選択された要素を除いたモデルを作成(再構築)する(ステップS04)。以下、ステップS04で作成されたモデルを「再構築モデル」とも記載する。例えば、ステップS03で要素E1が選択されたとき、再構築部102は、もともとの検査対象モデルMODから要素E1を除外した再構築モデルを作成する。
次に、処理部100は、ステップS04で作成された再構築モデルに対し、再度のモデル検査を実施する(ステップS05)。上記の例では、この再構築モデルには要素E1が含まれていない。したがって、ステップS05で実施されるモデル検査では、配線V(電源線、図3参照)と要素X1(マニュアルスイッチ、図3参照)とを結ぶ信号線上における“断線の発生”は考慮されない。
処理部100は、ステップS05で再度実施されたモデル検査の結果を出力し、最初のモデル検査(ステップS01)にて発生した不安全事象と同一の不安全事象(S1&T1&U1=TRUE)が発生するか否かを判定する(ステップS06)。
同一の不安全事象が発生しなかった場合(ステップS06;NO)、ステップS03で選択された要素が除外された結果、不安全事象が発生しなくなったのであるから、当該除外された要素は、不安全事象の発生に寄与する、クリティカルな要素であるといえる。したがって、この場合、再構築部102は、ステップS03で選択された要素を検査対象モデルMODに戻す(ステップS07)。
他方、同一の不安全事象が発生した場合(ステップS06;YES)、ステップS03で選択された要素が除外されたにもかかわらず、依然として不安全事象が発生したのであるから、当該除外された要素は、不安全事象の発生には寄与しない(クリティカルではない)要素といえる。このような要素は、反例解釈の際には除外されていることが望ましいから、再構築部102は、ステップS03で選択された要素を検査対象モデルMODに戻すことなく次のステップに移行する。
次に、選択部101は、ステップS02の不具合リストLでリストアップされた全ての要素を選択したか否かを判定する(ステップS08)。全ての要素が選択されていない場合(ステップS08;NO)、選択部101はステップS03に戻り、前回のステップS03とは異なる要素を一つ選択する。そして、再構築部102及び処理部100は、ステップS04~ステップS07の処理を繰り返す。
全ての要素が選択されていた場合(ステップS08;YES)、選択部101は、不具合リストLにリストアップされた要素のうち、検査対象モデルMODに残った要素を出力する(ステップS09)。
例えば、ステップS02の不具合リストLにリストアップされた要素(E1、E2、E3、X1、X2)のうち、ステップS03からステップS08までの処理を経て、要素(E1、E2、X1)がクリティカルな要素ではなく除外されたとすると、残った要素(E3、X2)がステップS09で出力される。
(作用、効果)
以上の通り、第1の実施形態に係る検証処理装置1は、検査対象モデルMODに対してモデル検査を実施する処理部100と、モデル検査の結果に基づき、不安全事象に至る過程で状態が変化した要素の中から一つの要素を選択する選択部101と、を備える。そして、処理部100は、選択部101によって選択された一つの要素を除外してなる検査対象モデル(再構築モデル)に対して再度のモデル検査を実施する。
このようにすることで、モデル検査で示された複数の要素(不具合)のうち、不安全事象の直接的な要因となる不具合のみを抽出することができる(図4のステップS09参照)。したがって、検査対象モデルMODの検証者は、不安全事象の発生に寄与するクリティカルな要素のみを含む反例について反例解釈を行えばよいので、反例解釈の作業負担を軽減することができる。
また、第1の実施形態に係る処理部100は、再度のモデル検査で不安全事象に至らなかった場合に、選択された一つの要素を検査対象モデルMODに戻し、当該一つの要素とは異なる要素を検査対象モデルMODから除外してなる検査対象モデルに対して再度のモデル検査を実施する。
また、処理部100は、再度のモデル検査で不安全事象に至った場合に、選択された一つの要素を検査対象モデルMODに戻すことなく、当該一つの要素とは異なる要素を検査対象モデルMODから除外してなる検査対象モデルに対して再度のモデル検査を実施する。
このようにすることで、最初の不具合リストLでリストアップされた要素(不具合)の候補のうち、不安全事象に関してクリティカルな要素のみを抽出する作業を自動化することができるので、検証者の負担を一層軽減することができる。
(第1の実施形態の変形例)
以上、第1の実施形態に係る検証処理装置1について詳細に説明したが、検証処理装置1の具体的な態様は、上述のものに限定されることはなく、要旨を逸脱しない範囲内において種々の設計変更等を加えることは可能である。例えば、第1の実施形態の変形例に係る処理部100は、更に、以下の機能を有してもよい。
第1の実施形態の変形例に係る処理部100は、検査対象モデルMODに対する最初のモデル検査(図4のステップS01)において特定された、不安全事象に至るまでの遷移ステップ数以下の範囲で、再度のモデル検査(図4のステップS05)を実施する。
例えば、図6に示す不具合リストLの例では、最初のモデル検査の結果、検査対象モデルMODは6回の状態遷移(遷移ステップ数=6)を経て不安全事象(S1&T1&U1=TRUE)に至ることが判明している。なお、最初のモデル検査では、不安全事象に至るあらゆる状態遷移の可能性を網羅する目的で、遷移ステップ数に特段の上限を設けることなく実施される。
ここで、要素数が削減された検査対象モデルMODに対する再度のモデル検査(図4のステップS05)において不安全事象に至るまでの遷移ステップ数が、要素数を削減する前の検査対象モデルMODに対するモデル検査(図4のステップS01)において不安全事象に至るまでの遷移ステップ数よりも大きくなることはない。そこで、図4のステップS05で実施される再度のモデル検査においては、図4のステップS01で実施されたモデル検査で判明した遷移ステップ数を上限として定めたうえで、実施するようにしてもよい。このようにすることで、検査対象モデルMODに対する2回目以降のモデル検査で検証される遷移ステップ数に制限がかかるため、2回目以降のモデル検査に要する処理負荷、処理時間を低減することができる。
<第2の実施形態>
次に、第2の実施形態に係る検証処理装置について、図7~図9を参照しながら説明する。
(検証処理装置の構成)
図7は、第2の実施形態に係る検証処理装置のCPUの機能構成を示す図である。
図7に示すように、第2の実施形態に係るCPU10は、更に、特定部103としての機能を発揮する。
特定部103は、再度のモデル検査の結果に基づいて抽出された要素(図4のステップS09参照)から不安全事象の定義に含まれる要素までの最短パスを特定する。
特定部103による処理は、例えば、図4に示す一連の処理の完了後、自動的に実行される態様であってよい。
(最短パス特定部の処理)
図8~図9は、第2の実施形態に係る最短パス特定部の動作を詳細に説明するための図である。
図4に示す処理フローの結果、不安全事象に至るクリティカルな要素として要素(E3、X2)が抽出されたとする(図4のステップS09)。この場合、最短パス特定部103は、続いて、図8に示すように、抽出された要素E3、X2のそれぞれで起きた状態遷移(不具合)が、不安全事象の定義に含まれる各要素(要素S1、T1、U1)のそれぞれに状態遷移を起こさせるまでの最短パスを特定する。
より具体的に説明すると、図9に示すように、検査対象モデルMODを規定するロジックシート(論理式の集合)を参照して上述の最短パスを特定する。ここで、図9は、要素X2で起きた状態遷移が要素S1に状態遷移を起こさせるまでの最短パスを特定する処理の例を示している。
図9に示すように、まず、最短パス特定部103は、ロジックシートを参照し、右辺に要素X2を含む論理式を特定する。ここで特定された論理式LC1、LC2によれば、要素X2の状態遷移の影響を受ける要素として、要素B1及び要素B3が特定される(ステップS11)。
次に、最短パス特定部103は、ロジックシートを参照し、右辺に要素B1を含む論理式を特定する(ステップS12)。ここで特定された論理式LC3によれば、要素B1の状態遷移の影響を受ける要素として、要素C1が特定される(ステップS13)。同様に、最短パス特定部103は、ロジックシートを参照し、右辺に要素B3を含む論理式を特定する(ステップS14)。ここで特定された論理式LC3によれば、要素B3の状態遷移の影響を受ける要素として、ステップS13で特定した要素と同一の要素C1が特定される(ステップS15)。
最短パス特定部103は、以上のステップS11からステップS15までの処理を、要素S1に到達するまで繰り返し実行する。これにより、要素X2から要素S1までの最短パスが特定される。
同様に、最短パス特定部103は、要素X2から要素T1までの最短パス、要素X2から要素U1までの最短パス、要素E3から要素S1までの最短パス、要素E3から要素T1までの最短パス、及び、要素E3から要素U1までの最短パスを特定する。
(作用、効果)
以上の通り、第2の実施形態に係る検証処理装置1によれば、不安全事象を引き起こすクリティカルな不具合(要素)から実際に不安全事象に至るまでの最短パスを自動的に特定することができる。また、第1の実施形態で得られる効果により、最短パス特定部103によって特定される最短パスはいずれも不安全事象に直結する最短パス(クリティカルパス)のみとなり、不安全事象の発生に寄与しない要素からの最短パスは含まれない。これにより、検証者は、最短パス特定部103によって特定されたクリティカルパスについて対策を検討すればよいので、反例検証に要する作業負担を一層軽減することができる。
第2の実施形態の変形例に係る検証処理装置1は、更に、リレー回路で発生した不具合が上記クリティカルパスを伝搬する様子を、別途用意された回路図(図3参照)上でアニメーション表示する機能を有していてもよい。これにより、検証者は、不安全事象が発生する過程をより直感的に理解することができる。
<第3の実施形態>
次に、第3の実施形態に係る検証処理装置について、図10~図12を参照しながら説明する。
(検証処理装置の構成)
図10は、第3の実施形態に係る検証処理装置のCPUの機能構成を示す図である。
図10に示すように、第3の実施形態に係るCPU10は、更に、演算部104としての機能を発揮する。
演算部104は、要素X1、X2、・・E1、E2、・・A1、A2、・・ごとに事前に規定された不具合発生確率λに基づいて、検査対象モデルMODが初期状態から不安全事象に至る確率(到達確率)を演算する。不具合発生確率λは、単位時間(例えば1時間以内)に各要素で不具合が発生する確率である。このような不具合発生確率λは、過去の運用実績やシミュレーションなどによって、要素別に事前に特定されているものとする。
(演算部の処理)
図11~図12は、第3の実施形態に係る演算部の動作を詳細に説明するための図である。
図11は、検査対象モデルMODの要素別に規定される故障モデルの例を示している。図11は、信号線で起こる不具合の一つである“混触の発生”を示す故障モデルである。図11に示す故障モデルによれば、信号線は、混触が発生していない状態(False)から「1-λ」の確率で同状態(False)に留まり、「λ」の確率で混触が発生した状態(True)に遷移する。そして、いったん混触が発生した後は、常に(1の確率で)同状態(True)に留まり続ける。なお、図示を省略するが、信号線における“断線の発生”についても個別に故障モデルが規定される。また、マニュアルスイッチである要素X1についての故障モデル、及び、リレースイッチである要素A1についての故障モデル等も同様に規定されている。
図12は、演算部104の処理を具体的に説明するための図である。本実施形態に係る演算部104は、処理部100によって作成された不具合リストL(図6)が作成された後(図4のステップS02の後)、当該不具合リストLに示される不安全事象の発生に至る確率を演算する。
具体的には、演算部104は、不具合リストLに示される1回目の状態遷移が起きる確率(状態遷移確率λ1)を演算する。ここで、演算部104は、1回目の状態遷移で変化した要素の故障モデルを用いて状態遷移確率λ1を演算する(図11参照)。同様に、演算部104は、不具合リストLに示される2回目の状態遷移が起きる確率(状態遷移確率λ2)を演算する。ここで、演算部104は、2回目の状態遷移で変化した要素の故障モデルを用いて状態遷移確率λ2を演算する。以下、同様にして、不安全事象(状態ST2)に至るまでの各状態遷移確率λ3、λ4、・・、λ6を演算する。そして、演算部104は、不具合リストLで示された状態遷移が起こり得る確率、即ち、初期状態(状態ST1)から不安全事象(状態ST2)に至る確率(λ1×λ2×・・×λ6)を演算する。
(作用、効果)
以上の通り、第3の実施形態に係る検証処理装置1は、要素ごとに規定された不具合発生確率λに基づいて、検査対象モデルMODが初期状態から不安全事象に至る確率を演算する演算部104を更に備える。
これにより、検査対象モデルMODに対する最初のモデル検査(図4のステップS01)の結果として不具合リストLが作成された場合に、その不安全事象に至るすべての確率の総和を求めることができる。そして、その確率に応じて、反例解釈及び対策の優先度を適切に定めることができる。例えば、図4のステップS02で作成された不具合リストに示される状態遷移の発生確率が極めて低い場合(所定の判定閾値に満たない場合)には、図4のステップS03以降の処理を省略し、直ちに別の不具合リストLについての絞り込みや反例検証に移行するという判断を下すことができる。
以上より、検査対象モデルMODの反例解釈の作業について、一層の効率化を図ることができる。
上述の第1~第3の実施形態において、上述したCPU10の各種処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって上記各種処理が行われる。また、コンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、CD-ROM、DVD-ROM、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしてもよい。
上記プログラムは、上述した機能の一部を実現するためのものであってもよい。更に、上述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル(差分プログラム)であってもよい。
以上のとおり、本発明に係るいくつかの実施形態を説明したが、これら全ての実施形態は、例として提示したものであり、発明の範囲を限定することを意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これらの実施形態及びその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 検証処理装置
10 CPU
100 処理部
101 選択部
102 再構築部
103 特定部
104 演算部
11 メモリ
12 ディスプレイ
13 入力デバイス
14 ストレージ
MOD 検査対象モデル
L 不具合リスト

Claims (11)

  1. 検査対象モデルに対してモデル検査を実施する処理部と、
    前記モデル検査の結果に基づき、不安全事象に至る過程で状態が変化した要素の中から一つの要素を選択する選択部と、
    を備え、
    前記処理部は、更に、前記一つの要素を除外してなる検査対象モデルに対して再度のモデル検査を実施し、
    前記再度のモデル検査で最初のモデル検査と同じ不安全事象に至らなかった場合に、前記一つの要素を前記検査対象モデルに戻し、前記一つの要素とは異なる要素を前記検査対象モデルから除外してなる検査対象モデルに対して再度のモデル検査を実施する、
    検証処理装置。
  2. 前記処理部は、
    前記再度のモデル検査で最初のモデル検査と同じ不安全事象に至った場合に、前記一つの要素を前記検査対象モデルに戻すことなく、前記一つの要素とは異なる要素を前記検査対象モデルから除外してなる検査対象モデルに対して再度のモデル検査を実施する
    請求項1に記載の検証処理装置。
  3. 前記処理部は、
    前記検査対象モデルに対する最初のモデル検査において特定された、不安全事象に至るまでの遷移ステップ数以下の範囲で、前記再度のモデル検査を実施する
    請求項1から請求項2のいずれか一項に記載の検証処理装置。
  4. 前記再度のモデル検査の結果に基づいて抽出された要素から不安全事象の定義に含まれる要素までの最短パスを特定する特定部を更に備える
    請求項1から請求項3のいずれか一項に記載の検証処理装置。
  5. 要素ごとに規定された不具合発生確率に基づいて、前記検査対象モデルが初期状態から不安全事象に至る確率を演算する演算部を更に備える
    請求項1から請求項4のいずれか一項に記載の検証処理装置。
  6. 前記選択部は、前記確率が所定の判定閾値を下回る場合、前記モデル検査の結果に基づき前記一つの要素を選択する処理を省略する
    請求項5に記載の検証処理装置。
  7. 検査対象モデルに対してモデル検査を実施するステップと、
    前記モデル検査の結果に基づき、不安全事象に至る過程で状態が変化した要素の中から一つの要素を選択するステップと、
    前記一つの要素を除外してなる検査対象モデルに対して再度のモデル検査を実施するステップと、
    前記再度のモデル検査で最初のモデル検査と同じ不安全事象に至らなかった場合に、前記一つの要素を前記検査対象モデルに戻し、前記一つの要素とは異なる要素を前記検査対象モデルから除外してなる検査対象モデルに対して再度のモデル検査を実施するステップと、
    を有する検証処理方法。
  8. 検証処理装置のコンピュータに、
    検査対象モデルに対してモデル検査を実施するステップと、
    前記モデル検査の結果に基づき、不安全事象に至る過程で状態が変化した要素の中から一つの要素を選択するステップと、
    前記一つの要素を除外してなる検査対象モデルに対して再度のモデル検査を実施するステップと、
    前記再度のモデル検査で最初のモデル検査と同じ不安全事象に至らなかった場合に、前記一つの要素を前記検査対象モデルに戻し、前記一つの要素とは異なる要素を前記検査対象モデルから除外してなる検査対象モデルに対して再度のモデル検査を実施するステップと、
    を実行させるプログラム。
  9. 検査対象モデルに対してモデル検査を実施する処理部と、
    前記モデル検査の結果に基づき、不安全事象に至る過程で状態が変化した要素の中から一つの要素を選択する選択部と、
    を備え、
    前記処理部は、更に、前記一つの要素を除外してなる検査対象モデルに対して再度のモデル検査を実施し、
    前記検査対象モデルに対する最初のモデル検査において特定された、不安全事象に至るまでの遷移ステップ数以下の範囲で、前記再度のモデル検査を実施する
    検証処理装置。
  10. 検査対象モデルに対してモデル検査を実施する処理部と、
    前記モデル検査の結果に基づき、不安全事象に至る過程で状態が変化した要素の中から一つの要素を選択する選択部と、
    を備え、
    前記処理部は、更に、前記一つの要素を除外してなる検査対象モデルに対して再度のモデル検査を実施し、
    要素ごとに規定された不具合発生確率に基づいて、前記検査対象モデルが初期状態から不安全事象に至る確率を演算する演算部を更に備える
    検証処理装置。
  11. 前記選択部は、前記確率が所定の判定閾値を下回る場合、前記モデル検査の結果に基づき前記一つの要素を選択する処理を省略する
    請求項10に記載の検証処理装置。
JP2018206518A 2018-11-01 2018-11-01 検証処理装置、検証処理方法及びプログラム Active JP7214440B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018206518A JP7214440B2 (ja) 2018-11-01 2018-11-01 検証処理装置、検証処理方法及びプログラム
SG11202103007XA SG11202103007XA (en) 2018-11-01 2019-10-03 Validation processing device, validation processing method, and program
PCT/JP2019/039133 WO2020090345A1 (ja) 2018-11-01 2019-10-03 検証処理装置、検証処理方法及びプログラム
US17/278,491 US11347918B2 (en) 2018-11-01 2019-10-03 Validation processing device, validation processing method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018206518A JP7214440B2 (ja) 2018-11-01 2018-11-01 検証処理装置、検証処理方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2020071759A JP2020071759A (ja) 2020-05-07
JP7214440B2 true JP7214440B2 (ja) 2023-01-30

Family

ID=70464004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018206518A Active JP7214440B2 (ja) 2018-11-01 2018-11-01 検証処理装置、検証処理方法及びプログラム

Country Status (4)

Country Link
US (1) US11347918B2 (ja)
JP (1) JP7214440B2 (ja)
SG (1) SG11202103007XA (ja)
WO (1) WO2020090345A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7204609B2 (ja) * 2019-07-30 2023-01-16 三菱重工エンジニアリング株式会社 検証処理装置、検証方法及びプログラム
JP7354051B2 (ja) 2020-04-13 2023-10-02 三菱重工業株式会社 水素放出・貯蔵システム、水素放出・貯蔵方法、アンモニア製造装置、ガスタービン、燃料電池、および製鉄所
JP7345432B2 (ja) * 2020-06-03 2023-09-15 三菱重工業株式会社 検証処理装置、検証処理方法およびプログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009053938A (ja) 2007-08-27 2009-03-12 Toshiba Corp 複数モデルに基づく設備診断システム及びその設備診断方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961250A (en) * 1974-05-08 1976-06-01 International Business Machines Corporation Logic network test system with simulator oriented fault test generator
JPH04310185A (ja) * 1991-04-09 1992-11-02 Nec Corp 論理回路のテストパタン生成方式
JP3056026B2 (ja) * 1993-07-29 2000-06-26 株式会社日立製作所 論理シミュレーション方法
JPH07146800A (ja) * 1993-11-25 1995-06-06 Hitachi Ltd エージェントシステムにおけるルール整合性チェック方法およびエージェントシステム
US5559811A (en) * 1994-09-14 1996-09-24 Lucent Technologies Inc. Method for identifying untestable and redundant faults in sequential logic circuits.
US5566187A (en) * 1994-09-14 1996-10-15 Lucent Technologies Inc. Method for identifying untestable faults in logic circuits
JP3418034B2 (ja) * 1995-04-04 2003-06-16 株式会社日立製作所 イベント制御装置およびイベント制御方法
JPH11149491A (ja) * 1997-11-17 1999-06-02 Toshiba Corp 故障検出率評価方法
US6067651A (en) * 1998-02-20 2000-05-23 Hewlett-Packard Company Test pattern generator having improved test sequence compaction
US20050149301A1 (en) * 1999-09-24 2005-07-07 Nec Corporation Method for design validation using retiming
US6874135B2 (en) * 1999-09-24 2005-03-29 Nec Corporation Method for design validation using retiming
US7315802B1 (en) * 2003-05-06 2008-01-01 Xilinx, Inc. Methods of logic reduction in electrical circuits utilizing fault simulation
JP4744980B2 (ja) * 2005-08-25 2011-08-10 株式会社東芝 パターン検証方法、そのプログラム、半導体装置の製造方法
JP2008071135A (ja) 2006-09-14 2008-03-27 Nec Corp 検証処理装置
JP4477054B2 (ja) 2007-11-15 2010-06-09 株式会社東芝 反例解析支援装置
US20120198399A1 (en) * 2011-01-31 2012-08-02 Sean Arash Safarpour System, method and computer program for determining fixed value, fixed time, and stimulus hardware diagnosis
JP5931760B2 (ja) 2013-01-21 2016-06-08 三菱重工業株式会社 列車運行制御検査装置、列車運行制御検査方法及びプログラム
DE112013006981T5 (de) * 2013-04-26 2016-04-07 Hitachi, Ltd. Steuersystem Prüfmittel
US10095813B2 (en) * 2013-11-18 2018-10-09 The Boeing Company Safety analysis of a complex system using component-oriented fault trees
JP2016085152A (ja) * 2014-10-28 2016-05-19 富士通株式会社 診断装置、診断プログラム及び診断方法
US11182810B1 (en) * 2015-06-26 2021-11-23 Groupon, Inc. Method, apparatus, and computer program product for merchant classification
JP6604892B2 (ja) * 2016-04-08 2019-11-13 株式会社日立製作所 ルールテスト装置およびルールテスト方法
JP6811066B2 (ja) * 2016-09-30 2021-01-13 三菱重工業株式会社 リスク評価装置、リスク変化量の評価方法及びプログラム
US11276089B1 (en) * 2017-12-20 2022-03-15 Groupon, Inc. Method, apparatus, and computer program product for adaptive tail digital content object bid value generation
JP7038554B2 (ja) 2018-01-17 2022-03-18 三菱重工エンジニアリング株式会社 検証処理装置、ロジック生成装置及び検証処理方法
JP2022505925A (ja) * 2018-11-01 2022-01-14 メルク パテント ゲーエムベーハー 抗tim-3抗体
US11282208B2 (en) * 2018-12-24 2022-03-22 Adobe Inc. Identifying target objects using scale-diverse segmentation neural networks
US11279032B2 (en) * 2019-04-11 2022-03-22 Applied Materials, Inc. Apparatus, systems, and methods for improved joint coordinate teaching accuracy of robots

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009053938A (ja) 2007-08-27 2009-03-12 Toshiba Corp 複数モデルに基づく設備診断システム及びその設備診断方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
森川 郁也 他,モデル検査によるWebセッションのセキュリティ欠陥検出手法,電子情報通信学会技術研究報告,社団法人電子情報通信学会,2007年04月12日,第107巻 第5号,第29頁-第34頁,ISSN:0913-5685
青木 善貴 他,開発現場を想定したモデル検査に基づくプログラムの欠陥抽出手法,電子情報通信学会技術研究報告,社団法人電子情報通信学会,2012年01月16日,第111巻 第396号,第43頁-第48頁, ISSN:0913-5685

Also Published As

Publication number Publication date
WO2020090345A1 (ja) 2020-05-07
US11347918B2 (en) 2022-05-31
JP2020071759A (ja) 2020-05-07
US20220114314A1 (en) 2022-04-14
SG11202103007XA (en) 2021-05-28

Similar Documents

Publication Publication Date Title
JP7214440B2 (ja) 検証処理装置、検証処理方法及びプログラム
US10489520B2 (en) Method and apparatus for injecting fault and analyzing fault tolerance
US11507483B2 (en) Method for analyzing a physical system architecture of a safety-critical system
US8875064B2 (en) Automated design rule checking (DRC) test case generation
US20160162628A1 (en) Generic design rule checking (drc) test case extraction
TW201911088A (zh) 對電子裝置的安全電路進行模擬的方法
US11003817B2 (en) Hard error simulation and usage thereof
JP6592605B2 (ja) Ecuシミュレーション装置
KR20200139788A (ko) 데이터 변환 파이프라인용 하드웨어 설계 검증
CN104461791A (zh) 一种信息处理方法及处理装置
US20160116533A1 (en) Diagnostic apparatus
JP2020517018A (ja) 偶発的なハードウェア故障の確率的メトリック
JP7204609B2 (ja) 検証処理装置、検証方法及びプログラム
JP6811066B2 (ja) リスク評価装置、リスク変化量の評価方法及びプログラム
US8468409B2 (en) Speed-path debug using at-speed scan test patterns
EP3553681B1 (en) Method and apparatus for error test coverage determination for a circuit by simulation
JP7345432B2 (ja) 検証処理装置、検証処理方法およびプログラム
JP4652317B2 (ja) 論理回路の機能検証装置、機能カバレッジアイテムの検証方法及びプログラム
JP2013003633A (ja) 故障再現装置、故障再現方法
Souari et al. An automated fault injection for evaluation of LUTs robustness in SRAM-based FPGAs
JP5035663B2 (ja) 診断装置、診断方法、その診断方法をコンピュータに実行させることが可能なプログラム、及びそのプログラムを記録した記録媒体
JP2016014959A (ja) 情報処理装置、反例処理方法、及び、プログラム
JP5333956B2 (ja) 診断装置、診断方法、その診断方法をコンピュータに実行させることが可能なプログラム、及びそのプログラムを記録した記録媒体
JP2022183494A (ja) 事象シナリオ予測システム、事象シナリオ予測方法及びプログラム
JP5050892B2 (ja) トランスファーゲート接続ルール生成システム、生成方法およびプログラム

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20211022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230118

R150 Certificate of patent or registration of utility model

Ref document number: 7214440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350