JP3056026B2 - 論理シミュレーション方法 - Google Patents
論理シミュレーション方法Info
- Publication number
- JP3056026B2 JP3056026B2 JP5188042A JP18804293A JP3056026B2 JP 3056026 B2 JP3056026 B2 JP 3056026B2 JP 5188042 A JP5188042 A JP 5188042A JP 18804293 A JP18804293 A JP 18804293A JP 3056026 B2 JP3056026 B2 JP 3056026B2
- Authority
- JP
- Japan
- Prior art keywords
- result data
- simulation
- electronic circuit
- simulation result
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、論理シミュレーション
方法に関し、特に、論理変更後の電子回路の動作確認お
よび高レベル記述された論理を低レベル記述に変換した
後の電子回路の動作確認を効率よく行う論理シミュレー
ション方法に関するものである。
方法に関し、特に、論理変更後の電子回路の動作確認お
よび高レベル記述された論理を低レベル記述に変換した
後の電子回路の動作確認を効率よく行う論理シミュレー
ション方法に関するものである。
【０００２】
【従来の技術】従来、設計段階における電子回路の動作
を確認する方法として、論理シミュレーションが一般に
用いられている。この論理シミュレーションにおいて
は、電子回路の論理接続情報を格納した論理ファイルを
もとに、電子回路の動作を電子計算機上に再現し、この
電子回路が設計者の意図した通りの動作をするか否かを
タイムチャート等をもとに人手によって確認することに
より、設計中の論理に不良があるか否かを検査してい
る。
を確認する方法として、論理シミュレーションが一般に
用いられている。この論理シミュレーションにおいて
は、電子回路の論理接続情報を格納した論理ファイルを
もとに、電子回路の動作を電子計算機上に再現し、この
電子回路が設計者の意図した通りの動作をするか否かを
タイムチャート等をもとに人手によって確認することに
より、設計中の論理に不良があるか否かを検査してい
る。
【０００３】万一、論理シミュレーションにおいて、設
計者の意図した通りに論理が動作しないことが摘出され
た場合、設計者は論理修正を実施し、対策されたことを
確認するとともに、すでに確認されている他の機能につ
いても、その機能動作が前記論理修正により影響を受け
ていないことを再確認するための再シミュレーションを
行う。この再シミュレーションにおける結果確認は人手
により行っている。
計者の意図した通りに論理が動作しないことが摘出され
た場合、設計者は論理修正を実施し、対策されたことを
確認するとともに、すでに確認されている他の機能につ
いても、その機能動作が前記論理修正により影響を受け
ていないことを再確認するための再シミュレーションを
行う。この再シミュレーションにおける結果確認は人手
により行っている。
【０００４】また、電子回路製造後の調整などで不良が
摘出された場合は、論理ファイルを修正し、不良対策が
施されたことを論理シミュレーションにより確認すると
ともに、他の機能についても、その動作が前記論理修正
により影響を受けていないことを再確認するための再シ
ミュレーションを行う。この再シミュレーションにおけ
る結果確認も人手により行っている。
摘出された場合は、論理ファイルを修正し、不良対策が
施されたことを論理シミュレーションにより確認すると
ともに、他の機能についても、その動作が前記論理修正
により影響を受けていないことを再確認するための再シ
ミュレーションを行う。この再シミュレーションにおけ
る結果確認も人手により行っている。
【０００５】また、近年、電子回路は大規模、高機能化
しているため動作／機能レベルの論理シミュレーション
における動作確認が普及しているが、電子回路製造のた
めにはゲートレベルにおける論理記述が必要なため、動
作／機能レベルの論理記述をゲートレベルにおける論理
記述に変換し、ゲートレベルで論理シミュレーションを
行い、再度、動作確認を行う必要がある。この確認も人
手により行なっている。
しているため動作／機能レベルの論理シミュレーション
における動作確認が普及しているが、電子回路製造のた
めにはゲートレベルにおける論理記述が必要なため、動
作／機能レベルの論理記述をゲートレベルにおける論理
記述に変換し、ゲートレベルで論理シミュレーションを
行い、再度、動作確認を行う必要がある。この確認も人
手により行なっている。
【０００６】一方、電子回路の動作を確認する方法とし
て、特開平３−８３１７０号公報に開示されているよう
に、電子回路の仕様を論理回路に変換し、設計中の電子
回路と組合わせて論理シミュレーションを行う方法が知
られている。
て、特開平３−８３１７０号公報に開示されているよう
に、電子回路の仕様を論理回路に変換し、設計中の電子
回路と組合わせて論理シミュレーションを行う方法が知
られている。
【０００７】また、特開平４−１５３７７６号公報のよ
うに、論理回路の機能仕様を正しく反映した機能記述回
路モデルと、論理接続記述された回路モデルとに対して
同一テストパタンによるシミュレーションを行い、不一
致点を抽出し、その不一致点のみに着目して論理バグを
解析するためのテストパタンを発生し、このテストパタ
ンを使って、機能記述回路モデルと論理接続記述回路モ
デルに対し論理シミュレーションを行い、論理接続記述
回路モデルに対しての状態値リストと不一致情報を出力
する技術が知られている。
うに、論理回路の機能仕様を正しく反映した機能記述回
路モデルと、論理接続記述された回路モデルとに対して
同一テストパタンによるシミュレーションを行い、不一
致点を抽出し、その不一致点のみに着目して論理バグを
解析するためのテストパタンを発生し、このテストパタ
ンを使って、機能記述回路モデルと論理接続記述回路モ
デルに対し論理シミュレーションを行い、論理接続記述
回路モデルに対しての状態値リストと不一致情報を出力
する技術が知られている。
【０００８】
【発明が解決しようとする課題】しかしながら、前記の
ような論理シミュレーション結果を人手によって確認す
る方法においては、設計者の負担が大きく、論理不良を
見逃す可能性がある。
ような論理シミュレーション結果を人手によって確認す
る方法においては、設計者の負担が大きく、論理不良を
見逃す可能性がある。
【０００９】また、前記特開平３−８３１７０号公報に
おける技術は、新規設計時ばかりでなく、論理修正時に
おいても仕様を論理回路に変換した後、論理シミュレー
ションを行うため、設計中の電子回路のみの論理シミュ
レーションを行う場合に比較して、シミュレーション対
象規模が大きくなり、この処理のための電子計算機の稼
働時間が大幅に増大するという問題がある。
おける技術は、新規設計時ばかりでなく、論理修正時に
おいても仕様を論理回路に変換した後、論理シミュレー
ションを行うため、設計中の電子回路のみの論理シミュ
レーションを行う場合に比較して、シミュレーション対
象規模が大きくなり、この処理のための電子計算機の稼
働時間が大幅に増大するという問題がある。
【００１０】また、前記特開平４−１５３７７６号公報
に開示されている技術は、機能記述回路モデルと論理接
続記述回路モデルとの不一致点を検出し、論理バグの解
析を行うものであり、論理変更後の回路動作の確認はで
きないという問題がある。
に開示されている技術は、機能記述回路モデルと論理接
続記述回路モデルとの不一致点を検出し、論理バグの解
析を行うものであり、論理変更後の回路動作の確認はで
きないという問題がある。
【００１１】本発明の目的は、論理修正時、あるいは抽
象度の高い論理記述を抽象度の低い論理記述に変換した
時点で実施する論理シミュレーションの結果確認工数を
低減する論理シミュレーション方法を提供することにあ
る。
象度の高い論理記述を抽象度の低い論理記述に変換した
時点で実施する論理シミュレーションの結果確認工数を
低減する論理シミュレーション方法を提供することにあ
る。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、シミュレーション対象の電子回路の正常
動作時のシミュレーション結果データと、前記電子回路
の再シミュレーション結果データの変化時刻が一致する
か否かを比較する、あるいは変化時刻の差が許容範囲内
であるか否かを比較する、あるいは変化順序が等しいか
否かを比較する、あるいは指定された時間範囲で比較
し、その比較結果を出力することを特徴とする。
に、本発明は、シミュレーション対象の電子回路の正常
動作時のシミュレーション結果データと、前記電子回路
の再シミュレーション結果データの変化時刻が一致する
か否かを比較する、あるいは変化時刻の差が許容範囲内
であるか否かを比較する、あるいは変化順序が等しいか
否かを比較する、あるいは指定された時間範囲で比較
し、その比較結果を出力することを特徴とする。
【００１３】
【作用】前記手段によれば、シミュレーション対象の電
子回路の正常動作時のシミュレーション結果データと再
シミュレーション結果データとを比較し、変化時刻が一
致するか否か、あるいは変化時刻の差が許容範囲内であ
るか否か、あるいは変化順序が等しいか否かの比較結果
が出力される。あるいは、指定された時間範囲での比較
結果が出力される。この比較結果の出力内容によってシ
ミュレーション対象の電子回路の良否が分かる。
子回路の正常動作時のシミュレーション結果データと再
シミュレーション結果データとを比較し、変化時刻が一
致するか否か、あるいは変化時刻の差が許容範囲内であ
るか否か、あるいは変化順序が等しいか否かの比較結果
が出力される。あるいは、指定された時間範囲での比較
結果が出力される。この比較結果の出力内容によってシ
ミュレーション対象の電子回路の良否が分かる。
【００１４】これにより、論理変更後の論理シミュレー
ションの結果確認工数が低減されることになる。
ションの結果確認工数が低減されることになる。
【００１５】
【実施例】以下、本発明の一実施例を図面により詳細に
説明する。
説明する。
【００１６】図１は、電子回路を論理検証するための論
理シミュレーションのシステム構成図である。
理シミュレーションのシステム構成図である。
【００１７】図１において、１００は電子回路のゲート
接続情報とゲートディレー値を格納したゲート記述ファ
イルであり、１１０は論理シミュレーションのための入
力パターンを格納するテストデータファイルである。
接続情報とゲートディレー値を格納したゲート記述ファ
イルであり、１１０は論理シミュレーションのための入
力パターンを格納するテストデータファイルである。
【００１８】１２０はシミュレーション対象電子回路と
等価な動作レベルの電子回路を格納する動作レベル記述
ファイルであり、１３０はゲート記述ファイル１００と
テストデータファイル１１０の内容を入力し、シミュレ
ーション結果を出力する論理シミュレーション処理部で
ある。
等価な動作レベルの電子回路を格納する動作レベル記述
ファイルであり、１３０はゲート記述ファイル１００と
テストデータファイル１１０の内容を入力し、シミュレ
ーション結果を出力する論理シミュレーション処理部で
ある。
【００１９】論理シミュレーション処理部１３０は、ゲ
ート記述処理部１４０と動作レベル記述処理部１５０と
から構成される。
ート記述処理部１４０と動作レベル記述処理部１５０と
から構成される。
【００２０】１６０はゲート記述ファイル１００とテス
トデータファイル１１０の内容をシミュレーションし、
その内部状態を求めた結果を格納する結果ファイルＡで
あり、１７０は動作レベル記述処理部１５０により動作
レベル記述ファイル１２０の内容を処理した結果を格納
する結果ファイルＢである。
トデータファイル１１０の内容をシミュレーションし、
その内部状態を求めた結果を格納する結果ファイルＡで
あり、１７０は動作レベル記述処理部１５０により動作
レベル記述ファイル１２０の内容を処理した結果を格納
する結果ファイルＢである。
【００２１】１８０は結果ファイルＡ１６０および結果
ファイルＢ１７０の内容を入力し、シミュレーション対
象電子回路の動作を判定する判定部であり、判定結果を
判定結果リスト１９０に出力する。
ファイルＢ１７０の内容を入力し、シミュレーション対
象電子回路の動作を判定する判定部であり、判定結果を
判定結果リスト１９０に出力する。
【００２２】図２は動作レベル記述ファイル１２０の内
容を示す図であり、シミュレーション結果が、設計者の
意図した通りに動作するか否かを判定するために、入力
信号Ａ２０１、Ｂ２０２およびＳ２０３の変化後、出力
信号Ｘ２０４が変化するまでの時間に関する許容範囲Ａ
２０５およびＢ２０６と、比較モード（COMPARE MODE）
２０７、および良否の判定時間（比較時間範囲:COMPARE
TIME）２０８が記述されている。
容を示す図であり、シミュレーション結果が、設計者の
意図した通りに動作するか否かを判定するために、入力
信号Ａ２０１、Ｂ２０２およびＳ２０３の変化後、出力
信号Ｘ２０４が変化するまでの時間に関する許容範囲Ａ
２０５およびＢ２０６と、比較モード（COMPARE MODE）
２０７、および良否の判定時間（比較時間範囲:COMPARE
TIME）２０８が記述されている。
【００２３】図２おいて、ここでは、時間的な許容範囲
Ａ２０５およびＢ２０６として最大時間差を５ｎｓ（de
lay MAX 5）とし、最小時間差は、記述が省略してある
が０ｎｓ（delay MIN 0）とする。また、良否の判定時
間２０８は８〜２６ｎｓとし（COMPARE TIME =8〜2
6）、判定手段として比較モード２０７により、比較対
象信号の信号値と変化時刻の差が許容範囲内であるか否
か比較することにより行なうものとする（例：COMPARE
MODE =2）。
Ａ２０５およびＢ２０６として最大時間差を５ｎｓ（de
lay MAX 5）とし、最小時間差は、記述が省略してある
が０ｎｓ（delay MIN 0）とする。また、良否の判定時
間２０８は８〜２６ｎｓとし（COMPARE TIME =8〜2
6）、判定手段として比較モード２０７により、比較対
象信号の信号値と変化時刻の差が許容範囲内であるか否
か比較することにより行なうものとする（例：COMPARE
MODE =2）。
【００２４】図３はシミュレーション対象電子回路であ
るセレクター論理回路を有するＬＳＩ（Large Scale In
tegration:大規模集積回路）の回路図であり、ゲート記
述ファイル１００に、このＬＳＩ（以下、電子回路３０
０という）のゲート接続情報およびゲートディレー値が
格納されている。
るセレクター論理回路を有するＬＳＩ（Large Scale In
tegration:大規模集積回路）の回路図であり、ゲート記
述ファイル１００に、このＬＳＩ（以下、電子回路３０
０という）のゲート接続情報およびゲートディレー値が
格納されている。
【００２５】図３において、入力信号Ａ´３０１、Ｂ´
３０２、Ｓ´３０３および出力信号Ｘ´３０４は、それ
ぞれ図２の動作レベル記述ファイル１２０内容である入
力信号Ａ２０１、Ｂ２０２、Ｓ２０３およびの変化後の
出力信号Ｘ２０４に対応している。
３０２、Ｓ´３０３および出力信号Ｘ´３０４は、それ
ぞれ図２の動作レベル記述ファイル１２０内容である入
力信号Ａ２０１、Ｂ２０２、Ｓ２０３およびの変化後の
出力信号Ｘ２０４に対応している。
【００２６】なお、テストデータファイル１１０は論理
シミュレーションのためにゲート記述された電子回路３
００と、電子回路３００の動作を記述した動作レベル記
述ファイル１２０に与えられる入力パターンを格納した
ファイルであり、テスト項目毎に作成される。
シミュレーションのためにゲート記述された電子回路３
００と、電子回路３００の動作を記述した動作レベル記
述ファイル１２０に与えられる入力パターンを格納した
ファイルであり、テスト項目毎に作成される。
【００２７】また、結果ファイルＢ１７０は動作レベル
記述処理部１５０で動作レベル記述ファイル１２０を処
理した結果であり、すでに動作が期待値と同じであるこ
とを確認済みであるものとする。
記述処理部１５０で動作レベル記述ファイル１２０を処
理した結果であり、すでに動作が期待値と同じであるこ
とを確認済みであるものとする。
【００２８】また、動作レベル記述で求めた出力信号Ｘ
２０４の結果は、変化時刻の差が最小値で計算され出力
されるものとしている。
２０４の結果は、変化時刻の差が最小値で計算され出力
されるものとしている。
【００２９】図４は入力信号Ａ２０１（Ａ´２０１
´）、Ｂ２０２（Ｂ´２０２´）およびＳ２０３（Ｓ´
２０３´）に対する出力信号Ｘ２０４（Ｘ´２０４´）
を示すタイムチャート４００である。
´）、Ｂ２０２（Ｂ´２０２´）およびＳ２０３（Ｓ´
２０３´）に対する出力信号Ｘ２０４（Ｘ´２０４´）
を示すタイムチャート４００である。
【００３０】図４において、出力信号Ｘ２０４と出力信
号Ｘ´２０４´が比較対象信号であり、図２における良
否の判定時間（比較時間範囲:COMPARE TIME）２０８の
記述より時刻８〜２６ｎＳであり、比較時間内で比較対
象信号である出力信号Ｘ２０４と出力信号Ｘ´２０４´
の同じ信号値の変化時刻を読み取り、変化時刻の差を求
める。
号Ｘ´２０４´が比較対象信号であり、図２における良
否の判定時間（比較時間範囲:COMPARE TIME）２０８の
記述より時刻８〜２６ｎＳであり、比較時間内で比較対
象信号である出力信号Ｘ２０４と出力信号Ｘ´２０４´
の同じ信号値の変化時刻を読み取り、変化時刻の差を求
める。
【００３１】この場合の変化時刻の差は、１回目＝時刻
３、２回目＝時刻４となり、いずれも変化時刻の許容範
囲２０５内であるため良否判定は、「良」として判定結
果リスト１９０に出力する。
３、２回目＝時刻４となり、いずれも変化時刻の許容範
囲２０５内であるため良否判定は、「良」として判定結
果リスト１９０に出力する。
【００３２】図５は実施例の論理シミュレーションシス
テムの処理手順を示すフローチャートである。
テムの処理手順を示すフローチャートである。
【００３３】以下、図５のフローチャートに従い、本発
明に係る論理シミュレーション方法の処理の流れについ
て説明する。
明に係る論理シミュレーション方法の処理の流れについ
て説明する。
【００３４】まず、比較対象となるゲート記述ファイル
１００の内容とゲート記述ファイル１００への入力とな
るテストデータファイル１１０の内容をそれぞれ入力す
る（ステップ５０１、５０２）。
１００の内容とゲート記述ファイル１００への入力とな
るテストデータファイル１１０の内容をそれぞれ入力す
る（ステップ５０１、５０２）。
【００３５】次に、これらのファイルの内容に従って論
理シミュレーションが実施され（ステップ５０３）、ゲ
ートレベルにおける論理シミュレーション結果が結果フ
ァイルＡ１６０に出力される。
理シミュレーションが実施され（ステップ５０３）、ゲ
ートレベルにおける論理シミュレーション結果が結果フ
ァイルＡ１６０に出力される。
【００３６】次に、ゲートレベルと動作レベルでのシミ
ュレーション結果を比較するため、結果ファイルＡ１６
０からステップ５０３のシミュレーション結果が読み込
まれ、同時に、既に格納されている動作レベルにおける
シミュレーション結果が結果ファイルＢ１７０から読み
込まれる（ステップ５０４）。
ュレーション結果を比較するため、結果ファイルＡ１６
０からステップ５０３のシミュレーション結果が読み込
まれ、同時に、既に格納されている動作レベルにおける
シミュレーション結果が結果ファイルＢ１７０から読み
込まれる（ステップ５０４）。
【００３７】次に、動作レベル記述ファイル１２０を読
み込み、比較処理に必要な比較モード２０７とこの比較
モード２０７に必要な情報を読み込む（ステップ５０
５）。
み込み、比較処理に必要な比較モード２０７とこの比較
モード２０７に必要な情報を読み込む（ステップ５０
５）。
【００３８】ここで、比較モード２０７が比較対象信号
の信号値と変化時刻の一致を比較する場合であれば、
「ステップ５０６：比較モード（１）」とし、また、比
較モード２０７が比較対象信号の信号値と変化時刻の差
が許容範囲内であるか否かを比較する場合であれば、
「ステップ５０７：比較モード（２）」とし、さらに、
比較モード２０７が比較対象信号の信号値と変化順序が
等しいか否かを比較する場合であれば、「ステップ５０
８：比較モード（３）」とする。
の信号値と変化時刻の一致を比較する場合であれば、
「ステップ５０６：比較モード（１）」とし、また、比
較モード２０７が比較対象信号の信号値と変化時刻の差
が許容範囲内であるか否かを比較する場合であれば、
「ステップ５０７：比較モード（２）」とし、さらに、
比較モード２０７が比較対象信号の信号値と変化順序が
等しいか否かを比較する場合であれば、「ステップ５０
８：比較モード（３）」とする。
【００３９】また、比較モード２０７に必要な情報と
は、実施例のように比較モード２０７が「比較モード
（２）」の場合は、変化時刻の許容範囲Ａ２０５または
Ｂ２０６である。
は、実施例のように比較モード２０７が「比較モード
（２）」の場合は、変化時刻の許容範囲Ａ２０５または
Ｂ２０６である。
【００４０】なお、良否の判定時間２０８の指定があれ
ばステップ５０５において比較モード２０７を読み込む
時に同時に読み込むこととする。
ばステップ５０５において比較モード２０７を読み込む
時に同時に読み込むこととする。
【００４１】そして、この比較モード２０７の判定結果
が、「比較モード（１）」（ステップ５０６：ＹＥＳ）
であれば、ステップ５０９進み、動作レベル記述で指定
された比較時間範囲で比較対象信号の信号値と変化時刻
を比較し、比較結果を判定結果リスト１９０に出力し
（ステップ５１２）、処理を終了する。
が、「比較モード（１）」（ステップ５０６：ＹＥＳ）
であれば、ステップ５０９進み、動作レベル記述で指定
された比較時間範囲で比較対象信号の信号値と変化時刻
を比較し、比較結果を判定結果リスト１９０に出力し
（ステップ５１２）、処理を終了する。
【００４２】また、比較モード２０７の判定結果が、
「比較モード（２）」（ステップ５０７：ＹＥＳ）であ
れば、ステップ５１０に進み動作レベル記述で指定され
た比較時間範囲で比較対象信号の信号値と変化時刻の差
が許容範囲内であるか否かを比較し、比較結果を判定結
果リスト１９０に出力し（ステップ５１２）、処理を終
了する。
「比較モード（２）」（ステップ５０７：ＹＥＳ）であ
れば、ステップ５１０に進み動作レベル記述で指定され
た比較時間範囲で比較対象信号の信号値と変化時刻の差
が許容範囲内であるか否かを比較し、比較結果を判定結
果リスト１９０に出力し（ステップ５１２）、処理を終
了する。
【００４３】さらに、比較モード２０７の判定結果が、
「比較モード（３）」（ステップ５０８：ＹＥＳ）であ
れば、ステップ５１１に進み、動作レベル記述で指定さ
れた比較時間範囲で比較対象信号の信号値と変化順序が
等しいか否かを比較し、比較結果を判定結果リスト１９
０に出力し（ステップ５１２）、処理を終了する。
「比較モード（３）」（ステップ５０８：ＹＥＳ）であ
れば、ステップ５１１に進み、動作レベル記述で指定さ
れた比較時間範囲で比較対象信号の信号値と変化順序が
等しいか否かを比較し、比較結果を判定結果リスト１９
０に出力し（ステップ５１２）、処理を終了する。
【００４４】これにより、従来、論理変更後の再シミュ
レーション結果を、人手によって確認していた作業から
解放されることになる。
レーション結果を、人手によって確認していた作業から
解放されることになる。
【００４５】
【発明の効果】以上説明したように、本発明によれば、
シミュレーション対象の電子回路の正常動作時のシミュ
レーション結果データと再シミュレーション結果データ
との変化時刻が一致するか否かを比較し、その比較結果
を出力するので、論理変更後の電子回路の変化時刻につ
いての不一致点の良否判定を少ない工数で効率良く行う
ことができる。
シミュレーション対象の電子回路の正常動作時のシミュ
レーション結果データと再シミュレーション結果データ
との変化時刻が一致するか否かを比較し、その比較結果
を出力するので、論理変更後の電子回路の変化時刻につ
いての不一致点の良否判定を少ない工数で効率良く行う
ことができる。
【００４６】
【００４７】また、比較対象データの変化時刻が一致す
るか否かを比較するので、論理変更後の電子回路の変化
時刻についての不一致点の良否判定を効率良く行うこと
ができる。
るか否かを比較するので、論理変更後の電子回路の変化
時刻についての不一致点の良否判定を効率良く行うこと
ができる。
【００４８】また、比較対象データの変化時刻の差が許
容範囲内であるか否かを比較するので、論理変更後の電
子回路の変化時刻についての不一致点の時間的な許容範
囲の良否判定を効率良く行うことができる。
容範囲内であるか否かを比較するので、論理変更後の電
子回路の変化時刻についての不一致点の時間的な許容範
囲の良否判定を効率良く行うことができる。
【００４９】また、比較対象データの変化順序が等しい
か否かを比較するので、論理変更後の電子回路の変化順
序についての不一致点の良否判定を効率良く行うことが
できる。
か否かを比較するので、論理変更後の電子回路の変化順
序についての不一致点の良否判定を効率良く行うことが
できる。
【００５０】また、指定された時間範囲で比較対象デー
タを比較するので、論理変更後の電子回路の不一致点の
良否判定を効率良く行うことができる。
タを比較するので、論理変更後の電子回路の不一致点の
良否判定を効率良く行うことができる。
【００５１】従って、論理変更後の電子回路について、
変化時刻、変化時刻の差および変化順序の３段階によ
り、良否判定を行うことができる。
変化時刻、変化時刻の差および変化順序の３段階によ
り、良否判定を行うことができる。
【００５２】これにより、従来、人手によって行ってい
た論理シミュレーションの結果確認工数を低減すること
ができるという効果がある。
た論理シミュレーションの結果確認工数を低減すること
ができるという効果がある。
【図１】本発明を適用した一実施例の論理シミュレーシ
ョンシステムのシステム構成図である。
ョンシステムのシステム構成図である。
【図２】実施例の動作レベル記述ファイルの説明図であ
る。
る。
【図３】実施例のゲート記述ファイルの説明図である。
【図４】実施例のシミュレーション結果ファイル内のタ
イムチャートの説明図である。
イムチャートの説明図である。
【図５】実施例の論理シミュレーション方法の処理手順
を示すフローチャートである。
を示すフローチャートである。
１００…ゲート記述ファイル、１１０…テストデータフ
ァイル、１２０…動作レベル記述ファイル、１３０…論
理シミュレーション処理部、１４０…ゲート記述処理
部、１５０…動作レベル記述処理部、１６０…結果ファ
イルＡ、１７０…結果ファイルＢ、１８０…判定部、１
９０…判定結果リスト ５００〜５０９…論理シミュレーション方法の処理手順
を示すフローチャート。
ァイル、１２０…動作レベル記述ファイル、１３０…論
理シミュレーション処理部、１４０…ゲート記述処理
部、１５０…動作レベル記述処理部、１６０…結果ファ
イルＡ、１７０…結果ファイルＢ、１８０…判定部、１
９０…判定結果リスト ５００〜５０９…論理シミュレーション方法の処理手順
を示すフローチャート。
フロントページの続き (72)発明者 多田 修 神奈川県海老名市下今泉810番地 株式 会社日立製作所 オフィスシステム事業 部内 (72)発明者 横谷 茂樹 神奈川県海老名市下今泉810番地 株式 会社日立製作所 オフィスシステム事業 部内 (56)参考文献 特開 平６−96153（ＪＰ，Ａ) 特開 平６−68190（ＪＰ，Ａ) 特開 平２−37474（ＪＰ，Ａ) 特開 平４−31968（ＪＰ，Ａ) 特開 平３−29868（ＪＰ，Ａ) 特開 平１−13481（ＪＰ，Ａ) 特開 昭54−113227（ＪＰ，Ａ) 特開 昭56−14166（ＪＰ，Ａ) 特開 平３−198159（ＪＰ，Ａ) 特開 平４−165573（ＪＰ，Ａ) 特開 平４−256176（ＪＰ，Ａ) 特開 平７−36732（ＪＰ，Ａ) 特開 平３−116246（ＪＰ，Ａ) 特開 平３−119475（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50
Claims (6)
- 【請求項１】 電子回路の論理接続情報を格納した論理
ファイルをもとに、この電子回路の動作を電子計算機上
に再現し、その再現結果をシミュレーション結果データ
として出力して前記電子回路の論理シミュレーションを
行う方法であって、 前記電子回路を抽象度の高い論理記述で定義した場合の
正常動作時のシミュレーション結果データを第１の記憶
手段から取得するステップと、 前記電子回路を抽象度の低い論理記述で定義した場合の
再シミュレーション結果データを第２の記憶手段から取
得するステップと、 取得した前記正常動作時のシミュレーション結果データ
と前記再シミュレーション結果データの変化時刻が一致
するか否かを比較するステップと、 比較結果を出力するステップとを備えたことを特徴とす
る論理シミュレーション方法。 - 【請求項２】 電子回路の論理接続情報を格納した論理
ファイルをもとに、この電子回路の動作を電子計算機上
に再現し、その再現結果をシミュレーション結果データ
として出力して前記電子回路の論理シミュレーションを
行う方法であって、 前記電子回路を抽象度の高い論理記述で定義した場合の
正常動作時のシミュレーション結果データを第１の記憶
手段から取得するステップと、 前記電子回路を抽象度の低い論理記述で定義した場合の
再シミュレーション結果データを第２の記憶手段から取
得するステップと、 取得した前記正常動作時のシミュレーション結果データ
と前記再シミュレーション結果データの変化時刻の差が
許容範囲内であるか否かを比較するステップと、 比較結果を出力するステップとを備えたことを特徴とす
る論理シミュレーション方法。 - 【請求項３】 電子回路の論理接続情報を格納した論理
ファイルをもとに、この電子回路の動作を電子計算機上
に再現し、その再現結果をシミュレーション結果データ
として出力して前記電子回路の論理シミュレーションを
行う方法であって、 前記電子回路の正常動作時のシミュレーション結果デー
タを第１の記憶手段から取得するステップと、 前記電子回路の再シミュレーション結果データを第２の
記憶手段から取得するステップと、 取得した前記正常動作時のシミュレーション結果データ
と前記再シミュレーション結果データの変化順序が等し
いか否かを比較するステップと、 比較結果を出力するステップとを備えたことを特徴とす
る論理シミュレーション方法。 - 【請求項４】 前記正常動作時のシミュレーション結果
データは抽象度の高い論理記述で定義された前記電子回
路のシミュレーション結果データであり、 前記再シミュレーション結果データは抽象度の低い論理
記述で定義された前記電子回路のシミュレーション結果
データであることを特徴とする請求項３記載の論理シミ
ュレーション方法。 - 【請求項５】 電子回路の論理接続情報を格納した論理
ファイルをもとに、この電子回路の動作を電子計算機上
に再現し、その再現結果をシミュレーション結果データ
として出力して前記電子回路の論理シミュレーションを
行う方法であって、 前記電子回路の正常動作時のシミュレーション結果デー
タと前記再シミュレーション結果データを比較する時間
範囲を指定するステップと、 前記電子回路の正常動作時のシミュレーション結果デー
タを第１の記憶手段に格納するステップと、 前記再シミュレーション結果データを第２の記憶手段に
格納するステップと、 前記第１の記憶手段に格納された前記正常動作時のシミ
ュレーション結果データと前記第２の記憶手段に格納さ
れた前記再シミュレーション結果データとを前記指定さ
れた時間範囲で比較するステップとを備えたことを特徴
とする論理シミュレーション方法。 - 【請求項６】 前記正常動作時のシミュレーション結果
データは抽象度の高い論理記述で定義された前記電子回
路のシミュレーション結果データであり、 前記再シミュレーション結果データは抽象度の低い論理
記述で定義された前記電子回路のシミュレーション結果
データであることを特徴とする請求項５記載の論理シミ
ュレーション方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5188042A JP3056026B2 (ja) | 1993-07-29 | 1993-07-29 | 論理シミュレーション方法 |
| US08/640,406 US5701443A (en) | 1993-07-29 | 1996-04-29 | System for evaluating the results of logic simulation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5188042A JP3056026B2 (ja) | 1993-07-29 | 1993-07-29 | 論理シミュレーション方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10282706A Division JP3072985B2 (ja) | 1998-10-05 | 1998-10-05 | 論理シミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0744588A JPH0744588A (ja) | 1995-02-14 |
| JP3056026B2 true JP3056026B2 (ja) | 2000-06-26 |
Family
ID=16216666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5188042A Expired - Lifetime JP3056026B2 (ja) | 1993-07-29 | 1993-07-29 | 論理シミュレーション方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5701443A (ja) |
| JP (1) | JP3056026B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920489A (en) * | 1996-05-03 | 1999-07-06 | International Business Machines Corporation | Method and system for modeling the behavior of a circuit |
| US5812868A (en) * | 1996-09-16 | 1998-09-22 | Motorola Inc. | Method and apparatus for selecting a register file in a data processing system |
| DE10036387A1 (de) * | 1999-08-16 | 2001-03-01 | Advantest Corp | Halbleitertestprogramm-Diagnosevorrichtung |
| US7165231B2 (en) * | 2000-12-18 | 2007-01-16 | Yardstick Research, Llc | Method and system for incremental behavioral validation of digital design expressed in hardware description language |
| CN1318965C (zh) * | 2002-09-10 | 2007-05-30 | 华邦电子股份有限公司 | 测试式样产生方法与其装置 |
| EP1506976A1 (en) * | 2003-08-15 | 2005-02-16 | Henkel Kommanditgesellschaft auf Aktien | Siloxane derivatives of 1,3-oxathiolane-2-thiones, their preparation and use thereof |
| JP4509699B2 (ja) * | 2004-08-30 | 2010-07-21 | 富士通株式会社 | 回路解析方法および回路解析装置 |
| US20060052997A1 (en) * | 2004-09-09 | 2006-03-09 | International Business Machines Corporation | Automating identification of critical memory regions for pre-silicon operating systems |
| US8087007B2 (en) * | 2006-05-08 | 2011-12-27 | Assima Ltd. | System and method for software prototype-development and validation and for automatic software simulation re-grabbing |
| JP7214440B2 (ja) * | 2018-11-01 | 2023-01-30 | 三菱重工エンジニアリング株式会社 | 検証処理装置、検証処理方法及びプログラム |
| CN110268404B (zh) * | 2019-05-09 | 2020-09-25 | 长江存储科技有限责任公司 | 用于功能对等检测中的仿真方法 |
| CN113703338A (zh) * | 2021-08-13 | 2021-11-26 | 上海富欣智能交通控制有限公司 | 轨道交通信号系统轨旁设备继电器模拟方法和系统 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3376592D1 (en) * | 1982-07-13 | 1988-06-16 | Nec Corp | Logic simulator operable on level basis and on logic block basis on each level |
| JPS6142040A (ja) * | 1984-08-03 | 1986-02-28 | Nec Corp | 論理シミユレ−タ |
| US4878179A (en) * | 1987-11-12 | 1989-10-31 | Rockwell International Corporation | Interactive diagnostic methodology and apparatus for microelectronic devices |
| US5111413A (en) * | 1989-03-24 | 1992-05-05 | Vantage Analysis Systems, Inc. | Computer-aided engineering |
| JPH03198159A (ja) * | 1989-12-27 | 1991-08-29 | Mitsubishi Electric Corp | 論理検証装置 |
| US5210700A (en) * | 1990-02-20 | 1993-05-11 | International Business Machines Corporation | Automatic delay adjustment for static timing analysis |
| US5278769A (en) * | 1991-04-12 | 1994-01-11 | Lsi Logic Corporation | Automatic logic model generation from schematic data base |
| US5541849A (en) * | 1990-04-06 | 1996-07-30 | Lsi Logic Corporation | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of timing parameters |
| US5553002A (en) * | 1990-04-06 | 1996-09-03 | Lsi Logic Corporation | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface |
| US5220512A (en) * | 1990-04-19 | 1993-06-15 | Lsi Logic Corporation | System for simultaneous, interactive presentation of electronic circuit diagrams and simulation data |
| US5544067A (en) * | 1990-04-06 | 1996-08-06 | Lsi Logic Corporation | Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation |
| JPH04153776A (ja) * | 1990-10-18 | 1992-05-27 | Hokuriku Nippon Denki Software Kk | 論理回路検証方式 |
| JPH04167029A (ja) * | 1990-10-31 | 1992-06-15 | Nec Corp | 故障検出判定装置 |
| US5500808A (en) * | 1991-01-24 | 1996-03-19 | Synopsys, Inc. | Apparatus and method for estimating time delays using unmapped combinational logic networks |
| US5410673A (en) * | 1991-09-12 | 1995-04-25 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for simulating a logic circuit having a plurality of interconnect logic blocks |
| US5349539A (en) * | 1991-10-28 | 1994-09-20 | Zeelan Technology, Inc. | Behavioral model parameter extractor |
| JP2763985B2 (ja) * | 1992-04-27 | 1998-06-11 | 三菱電機株式会社 | 論理シミュレーション装置 |
| JP2708338B2 (ja) * | 1992-10-12 | 1998-02-04 | 三菱電機株式会社 | 論理シミュレーション装置及び回路シミュレーション装置 |
| JP2863684B2 (ja) * | 1993-03-09 | 1999-03-03 | 株式会社日立製作所 | 半導体集積回路のディレイ最適化システム、および、ディレイ最適化方法 |
| US5446676A (en) * | 1993-03-29 | 1995-08-29 | Epic Design Technology Inc. | Transistor-level timing and power simulator and power analyzer |
| JPH0778189A (ja) * | 1993-06-30 | 1995-03-20 | Nec Corp | Ｌｓｉの論理合成方式 |
-
1993
- 1993-07-29 JP JP5188042A patent/JP3056026B2/ja not_active Expired - Lifetime
-
1996
- 1996-04-29 US US08/640,406 patent/US5701443A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5701443A (en) | 1997-12-23 |
| JPH0744588A (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5668745A (en) | Method and apparatus for testing of semiconductor devices | |
| US6732338B2 (en) | Method for comprehensively verifying design rule checking runsets | |
| JP3056026B2 (ja) | 論理シミュレーション方法 | |
| US5901073A (en) | Method for detecting errors in models through restriction | |
| US5926622A (en) | Efficient regression verification | |
| US6615379B1 (en) | Method and apparatus for testing a logic device | |
| JP3072985B2 (ja) | 論理シミュレーション方法 | |
| US6708143B1 (en) | Verification coverage method | |
| US20030204388A1 (en) | Automated random verification of complex and structurally-variable systems | |
| JP4417084B2 (ja) | アナログ回路の故障検出シミュレーションシステム | |
| JPH0455776A (ja) | 論理集積回路の故障診断装置 | |
| JP3169930B2 (ja) | テストパタン自動生成装置及びテストパタン自動生成方法 | |
| JPH07121576A (ja) | 故障シミュレーション装置 | |
| JP3144617B2 (ja) | 論理回路の検証方法 | |
| US7047173B1 (en) | Analog signal verification using digital signatures | |
| JP3098507B2 (ja) | 論理検証方式及びその方法 | |
| JPH0926986A (ja) | テストパタン生成方法及び遅延検証方法 | |
| JP3171236B2 (ja) | 入力端子競合パターン検出システム | |
| US6581194B1 (en) | Method for reducing simulation overhead for external models | |
| JP2624135B2 (ja) | タイミング解析方法 | |
| JPH0676016A (ja) | 論理シミュレーション方法 | |
| JP2806646B2 (ja) | 論理設計検証システム | |
| JPH05143665A (ja) | 定型回路の検証データ自動生成システム | |
| JP2865118B2 (ja) | Ｉｃテスタおよびテストパタン最適化方法 | |
| JPH06290231A (ja) | 論理シミュレーション装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080414 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |