JPH0676016A - 論理シミュレーション方法 - Google Patents
論理シミュレーション方法Info
- Publication number
- JPH0676016A JPH0676016A JP4229734A JP22973492A JPH0676016A JP H0676016 A JPH0676016 A JP H0676016A JP 4229734 A JP4229734 A JP 4229734A JP 22973492 A JP22973492 A JP 22973492A JP H0676016 A JPH0676016 A JP H0676016A
- Authority
- JP
- Japan
- Prior art keywords
- file
- logic
- logical
- test
- test item
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】論理変更が、既に確認済みの電子回路動作に影
響を与えていないことを容易に確認する。 【構成】論理シミュレーションシステムに、電子回路の
良否判定のためのテスト項目と該テスト項目でテストさ
れる電子回路の部分回路の対応情報を格納する手段と、
電子回路の論理接続を修正するため論理ファイルが変更
されたときに変更部分を認識し、前記対応情報のなかか
ら変更された部分回路をテストするテスト項目を選択し
て再論理シミュレーションを行なう手段と、論理が正し
く動いたときの電子回路の内部状態をテスト項目毎に格
納しておき、前記再論理シミュレーションにより求めた
内部状態を該格納された内部状態と比較する手段を付加
する。 【効果】論理変更された部分回路の動作確認を再度行う
ためのテスト項目を自動選択することができる。また、
論理変更された部分回路の再論理シミュレーション実施
時に再処理結果を自動判定できるため、論理修正時の再
確認工数を低減することができる。
響を与えていないことを容易に確認する。 【構成】論理シミュレーションシステムに、電子回路の
良否判定のためのテスト項目と該テスト項目でテストさ
れる電子回路の部分回路の対応情報を格納する手段と、
電子回路の論理接続を修正するため論理ファイルが変更
されたときに変更部分を認識し、前記対応情報のなかか
ら変更された部分回路をテストするテスト項目を選択し
て再論理シミュレーションを行なう手段と、論理が正し
く動いたときの電子回路の内部状態をテスト項目毎に格
納しておき、前記再論理シミュレーションにより求めた
内部状態を該格納された内部状態と比較する手段を付加
する。 【効果】論理変更された部分回路の動作確認を再度行う
ためのテスト項目を自動選択することができる。また、
論理変更された部分回路の再論理シミュレーション実施
時に再処理結果を自動判定できるため、論理修正時の再
確認工数を低減することができる。
Description
【０００１】
【産業上の利用分野】本発明は、電子回路の動作を電子
計算機上に再現する論理シミュレーション技術に係り、
特に、論理変更後の電子回路の動作確認を効率よく行う
方法に関する。
計算機上に再現する論理シミュレーション技術に係り、
特に、論理変更後の電子回路の動作確認を効率よく行う
方法に関する。
【０００２】
【従来の技術】設計段階での電子回路の動作を確認する
方法としては、論理シミュレーションが一般に用いられ
る。論理シミュレーションでは電子回路の論理接続情報
を格納した論理ファイルをもとに、電子回路の動作を電
子計算機上に再現し、該電子回路が設計者の期待通りの
動きをするかどうか確認することにより、設計中の論理
に不良があるかどうか検査する。また、論理シミュレー
ションで用いるテスト項目は、電子回路の確認すべき機
能を列挙したものであるが、一つのテスト項目で電子回
路全体の機能を確認するのではなく、電子回路内の部分
回路の機能確認ができるように項目設定されるのが普通
である。なお、論理シミュレーションに関する文献とし
ては、例えば「Ａｎ Ｅｘｔｅｎｓｉｖｅ Ｌｏｇｉｃ
Ｓｉｍｕｌａｔｉｏｎ Ｍｅｔｈｏｄ ｏｆ Ｖｅｒ
ｙ Ｌａｒｇｅ Ｓｃａｌｅ Ｃｏｍｐｕｔｅｒ Ｄｅ
ｓｉｇｎ」（１９８６、ＩＥＥＥ Ｐｒｏｃｅｅｄｉｎ
ｇｓｏｆ ｔｈｅ ２３ｒｄ Ｄｅｓｉｇｎ Ａｕｔｏ
ｍａｔｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ ｐ３６０〜ｐ３
６５）において論じられている。
方法としては、論理シミュレーションが一般に用いられ
る。論理シミュレーションでは電子回路の論理接続情報
を格納した論理ファイルをもとに、電子回路の動作を電
子計算機上に再現し、該電子回路が設計者の期待通りの
動きをするかどうか確認することにより、設計中の論理
に不良があるかどうか検査する。また、論理シミュレー
ションで用いるテスト項目は、電子回路の確認すべき機
能を列挙したものであるが、一つのテスト項目で電子回
路全体の機能を確認するのではなく、電子回路内の部分
回路の機能確認ができるように項目設定されるのが普通
である。なお、論理シミュレーションに関する文献とし
ては、例えば「Ａｎ Ｅｘｔｅｎｓｉｖｅ Ｌｏｇｉｃ
Ｓｉｍｕｌａｔｉｏｎ Ｍｅｔｈｏｄ ｏｆ Ｖｅｒ
ｙ Ｌａｒｇｅ Ｓｃａｌｅ Ｃｏｍｐｕｔｅｒ Ｄｅ
ｓｉｇｎ」（１９８６、ＩＥＥＥ Ｐｒｏｃｅｅｄｉｎ
ｇｓｏｆ ｔｈｅ ２３ｒｄ Ｄｅｓｉｇｎ Ａｕｔｏ
ｍａｔｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ ｐ３６０〜ｐ３
６５）において論じられている。
【０００３】
【発明が解決しようとする課題】電子回路は論理シミュ
レーションにて動作を確認しながら検証が進められる。
万一、論理シミュレーションにて設計者の期待通りに動
かないことが摘出された場合、設計者は論理修正を実施
するとともに、修正した部分回路を確認するためのテス
ト項目を論理シミュレーションにて再処理するが、通
常、論理修正前までに確認できていたテスト項目も修正
による影響が無いことを再確認するのが普通である。し
かし、この再確認すべきテスト項目数は電子回路の高機
能化に伴い多くなっており、再処理すべきテスト項目の
選択と再処理結果の確認は人手にて行うため非常に工数
のかかる作業となっている。本発明の目的は、論理修正
時の再確認工数を低減する手段を提供することにある。
レーションにて動作を確認しながら検証が進められる。
万一、論理シミュレーションにて設計者の期待通りに動
かないことが摘出された場合、設計者は論理修正を実施
するとともに、修正した部分回路を確認するためのテス
ト項目を論理シミュレーションにて再処理するが、通
常、論理修正前までに確認できていたテスト項目も修正
による影響が無いことを再確認するのが普通である。し
かし、この再確認すべきテスト項目数は電子回路の高機
能化に伴い多くなっており、再処理すべきテスト項目の
選択と再処理結果の確認は人手にて行うため非常に工数
のかかる作業となっている。本発明の目的は、論理修正
時の再確認工数を低減する手段を提供することにある。
【０００４】
【課題を解決するための手段】上記目的は、論理シミュ
レーションシステムに、電子回路の良否判定のためのテ
スト項目と該テスト項目でテストされる電子回路の部分
回路の対応情報を格納する手段と、電子回路の論理接続
を修正するため論理ファイルが変更されたときに変更部
分を認識し、前記対応情報のなかから変更された部分回
路をテストするテスト項目を選択して再論理シミュレー
ションを行なう手段と、論理が正しく動いたときの電子
回路の内部状態をテスト項目毎に格納する手段を設け、
前記再論理シミュレーションにより求めた内部状態を該
格納された内部状態と比較することにより達成される。
レーションシステムに、電子回路の良否判定のためのテ
スト項目と該テスト項目でテストされる電子回路の部分
回路の対応情報を格納する手段と、電子回路の論理接続
を修正するため論理ファイルが変更されたときに変更部
分を認識し、前記対応情報のなかから変更された部分回
路をテストするテスト項目を選択して再論理シミュレー
ションを行なう手段と、論理が正しく動いたときの電子
回路の内部状態をテスト項目毎に格納する手段を設け、
前記再論理シミュレーションにより求めた内部状態を該
格納された内部状態と比較することにより達成される。
【０００５】
【作用】電子回路の良否判定のためのテスト項目と該テ
スト項目でテストされる電子回路の部分回路の対応情報
は、論理変更された部分回路の動作確認を再度行うため
のテスト項目を自動選択するのに用いる。また、テスト
項目毎に格納された論理が正しく動いたときの電子回路
の内部状態は、論理変更された部分回路の再論理シミュ
レーション実施時に再処理結果を自動確認するのに用い
るため、論理修正時の再確認工数を低減することができ
る。
スト項目でテストされる電子回路の部分回路の対応情報
は、論理変更された部分回路の動作確認を再度行うため
のテスト項目を自動選択するのに用いる。また、テスト
項目毎に格納された論理が正しく動いたときの電子回路
の内部状態は、論理変更された部分回路の再論理シミュ
レーション実施時に再処理結果を自動確認するのに用い
るため、論理修正時の再確認工数を低減することができ
る。
【０００６】
【実施例】以下、本発明の一実施例を図面により詳細に
説明する。
説明する。
【０００７】図１（ａ）は電子回路を論理検証するため
の論理シミュレーションシステム構成図である。なお、
本実施例では、図２に示すようなユニット１〜４の部分
回路をもつＬＳＩ２００を論理シミュレーションするも
のとする。論理ファイル１００はＬＳＩ２００の論理接
続情報を格納したファイルでＬＳＩ２００のユニット１
〜４に対応し４つのファイルから構成されている。テス
トデータファイル１１０は論理シミュレーションのため
にＬＳＩ２００に与えられる入力パターンを格納したフ
ァイルであり、テスト項目毎に作成される。論理シミュ
レータ１２０は論理ファイル１００を入力し、ユニット
１〜４の論理レビジョンをレビジョン管理ファイル１３
０に格納すると共に、テストデータファイル１１０を入
力してＬＳＩ２００の内部状態を求め結果ファイル１４
０に出力する。なお、論理レビジョンとは、論理ファイ
ル１００の更新回数を示すもので論理ファイル１００に
格納されている情報であり、本実施例ではユニット１〜
４の論理レビジョンはそれぞれ５、１、３、６であると
する。図３に論理レビジョンをレビジョン管理ファイル
１３０へ格納した結果を示す。次に、設計者は端末１５
０に結果ファイル１４０の内容を表示して、ＬＳＩ２０
０が期待通りの動作をしているか判定し、結果をテスト
項目ファイル１６０に格納する。なお、設計者による結
果判定は、テストデータファイル１１０に格納されたテ
スト１〜ｎのデータを全て論理シミュレータ１２０で処
理してから行うのではなく、１テスト毎に論理シミュレ
ータ１２０で処理を行い結果判定していくのが普通であ
る。さて、本実施例では、テスト１、２まではＬＳＩ２
００が期待通りの動作をした後、テスト３で期待通りの
動作をしなかったとする。このとき、テスト項目ファイ
ル１６０のテスト結果欄には、図４のように情報が格納
される。すなわち、テスト１、２にはＯＫが、テスト３
にはＮＧが格納される。なお、図４でテスト項目ファイ
ル１６０の部分回路欄に示された〇は、各テストがどの
部分回路をテストするものかを示している。図１（ｂ）
で、テスト３が期待通りの動作をしないと判定された後
の処理を説明する。設計者はユニット２をテストするテ
スト３の論理シミュレーション結果が期待通りでないた
め、ユニット２の論理ファイルを修正する。このため、
ユニット２の論理ファイルの論理レビジョンは１→２と
なる。次に、論理シミュレータ１２０は論理ファイル１
００、レビジョン管理ファイル１３０とテスト項目ファ
イル１６０を入力し、論理ファイル１００とレビジョン
管理ファイル１３０の比較によりユニット２の論理が修
正されていること、テスト項目ファイル１６０によりユ
ニット２の動作確認のためテスト１を再論理シミュレー
ションする必要があることを自動判定する。そして、論
理シミュレータ１２０は、テストデータファイル１１０
よりテスト１のテストデータを入力し再論理シミュレー
ションを実施して求めた内部状態と、以前求めて結果フ
ァイル１４０に格納しておいたテスト１の内部状態を比
較し、良否を自動判定する。そして、論理シミュレータ
１２０は、良否判定結果をテスト項目ファイル１６０の
テスト結果欄に格納する。万一、この自動判定結果がＮ
Ｇであるときは、設計者はさらに部分回路を変更する。
の論理シミュレーションシステム構成図である。なお、
本実施例では、図２に示すようなユニット１〜４の部分
回路をもつＬＳＩ２００を論理シミュレーションするも
のとする。論理ファイル１００はＬＳＩ２００の論理接
続情報を格納したファイルでＬＳＩ２００のユニット１
〜４に対応し４つのファイルから構成されている。テス
トデータファイル１１０は論理シミュレーションのため
にＬＳＩ２００に与えられる入力パターンを格納したフ
ァイルであり、テスト項目毎に作成される。論理シミュ
レータ１２０は論理ファイル１００を入力し、ユニット
１〜４の論理レビジョンをレビジョン管理ファイル１３
０に格納すると共に、テストデータファイル１１０を入
力してＬＳＩ２００の内部状態を求め結果ファイル１４
０に出力する。なお、論理レビジョンとは、論理ファイ
ル１００の更新回数を示すもので論理ファイル１００に
格納されている情報であり、本実施例ではユニット１〜
４の論理レビジョンはそれぞれ５、１、３、６であると
する。図３に論理レビジョンをレビジョン管理ファイル
１３０へ格納した結果を示す。次に、設計者は端末１５
０に結果ファイル１４０の内容を表示して、ＬＳＩ２０
０が期待通りの動作をしているか判定し、結果をテスト
項目ファイル１６０に格納する。なお、設計者による結
果判定は、テストデータファイル１１０に格納されたテ
スト１〜ｎのデータを全て論理シミュレータ１２０で処
理してから行うのではなく、１テスト毎に論理シミュレ
ータ１２０で処理を行い結果判定していくのが普通であ
る。さて、本実施例では、テスト１、２まではＬＳＩ２
００が期待通りの動作をした後、テスト３で期待通りの
動作をしなかったとする。このとき、テスト項目ファイ
ル１６０のテスト結果欄には、図４のように情報が格納
される。すなわち、テスト１、２にはＯＫが、テスト３
にはＮＧが格納される。なお、図４でテスト項目ファイ
ル１６０の部分回路欄に示された〇は、各テストがどの
部分回路をテストするものかを示している。図１（ｂ）
で、テスト３が期待通りの動作をしないと判定された後
の処理を説明する。設計者はユニット２をテストするテ
スト３の論理シミュレーション結果が期待通りでないた
め、ユニット２の論理ファイルを修正する。このため、
ユニット２の論理ファイルの論理レビジョンは１→２と
なる。次に、論理シミュレータ１２０は論理ファイル１
００、レビジョン管理ファイル１３０とテスト項目ファ
イル１６０を入力し、論理ファイル１００とレビジョン
管理ファイル１３０の比較によりユニット２の論理が修
正されていること、テスト項目ファイル１６０によりユ
ニット２の動作確認のためテスト１を再論理シミュレー
ションする必要があることを自動判定する。そして、論
理シミュレータ１２０は、テストデータファイル１１０
よりテスト１のテストデータを入力し再論理シミュレー
ションを実施して求めた内部状態と、以前求めて結果フ
ァイル１４０に格納しておいたテスト１の内部状態を比
較し、良否を自動判定する。そして、論理シミュレータ
１２０は、良否判定結果をテスト項目ファイル１６０の
テスト結果欄に格納する。万一、この自動判定結果がＮ
Ｇであるときは、設計者はさらに部分回路を変更する。
【０００８】図５は、図１（ｂ）での論理シミュレータ
１２０の動作を示す処理フローである。５０１〜５０３
は論理変更された部分回路の自動認識のための処理フロ
ー、５０４〜５０５は再論理シミュレーションのための
テスト項目を自動選択するための処理フロー、５０６〜
５１０は再論理シミュレーションを実施し、結果を自動
判定する処理フローである。
１２０の動作を示す処理フローである。５０１〜５０３
は論理変更された部分回路の自動認識のための処理フロ
ー、５０４〜５０５は再論理シミュレーションのための
テスト項目を自動選択するための処理フロー、５０６〜
５１０は再論理シミュレーションを実施し、結果を自動
判定する処理フローである。
【０００９】
【発明の効果】本発明によれば、論理変更された部分回
路の動作確認を再度行うためのテスト項目を自動選択す
ることができる。また、論理変更された部分回路の再論
理シミュレーション実施時に再処理結果を自動判定でき
るため、論理修正時の再確認工数を低減することができ
る。
路の動作確認を再度行うためのテスト項目を自動選択す
ることができる。また、論理変更された部分回路の再論
理シミュレーション実施時に再処理結果を自動判定でき
るため、論理修正時の再確認工数を低減することができ
る。
【図１】論理シミュレーションのシステム構成図であ
る。
る。
【図２】論理シミュレーション対象のＬＳＩの説明図で
ある。
ある。
【図３】レビジョン管理ファイルの説明図である。
【図４】テスト項目ファイルの説明図である。
【図５】論理シミュレータの処理フロー図である。
１００…論理ファイル、 １１０…テストデータファイル、 １２０…論理シミュレータ、 １３０…レビジョン管理ファイル、 １４０…結果ファイル、 １５０…端末、 １６０…テスト項目ファイル、 ５００〜５１０…論理シミュレータ２２０の処理フロ
ー。
ー。
Claims (2)
- 【請求項１】電子回路の論理接続情報を格納した論理フ
ァイルをもとに、該電子回路の動作を電子計算機上に再
現する論理シミュレーションシステムにおいて、電子回
路の良否判定のためのテスト項目と該テスト項目でテス
トされる電子回路の部分回路の対応情報を格納する手段
と、電子回路の論理接続を修正するために論理ファイル
が変更されたときに変更部分を認識し、前記対応情報の
なかから変更された部分回路をテストするテスト項目を
選択して再論理シミュレーションを行い、該部分回路の
良否判定を行う手段を設けたことを特徴とする論理シミ
ュレーション方法。 - 【請求項２】請求項１の良否判定手段は、論理が正しく
動いたときの電子回路の内部状態をテスト項目毎に格納
する手段を設け、該格納された内部状態と再論理シミュ
レーションにより求めた内部状態を比較することにより
行うことを特徴とする論理シミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4229734A JPH0676016A (ja) | 1992-08-28 | 1992-08-28 | 論理シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4229734A JPH0676016A (ja) | 1992-08-28 | 1992-08-28 | 論理シミュレーション方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0676016A true JPH0676016A (ja) | 1994-03-18 |
Family
ID=16896856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4229734A Pending JPH0676016A (ja) | 1992-08-28 | 1992-08-28 | 論理シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0676016A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7107190B1 (en) | 1999-06-30 | 2006-09-12 | Kabushiki Kaisha Toshiba | Circuit designing apparatus, circuit designing method, and computer readable recording medium storing a circuit designing program |
-
1992
- 1992-08-28 JP JP4229734A patent/JPH0676016A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7107190B1 (en) | 1999-06-30 | 2006-09-12 | Kabushiki Kaisha Toshiba | Circuit designing apparatus, circuit designing method, and computer readable recording medium storing a circuit designing program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006244073A (ja) | 半導体設計装置 | |
| JP2002514822A (ja) | 有限状態機械を識別して回路設計を検査するシステムおよび方法 | |
| US5701443A (en) | System for evaluating the results of logic simulation | |
| CN117094269A (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
| JPH0561931A (ja) | シミユレーシヨン装置 | |
| JPH0676016A (ja) | 論理シミュレーション方法 | |
| JPH1139363A (ja) | データ検証方式 | |
| JP3028589B2 (ja) | 論理回路検証装置のエラー検出制御方法 | |
| US7047173B1 (en) | Analog signal verification using digital signatures | |
| US6968515B2 (en) | Semiconductor circuit designing apparatus and a semiconductor circuit designing method in which the number of steps in a circuit design and a layout design is reduced | |
| JP3072985B2 (ja) | 論理シミュレーション方法 | |
| JPH11110430A (ja) | 論理シミュレーションにおける波形情報表示方式 | |
| JPH07121576A (ja) | 故障シミュレーション装置 | |
| JPH05312906A (ja) | シミュレーション装置 | |
| JP3171236B2 (ja) | 入力端子競合パターン検出システム | |
| JP2990813B2 (ja) | 故障シミュレーション方法 | |
| JPS61187047A (ja) | 論理回路シミユレ−シヨン方式 | |
| JP2000293563A (ja) | 論理回路接続検証装置 | |
| JPS6320543A (ja) | 論理シミユレ−シヨン方式 | |
| JP2001076024A (ja) | 論理回路シミュレーション方法 | |
| JPH0756732A (ja) | テスト結果検証プログラム生成方法およびこれを用いるテスト結果自動検証方法 | |
| JPH0944369A (ja) | トランスレータ検証装置 | |
| JPH06282598A (ja) | 論理回路検証ｃａｄ装置 | |
| JPH0581367A (ja) | 論理シミユレータ | |
| JPH05225278A (ja) | 論理シミュレータのライブラリ検証装置及び検証方法 |