JPH05143665A - 定型回路の検証データ自動生成システム - Google Patents
定型回路の検証データ自動生成システムInfo
- Publication number
- JPH05143665A JPH05143665A JP3301626A JP30162691A JPH05143665A JP H05143665 A JPH05143665 A JP H05143665A JP 3301626 A JP3301626 A JP 3301626A JP 30162691 A JP30162691 A JP 30162691A JP H05143665 A JPH05143665 A JP H05143665A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- logic
- scan
- information
- verification data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/30—Hydrogen technology
- Y02E60/50—Fuel cells
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】本発明は機能情報から回路構造が決定できるよ
うな定型的な論理回路の検証データを自動生成すること
を目的とする。 【構成】論理回路のスキャン回路の機能情報である１お
よび２を３が入力し、これにより該論理回路の固有の入
出力手続き情報出ある４を作成し、４とこの論理回路の
タイムチャートパラメタ５より該論理回路の検証データ
を作成するのが６である。 【効果】論理回路の機能情報２より、作成可能な回路の
検証データを該論理回路の機能情報より自動的に作成す
ることができる。
うな定型的な論理回路の検証データを自動生成すること
を目的とする。 【構成】論理回路のスキャン回路の機能情報である１お
よび２を３が入力し、これにより該論理回路の固有の入
出力手続き情報出ある４を作成し、４とこの論理回路の
タイムチャートパラメタ５より該論理回路の検証データ
を作成するのが６である。 【効果】論理回路の機能情報２より、作成可能な回路の
検証データを該論理回路の機能情報より自動的に作成す
ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、論理回路の設計支援シ
ステムに係り、特に定型的に作成可能な論理回路の論理
検証データ自動生成システム及びテストデータ自動生成
システムに係る。ここで言う定型的に作成可能な論理回
路とは、フリップ・フロップ のスキャン回路、メモリ
制御回路、ＡＬＵ、カウンタ、デコーダなどのそれぞれ
の回路が機能的に類似性、相似性をもっていたり、共通
的な入出力手続きがある回路のことである。論理機能デ
ータとは論理回路の機能情報を示したデータである。テ
ストデータとは論理回路の製造不良を発見するためのデ
ータである。
ステムに係り、特に定型的に作成可能な論理回路の論理
検証データ自動生成システム及びテストデータ自動生成
システムに係る。ここで言う定型的に作成可能な論理回
路とは、フリップ・フロップ のスキャン回路、メモリ
制御回路、ＡＬＵ、カウンタ、デコーダなどのそれぞれ
の回路が機能的に類似性、相似性をもっていたり、共通
的な入出力手続きがある回路のことである。論理機能デ
ータとは論理回路の機能情報を示したデータである。テ
ストデータとは論理回路の製造不良を発見するためのデ
ータである。
【０００２】
【従来の技術】従来のシステムは、特開平１−２０９３
９０号公報のように、スキャン方式、スキャンアドレ
ス、スキャン制御ピン情報を人手により入力する必要が
あった。
９０号公報のように、スキャン方式、スキャンアドレ
ス、スキャン制御ピン情報を人手により入力する必要が
あった。
【０００３】
【発明が解決しようとする課題】上記従来技術では、論
理回路の論理変更をする度に、人手でスキャン方式、ス
キャンアドレスおよび、スキャン制御ピン等の情報を入
力する必要があり、作業量が膨大となっていた。またス
キャン回路以外の回路、例えばメモリの制御回路におい
ても同様な問題があった。
理回路の論理変更をする度に、人手でスキャン方式、ス
キャンアドレスおよび、スキャン制御ピン等の情報を入
力する必要があり、作業量が膨大となっていた。またス
キャン回路以外の回路、例えばメモリの制御回路におい
ても同様な問題があった。
【０００４】本発明の目的は、論理回路の機能情報によ
り作成可能な定型回路の論理検証データを当該回路の機
能情報より自動生成するシステムを提供することにあ
る。
り作成可能な定型回路の論理検証データを当該回路の機
能情報より自動生成するシステムを提供することにあ
る。
【０００５】本発明の他の目的は、記憶回路と記憶回路
を制御する回路を有する論理回路において、前記記憶回
路の機能情報および、該論理回路の入出力ピン情報より
前記制御回路の論理検証データを作成するシステムを提
供することにある。
を制御する回路を有する論理回路において、前記記憶回
路の機能情報および、該論理回路の入出力ピン情報より
前記制御回路の論理検証データを作成するシステムを提
供することにある。
【０００６】本発明の他の目的は前記システムにより作
成した定型回路の論理検証データにより対象定型回路の
論理記述の正しさを検証するシステムを提供することに
ある。
成した定型回路の論理検証データにより対象定型回路の
論理記述の正しさを検証するシステムを提供することに
ある。
【０００７】本発明の他の目的は、前記システムにより
作成した定型回路の論理検証データを故障シミュレーシ
ョンしたり、メモリテスタへ入力する、メモリの活性化
パス記述データに変換することにより、該定型回路のテ
ストデータを生成するシステムを提供することにある。
作成した定型回路の論理検証データを故障シミュレーシ
ョンしたり、メモリテスタへ入力する、メモリの活性化
パス記述データに変換することにより、該定型回路のテ
ストデータを生成するシステムを提供することにある。
【０００８】
【課題を解決するための手段】機能情報から回路構造が
決定できるような論理回路においては、前記機能情報よ
り前記論理回路の動作を記述できる。又、検証すべき機
能項目や、印加すべき入力データは該定型回路の生成方
式が決まれば、あらかじめ仕様を決定することが可能で
ある。そこで本発明の目的を達成するために、該回路の
機能情報及び、定型的な入力パターンより該回路の入力
データを生成する手段を設けたものである。
決定できるような論理回路においては、前記機能情報よ
り前記論理回路の動作を記述できる。又、検証すべき機
能項目や、印加すべき入力データは該定型回路の生成方
式が決まれば、あらかじめ仕様を決定することが可能で
ある。そこで本発明の目的を達成するために、該回路の
機能情報及び、定型的な入力パターンより該回路の入力
データを生成する手段を設けたものである。
【０００９】
【作用】あらかじめ設定した回路モデルの入力データ表
現に、機能情報により与えられる具体的回路情報を付与
すれば、該機能情報により表現される定型的論理回路の
論理検証データが得られる。出力データは、入力データ
と機能情報、付与された具体的な回路情報より予測する
ことができる。
現に、機能情報により与えられる具体的回路情報を付与
すれば、該機能情報により表現される定型的論理回路の
論理検証データが得られる。出力データは、入力データ
と機能情報、付与された具体的な回路情報より予測する
ことができる。
【００１０】
【実施例】以下、本発明の一実施例を図１により説明す
る。
る。
【００１１】図１は図２に示した構成の論理回路に本発
明を適用した場合について詳細に説明したものである。
入出力ピン情報１は論理回路の入出力ピンに関する情報
を定義したものである。入出力ピン情報の”１００，Ｐ
ＢＵＳ”は１００というピン番号のピンは正論理の双
方向ピンであることを表す。以下同様に記述され、”Ｓ
ＩＴ”は当ピン番号がスキャンイントリガピンであるこ
とをあらわし、”ＳＡＲ”は当ピン番号がスキャンアド
レスピンであることを表す。”ＢＩＴ＝ＸＳ”は当ピン
が２ビットアドレスの２ビット目を示すピンであること
を示す。ＦＦ機能情報２は、論理回路のスキャン方式
と、各フリップ・フロップのスキャンアドレスと極性
（正論理か負論理）を示している。スキャン手続き情報
自動生成３は、入出力ピン情報１とＦＦ機能情報２を入
力し、スキャン手続き情報４を出力する。スキャン手続
き４において”ＳＣＡＮ ＦＯＲＭ＝ＰＡＲＡ”は当ス
キャン回路のスキャン方式に対応するタイムチャートパ
ラメタ５を示している。”ＳＡＤ ００−０１ ＢＹＴ
０１”はスキャンアドレス００から０１のフリップ・フ
ロップをバイトアドレス単位でパラレルスキャンしてい
くことを示している。タイムチャートパラメタ５はスキ
ャン方式ごとにあらかじめ準備されており当該スキャン
方式で論理検証データを自動生成する際のタイムチャー
トパターンを与える。スキャン回路論理検証データ自動
生成６はスキャン手続き情報４、タイムチャートパラメ
タ５を入力し、スキャン回路論理検証データ７を生成す
る手続きである。スキャン回路論理検証データ７は当該
論理回路を検証するためのデータである。”ＩＮ”はス
キャンイン時のタイムチャートを示し、”ＯＵＴ”はス
キャンアウト時のタイムチャートを示す。”ＦＦ”はフ
リップ・フロップ系のスキャンイン、スキャンアウト時
の値の確定するまでの時間を示したものである。
明を適用した場合について詳細に説明したものである。
入出力ピン情報１は論理回路の入出力ピンに関する情報
を定義したものである。入出力ピン情報の”１００，Ｐ
ＢＵＳ”は１００というピン番号のピンは正論理の双
方向ピンであることを表す。以下同様に記述され、”Ｓ
ＩＴ”は当ピン番号がスキャンイントリガピンであるこ
とをあらわし、”ＳＡＲ”は当ピン番号がスキャンアド
レスピンであることを表す。”ＢＩＴ＝ＸＳ”は当ピン
が２ビットアドレスの２ビット目を示すピンであること
を示す。ＦＦ機能情報２は、論理回路のスキャン方式
と、各フリップ・フロップのスキャンアドレスと極性
（正論理か負論理）を示している。スキャン手続き情報
自動生成３は、入出力ピン情報１とＦＦ機能情報２を入
力し、スキャン手続き情報４を出力する。スキャン手続
き４において”ＳＣＡＮ ＦＯＲＭ＝ＰＡＲＡ”は当ス
キャン回路のスキャン方式に対応するタイムチャートパ
ラメタ５を示している。”ＳＡＤ ００−０１ ＢＹＴ
０１”はスキャンアドレス００から０１のフリップ・フ
ロップをバイトアドレス単位でパラレルスキャンしてい
くことを示している。タイムチャートパラメタ５はスキ
ャン方式ごとにあらかじめ準備されており当該スキャン
方式で論理検証データを自動生成する際のタイムチャー
トパターンを与える。スキャン回路論理検証データ自動
生成６はスキャン手続き情報４、タイムチャートパラメ
タ５を入力し、スキャン回路論理検証データ７を生成す
る手続きである。スキャン回路論理検証データ７は当該
論理回路を検証するためのデータである。”ＩＮ”はス
キャンイン時のタイムチャートを示し、”ＯＵＴ”はス
キャンアウト時のタイムチャートを示す。”ＦＦ”はフ
リップ・フロップ系のスキャンイン、スキャンアウト時
の値の確定するまでの時間を示したものである。
【００１２】本発明のうちスキャン回路論理検証データ
自動生成６は従来技術で実現されていたものでスキャン
手続き情報に従ってタイムチャートパラメタ５を展開し
データ７を作成する。
自動生成６は従来技術で実現されていたものでスキャン
手続き情報に従ってタイムチャートパラメタ５を展開し
データ７を作成する。
【００１３】次に図３の説明をする。入出力ピン情報
１、ＦＦ機能情報２、スキャン回路データ７は図１と同
じものである。スキャン回路論理設計情報３１は図２の
論理回路のスキャン回路の論理設計結果の情報である。
論理設計検証システム３２は、スキャン回路データ７を
入力し、スキャン回路論理設計情報３１が機能設計通り
に正しく設計されているかチェックする手続きである。
１、ＦＦ機能情報２、スキャン回路データ７は図１と同
じものである。スキャン回路論理設計情報３１は図２の
論理回路のスキャン回路の論理設計結果の情報である。
論理設計検証システム３２は、スキャン回路データ７を
入力し、スキャン回路論理設計情報３１が機能設計通り
に正しく設計されているかチェックする手続きである。
【００１４】さらにデータ７の入力データは、故障シミ
ュレーションシステムへ入力され、実回路のテストデー
タ３４の生成に利用することもできる。
ュレーションシステムへ入力され、実回路のテストデー
タ３４の生成に利用することもできる。
【００１５】次に図４の実施例について説明する。入出
力ピン情報４２は論理回路４１の入出力ピン情報を示
す。４３は論理回路４１のメモリの機能情報、例えば目
盛りの規模、ＲＡＭの種別などを示す。ＲＡＭのタイプ
別情報４４には４３に示されたＲＡＭタイプのアドレス
数、入出力データ数、制御ピン情報、タイミング情報な
どが入っている。データ自動生成４５は４２、４３、４
４、を入力し、論理回路の検証データを作成する手続き
である。ＲＡＭ制御回路のデータ４６は４５によって作
成される。ＲＡＭテストデータ作成システム４７は、Ｒ
ＡＭ制御回路のデータ４６からメモリテスタへ付与され
るＲＡＭテストデータ４８を出力するシステムである。
メモリテストの方法には、マーチング、ギャロッピング
など各種の方法がある。これらのテストデータは、通
常、メモリテスタ内で生成される。ＲＡＭテストデータ
４８は、メモリテスタで生成されるメモリ自体のテスト
データを、被テスト回路へ与えるために必要な該回路の
制御情報を記述したものであり、データ４６の入力デー
タから容易に作成できる。ＲＡＭ制御回路の論理設計デ
ータ４９は４２、４３、４４のデータをもとにして作成
されたＲＡＭの制御回路の論理設計結果である。システ
ム５０は４６と４９を入力して４９が正しく作成されて
いるかをする手続きである。又、データ４６は、故障シ
ミュレーションシステム５１に入力することにより、実
回路のテストデータ５２の生成にも利用できる。このシ
ステムのようにメモリの機能情報からデータを自動生成
するシステムを図１のフリップ・フロップの場合とほぼ
同様に作成することができる。
力ピン情報４２は論理回路４１の入出力ピン情報を示
す。４３は論理回路４１のメモリの機能情報、例えば目
盛りの規模、ＲＡＭの種別などを示す。ＲＡＭのタイプ
別情報４４には４３に示されたＲＡＭタイプのアドレス
数、入出力データ数、制御ピン情報、タイミング情報な
どが入っている。データ自動生成４５は４２、４３、４
４、を入力し、論理回路の検証データを作成する手続き
である。ＲＡＭ制御回路のデータ４６は４５によって作
成される。ＲＡＭテストデータ作成システム４７は、Ｒ
ＡＭ制御回路のデータ４６からメモリテスタへ付与され
るＲＡＭテストデータ４８を出力するシステムである。
メモリテストの方法には、マーチング、ギャロッピング
など各種の方法がある。これらのテストデータは、通
常、メモリテスタ内で生成される。ＲＡＭテストデータ
４８は、メモリテスタで生成されるメモリ自体のテスト
データを、被テスト回路へ与えるために必要な該回路の
制御情報を記述したものであり、データ４６の入力デー
タから容易に作成できる。ＲＡＭ制御回路の論理設計デ
ータ４９は４２、４３、４４のデータをもとにして作成
されたＲＡＭの制御回路の論理設計結果である。システ
ム５０は４６と４９を入力して４９が正しく作成されて
いるかをする手続きである。又、データ４６は、故障シ
ミュレーションシステム５１に入力することにより、実
回路のテストデータ５２の生成にも利用できる。このシ
ステムのようにメモリの機能情報からデータを自動生成
するシステムを図１のフリップ・フロップの場合とほぼ
同様に作成することができる。
【００１６】
【発明の効果】本発明によれば、論理回路の機能情報に
より定型的に作成可能な回路の論理検証データを該回路
の機能情報により自動的に作成できるので、検証データ
作成の人手工数削減、検証データ品質向上の効果があ
る。
より定型的に作成可能な回路の論理検証データを該回路
の機能情報により自動的に作成できるので、検証データ
作成の人手工数削減、検証データ品質向上の効果があ
る。
【００１７】又、本発明は、該データを故障シミュレー
ションすることによりテストデータを自動生成できるの
で、テストデータ作成工数の低減を図ることができる。
ションすることによりテストデータを自動生成できるの
で、テストデータ作成工数の低減を図ることができる。
【００１８】但し、データ７や４６を故障シミュレーシ
ョンしてテストデータ生成をする場合、故障検出率を実
用レベルに向上するには、データ作成方法に工夫をする
ことが必要な場合がある。
ョンしてテストデータ生成をする場合、故障検出率を実
用レベルに向上するには、データ作成方法に工夫をする
ことが必要な場合がある。
【図１】本発明をスキャン回路に適用した際のシステム
及びデータフローを示した図である。
及びデータフローを示した図である。
【図２】図１において例示した論理回路を示した図であ
る。
る。
【図３】図１の実施例により作成されたデータの応用例
を示した図である。
を示した図である。
【図４】本発明を記憶回路に適用したシステムを示した
図である。
図である。
１…図２の論理回路の入出力ピン情報、 ２…図２の論理回路のフリップ・フロップの機能情報、 ４…図２の論理回路のスキャン手続き情報、 ５…図２の論理回路のスキャン回路の入出力タイムチャ
ートパラメタ、 ７…スキャン回路論理検証データ、 １１…図１の１及び２により示される論理回路、 １２…１１の論理回路のスキャン回路、 １３…１１の論理回路のスキャン回路、 ４１…記憶回路の機能論理情報。
ートパラメタ、 ７…スキャン回路論理検証データ、 １１…図１の１及び２により示される論理回路、 １２…１１の論理回路のスキャン回路、 １３…１１の論理回路のスキャン回路、 ４１…記憶回路の機能論理情報。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 横山 不二夫 神奈川県秦野市堀山下１番地株式会社日立 製作所神奈川工場内 (72)発明者 山口 由二 神奈川県秦野市堀山下１番地日立コンピユ ータエンジニアリング株式会社内
Claims (4)
- 【請求項１】論理回路の機能情報より定型的に作成可能
な回路の論理検証データを、該機能情報と、あらかじめ
設定したモデル回路の入力端子に与えるべき定型的入力
信号系列より生成することを特徴とする定型回路の検証
データ自動生成システム - 【請求項２】記憶回路と記憶回路を制御する回路を有す
る論理回路において、前記記憶回路の機能情報および、
あらかじめ設定した記憶回路モデルに与えるべき定型的
入力信号系列データと、前記論理回路のピン情報との関
係記述とにより、該記憶回路又は記憶回路の論理検証デ
ータを自動生成することを特徴とする定型回路の検証デ
ータ自動生成システム。 - 【請求項３】請求項１より作成した定型回路の論理検証
データにより該定型回路の論理記述の正しさを検証する
ことを特徴とする定型回路の検証データ自動生成システ
ム。 - 【請求項４】請求項１ないし請求項３のいずれか１項に
より作成した定型回路の論理検証データを故障シミュレ
ーションすることにより該回路のテストデータを自動生
成することを特徴とするテストデータ自動生成システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3301626A JPH05143665A (ja) | 1991-11-18 | 1991-11-18 | 定型回路の検証データ自動生成システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3301626A JPH05143665A (ja) | 1991-11-18 | 1991-11-18 | 定型回路の検証データ自動生成システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05143665A true JPH05143665A (ja) | 1993-06-11 |
Family
ID=17899212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3301626A Pending JPH05143665A (ja) | 1991-11-18 | 1991-11-18 | 定型回路の検証データ自動生成システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05143665A (ja) |
-
1991
- 1991-11-18 JP JP3301626A patent/JPH05143665A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6687662B1 (en) | System and method for automated design verification | |
| US6487704B1 (en) | System and method for identifying finite state machines and verifying circuit designs | |
| JP3540539B2 (ja) | 半導体試験装置 | |
| US5974241A (en) | Test bench interface generator for tester compatible simulations | |
| US6052809A (en) | Method for generating test patterns | |
| US6615379B1 (en) | Method and apparatus for testing a logic device | |
| US6721914B2 (en) | Diagnosis of combinational logic circuit failures | |
| JP3056026B2 (ja) | 論理シミュレーション方法 | |
| US6249891B1 (en) | High speed test pattern evaluation apparatus | |
| US6681357B2 (en) | MISR simulation tool for memory BIST application | |
| KR100650866B1 (ko) | 논리 셀 라이브러리 검증 시스템 및 방법 | |
| US20030204388A1 (en) | Automated random verification of complex and structurally-variable systems | |
| JPH05143665A (ja) | 定型回路の検証データ自動生成システム | |
| US7047173B1 (en) | Analog signal verification using digital signatures | |
| US20050038640A1 (en) | Method and apparatus for automatically testing the design of a simulated integrated circuit | |
| US20030188273A1 (en) | Simulation-based technique for contention avoidance in automatic test pattern generation | |
| US6581194B1 (en) | Method for reducing simulation overhead for external models | |
| JP3072985B2 (ja) | 論理シミュレーション方法 | |
| JP2850629B2 (ja) | 論理検証システム | |
| JPH11338727A (ja) | 情報処理装置の試験方法 | |
| JP3150032B2 (ja) | 遅延故障テストパターン発生方法 | |
| JPH11237440A (ja) | 集積回路テスト用データ作成方法及び装置 | |
| JPH05314204A (ja) | 論理シミュレーション装置及びテスト回路生成装置 | |
| JPH06294844A (ja) | ディジタル回路のテスト装置 | |
| JPH10227842A (ja) | テストパターン生成装置 |