JP3150032B2 - 遅延故障テストパターン発生方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、論理回路の遅延時間が
所定の遅延時間に収まるか否かをテストする遅延故障テ
ストのためのテストパターン発生方法に関する。

【０００２】

【従来の技術】遅延故障テストを行う手段の一つとし
て、ＬＳＩテスタを用いたテスト法がある。ここでＬＳ
Ｉテスタとは、テストプログラムに従って、テストに必
要となる各種の電気信号を自動的に発生制御し、ＬＳＩ
の電気的特性を測定するものである。この一例として、
１９８３年にサイエンスフォーラム発行から発行された
西澤監修：超ＬＳＩ総合事典を参照できる。

【０００３】このＬＳＩテスタを用いた遅延故障テスト
では、実際にＬＳＩに対してテストパターンを与えて動
作させ、実際に計測した信号から遅延故障を検出する。
例えば、「ジョンツリノ著：半導体テスト装置（Jon TU
RINO:"Semiconductor DeviceTest Equipment", Advance
s in CAD for VLSI, VLSI testing, Vol.5, pp.229-23
8, North-Holland, 1986）」には、テストパターンを格
納するメモリと、期待パターンと動作結果とを比較する
比較器とを備えるＬＳＩテスタの一例が記載されてい
る。

【０００４】

【発明が解決しようとする課題】ＬＳＩテスタに対する
テストパターンの与え方として、展開型クロックを基準
にする方法と定義型クロックを基準にする方法とがあ
る。展開型クロックとは、クロックの表現を、”
０”，”１”，”０”のように、各レベル毎に、すなわ
ち３つのパターンによって、表現したものである。装置
モデルによるシミュレーション結果からＬＳＩ部分を切
り出してテストパターンとした場合等に、この形式のパ
ターンとなる。一方、定義型クロックパターンとは、ク
ロックをパルスとして表して、上記３つのパターンを１
つのパターンとして表現したものである。したがって、
遅延テストを高速に行うためには、出来る限り定義型ク
ロックを使用して圧縮されたテストパターンによりテス
トすることが望ましい。

【０００５】しかし、定義型クロック使用できるか否か
はテストパターンに依存するため、定義型クロックか展
開型クロックかを一律に指定できるわけではない。ま
た、各パターン毎に定義型クロックを使用できるか否か
を使用者が指定することは、実際のパターン数は膨大で
あること等から現実的ではない。

【０００６】また、ＬＳＩテスタは、フリップフロップ
のホールドタイムを検査するために、信号の発生タイミ
ングを指定時間分遅延させるモジュレーション機能を備
えている場合がある。このモジュレーションの指定は、
通常はパターン全体に対して一律に行うが、上述のよう
に展開型クロックと定義型クロックとを混在させた場合
には、これらクロックに適合するように各パターンにお
いてモジュレーションの指定を行わなければならなくな
る。

【０００７】本発明の目的は、ＬＳＩテスタに与えるテ
ストパターンから定義型クロックを指定可能なパターン
を検出して、高速テスト向けのテストパターンを自動的
に発生するテストパターン発生方法を提供することにあ
る。

【０００８】また、本発明の他の目的は、ＬＳＩテスタ
に与えるテストパターンからモジュレーションに適合す
るパターンを検出して、ホールドタイムテスト向けのテ
ストパターンを自動的に発生するテストパターン発生方
法を提供することにある。

【０００９】また、本発明の他の目的は、ＬＳＩテスタ
に与えるテストパターンを自動発生した際、高速テスト
をさせない範囲を指定できるテストパターン発生方法を
提供することにある。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に本発明の遅延故障テストパターン発生方法は、クロッ
ク信号の一周期をそのレベルによって３パターンに分け
て各パターンにおけるテスト対象回路の少なくとも一つ
の入力信号を設定したクロック展開型パターンを変換し
て、このクロック展開型パターンの少なくとも一部につ
いてクロック信号の一周期を１パターンとして表現した
クロック定義型パターンと、前記クロック展開型パター
ンおよび前記クロック定義型パターンに応じて高速また
は低速のいずれかを示すテスト速度を保持する速度情報
と、遅延故障テストの際に期待値との比較を行うべきタ
イミングを保持するストローブ情報とを生成する変換ス
テップと、前記クロック定義型パターンと前記ストロー
ブ情報と前記速度情報とから遅延故障テスト用のテスト
パターンを生成する生成ステップとを含んでいる。

【００１１】また、前記変換ステップは、前記クロック
信号と前記入力信号とが同時に変化していなければ、ク
ロック信号の一周期を１パターンとして表現するととも
に前記速度情報として高速である旨を指定してさらに前
記ストローブ情報としてクロックの変化の直前のタイミ
ングを指定し、前記クロック信号と前記入力信号とが同
時に変化していれば、前記速度情報として低速である旨
を指定してさらに前記ストローブ情報として当該パター
ンの最後のタイミングを指定する。

【００１２】また、前記変換ステップは、前記入力信号
を遅延させる時間幅を指定するモジュレーション情報を
さらに生成することを特徴とする。

【００１３】また、前記変換ステップはさらに、前記ク
ロック信号と前記入力信号とが同時に変化していなけれ
ば、前記モジュレーション情報としてモジュレーション
対象となる旨を指定し、前記クロック信号と前記入力信
号とが同時に変化していれば、前記モジュレーション情
報としてモジュレーション対象とならない旨を指定す
る。

【００１４】また、クロック信号の一周期をそのレベル
によって３パターンに分けて各パターンにおけるテスト
対象回路の少なくとも一つの入力信号を設定したクロッ
ク展開型パターンを変換して、このクロック展開型パタ
ーンの少なくとも一部についてクロック信号の一周期を
１パターンとして表現したクロック定義型パターンと、
前記各パターンのテスト速度を保持する第一の速度情報
と、遅延故障テストの際に期待値との比較を行うべきタ
イミングを保持するストローブ情報と、前記クロック展
開型パターンのパターン番号と前記クロック定義型パタ
ーンのパターン番号との対応を保持するパターン対応情
報とを生成する変換ステップと、前記パターン対応情報
を参照して前記各パターンのテスト速度を強制的に指定
する速度指定情報に基づいて前記第一の速度情報の一部
を変更して第二の速度情報を生成する速度変更ステップ
と、前記クロック定義型パターンと前記ストローブ情報
と前記第二の速度情報とから遅延故障テスト用のテスト
パターンを生成する生成ステップとを含むことを特徴と
する遅延故障テストパターン発生方法。

【００１５】また、前記速度指定情報は、テスト速度を
低速とすべきパターンを保持し、前記速度変更ステップ
は、前記第一の速度情報の内、前記速度指定情報によっ
て低速とすべき旨指定されたパターンに関して低速に置
き換えたものを前記第二の速度情報として生成する。

【００１６】また、クロック信号の一周期をそのレベル
によって３パターンに分けて各パターンにおけるテスト
対象回路の少なくとも一つの入力信号を設定したクロッ
ク展開型パターンを変換して、このクロック展開型パタ
ーンの少なくとも一部についてクロック信号の一周期を
１パターンとして表現したクロック定義型パターンと、
遅延故障テストの際に期待値との比較を行うべきタイミ
ングを保持するストローブ情報と、前記クロック展開型
パターンのパターン番号と前記クロック定義型パターン
のパターン番号との対応を保持するパターン対応情報と
を生成する変換ステップと、前記クロック展開型パター
ンについて遅延シミュレーションを行う遅延シミュレー
ションステップと、この遅延シミュレーションステップ
によるシミュレーション結果に関して、予め指定された
時間を超過しているパターンを検出して、前記各パター
ンのテスト速度を保持する第一の速度情報を作成する検
出ステップと、前記パターン対応情報を参照して前記第
一の速度情報に基づいて第二の速度情報を生成する速度
変更ステップと、前記クロック定義型パターンと前記ス
トローブ情報と前記第二の速度情報とから遅延故障テス
ト用のテストパターンを生成する生成ステップとを含
む。

【００１７】また、前記第一の速度情報は、クロック展
開型パターンのパターン番号に従って、前記遅延シミュ
レーションステップにおいて前記超過を検出されたパタ
ーンについて低速とし、それ以外のパターンについては
高速とした情報を保持し、前記第二の速度情報は、クロ
ック定義型パターンのパターン番号に従って前記遅延シ
ミュレーションステップにおいて前記超過を検出された
パターンについて低速とし、それ以外のパターンについ
ては高速とした情報を保持する。

【００１８】

【実施例】次に本発明の遅延故障テストパターン発生方
法の第一の実施例について図面を参照して詳細に説明す
る。

【００１９】図１を参照すると、本発明の第一の実施例
である遅延故障テストパターン発生方法は、クロック展
開型パターン５１０を入力され、クロック定義型パター
ン５２０、ストローブ情報５３０および速度情報５４０
を出力するストローブ型変換ステップ１００と、クロッ
ク定義型パターン５２０、ストローブ情報５３０および
速度情報５４０を入力され、テスタオブジェクト９００
を出力するオブジェクト生成ステップ８００とを含んで
いる。クロック展開型パターン５１０は、展開型クロッ
クを基準として、各パターンにおける各部の信号の値を
定めたテストパターンである。クロック定義型パターン
５２０は、クロックの一部または全部において定義型ク
ロックを基準として、各部の信号の値を定めたテストパ
ターンである。速度情報５４０は、テストが高速に実行
できるものか否かを各パターン毎に示すものである。ス
トローブ情報５３０は、ＬＳＩテスタにおいて期待値比
較を行うタイミング、すなわち各パターン内の位置を示
す情報である。テスタオブジェクト９００は、ＬＳＩテ
スタに対するコマンド群であり、各パターン毎に、入力
信号、速度、出力信号期待値、期待値ストローブ位置、
等の情報を含んでいる。

【００２０】図２を参照すると、本発明の遅延故障テス
トパターン発生方法における被テスト対象である論理回
路の一例は、入出力端子として、データ入力ＩＮ１
（３）と、データ出力ＯＵＴ１（５３）およびＯＵＴ２
（４３）と、クロック入力ＣＬＫ（５）とを有してい
る。また、回路１０、３０および４０と、フリップフロ
ップ２０および５０とを有している。

【００２１】図３（ａ）を参照すると、クロック展開型
パターン５１０では、データ入力ＩＮ１の入力信号とし
て、展開パターン番号”１”に対して”ａ”、”２”に
対して”ａ”、”３”に対して”ａ”、”４”に対し
て”ｂ”、というように、パターン毎に定められてい
る。このデータ入力ＩＮ１から与えられた信号”
ａ”，”ｂ”，....は、回路１０によりＦ／Ｆ入力信
号”Ａ”，”Ｂ”，....となり、信号線１３によりフリ
ップフロップ２０に入力される。フリップフロップ２０
は信号線１３の値をクロックの立ち上がりで取り込み、
信号線２３に出力する。

【００２２】図３（ｂ）を参照すると、クロック定義型
パターン５２０では、展開パターン番号”１”〜”３”
が定義パターン番号”１”に変換され、展開パターン番
号”４”〜”６”が定義パターン番号”２”に変換され
ている。また、この定義型クロックに変換されたパター
ンにおいては、クロックの直前をストローブ位置として
おり、展開型クロックのままで定義型クロックに変換さ
れなかったパターンにおいては、パターンの最後の位置
をストローブ位置としている。

【００２３】図４を参照すると、図２および図３の論理
回路例に対応する速度情報５４０は、定義パターン番
号”１”および”２”について、”高速”である旨を示
している。すなわち、展開型クロックで１クロックを３
パターンで表現していたものを、定義型クロックでは１
クロックを１パターンで表現しているため、定義型クロ
ックに基づくパターンの方が展開型クロックに基づくパ
ターンよりも高速にテストをすることができる。

【００２４】次に、本発明の上記第一の実施例の動作に
ついて図面を参照して説明する。

【００２５】図１および図５を参照すると、ストローブ
型変換ステップ１００では、まず、入力されたクロック
展開型パターン５１０が終了したか否かを判定する（ス
テップ１０１）。そして、終了していなければ、クロッ
ク展開型パターン５１０から次のクロック１周期分のテ
ストパターンを読み出す（ステップ１０２）。この読み
出したテストパターンから、クロックと入力データとが
同時に変化しているか否かを判定する（ステップ１０
３）。

【００２６】ステップ１０３において、クロックと入力
データとが同時に変化している旨判定した場合は、入力
データの変化前および変換後のいずれがフリップフロッ
プに保持されるかが微妙なタイミングであると考えられ
る。従って、この場合は定義型クロックに変換せず、展
開型クロックの３つのパターンの各々について、速度情
報５４０を”低速”（ステップ１０９）、ストローブ情
報５３０を”パターンの最後”に設定する（ステップ１
１１）。具体的には、図３（ａ）における展開パターン
番号”７”〜”９”が、この場合に該当する。

【００２７】ステップ１０３において、クロックと入力
データとが同時に変化しない旨判定した場合は、１クロ
ック分全体を１つのパターンとして扱うことが出来るた
め、当該パターンを圧縮して、定義型クロックとする
（ステップ１０４）。そして、当該パターンについて、
速度情報５４０を”高速”（ステップ１０５）、ストロ
ーブ情報５３０を”クロックの直前”に設定する（ステ
ップ１０７）。具体的には、図３（ａ）における展開パ
ターン番号”１”〜”３”等が、この場合に該当する。

【００２８】ストローブ型変換ステップ１００は、クロ
ック展開型パターン５１０から繰り返しテストパターン
を読み出して処理し、このクロック展開型パターン５１
０が終了した場合に、処理を終了してオブジェクト生成
ステップ８００に制御を移す。

【００２９】このように、本発明の第一の実施例である
遅延故障テストパターン発生方法によれば、展開型クロ
ックを基準に作成されているクロック展開型パターン５
１０中から、定義型クロックとして指定可能なパターン
を検出してクロック定義型パターン５２０に変換するこ
とにより、高速テスト向けのテストパターンを自動的に
発生することができる。

【００３０】次に本発明の遅延故障テストパターン発生
方法の第二の実施例について図面を参照して詳細に説明
する。

【００３１】図６を参照すると、本発明の第二の実施例
である遅延故障テストパターン発生方法は、第一の実施
例におけるストローブ型変換ステップ１００がモジュレ
ーション変換ステップ２００に置き換わり、モジュレー
ション情報５３５をさらに出力する点を除き、第一の実
施例と同様の手順を有している。モジュレーション情報
５３５は、各パターンにおいて入力データを遅延させる
時間幅を指定する情報である。この指定された遅延をモ
ジュレーションといい、フリップフロップのホールドタ
イム等を検査するために使用される。

【００３２】図７（ａ）を参照すると、データ入力ＩＮ
１の入力信号は、第１の実施例の場合と同様である。こ
のデータ入力ＩＮ１の入力信号は、モジュレーション型
変換ステップ２００において、まず、１クロック周期分
前倒しした状態に変換され、その後モジュレーションに
よりそのデータを遅延させることで所望のタイミングに
調整する。

【００３３】図８を参照すると、図２および図７の論理
回路例に対応するモジュレーション情報５３５は、定義
パターン番号”１”および”２”について、”モジュレ
ーション対象”である旨を示している。

【００３４】次に、本発明の上記第二の実施例の動作に
ついて図面を参照して説明する。

【００３５】図６および図９を参照すると、まず、入力
されたクロック展開型パターン５１０が終了したか否か
を判定する（ステップ２０１）。そして、終了していな
ければ、クロック展開型パターン５１０から次のクロッ
ク１周期分のテストパターンを読み出す（ステップ２０
２）。この読み出したテストパターンから、クロックと
入力データとが同時に変化しているか否かを判定する
（ステップ２０３）。

【００３６】ステップ２０３において、クロックと入力
データとが同時に変化している旨判定した場合は、出力
を保証するため、クロックを付加する（ステップ２０
８）。具体的には図７においては、展開パターン番号”
４”に対応して、定義パターン番号”２”の新たなクロ
ックパルスを付加している。従って、実際には展開パタ
ーン番号”５”および”６”が、定義パターン番号”
４”および”５”に対応している。そして、付加された
新たなクロックパルスのパターンに対しては速度情報５
４０を”高速”に設定し、定義型クロックに変換されな
かった３つのパターンの各々について、速度情報５４０
を”低速”に設定する（ステップ２０９）。また、付加
された新たなクロックパルスのパターンに対してはモジ
ュレーション情報５３５を”モジュレーション対象”に
設定し、定義型クロックに変換されなかった３つのパタ
ーンの各々について、モジュレーション情報５３５を”
モジュレーション非対象”に設定する（ステップ２１
０）。さらに、付加された新たなクロックパルスのパタ
ーンに対してはストローブ情報５３０を”クロックの直
前”に設定し、定義型クロックに変換されなかった３つ
のパターンの各々について、ストローブ情報５３０を”
パターンの最後”に設定する（ステップ２１１）。

【００３７】ステップ２０３において、クロックと入力
データとが同時に変化しない旨判定した場合は、当該パ
ターンを圧縮して、定義型クロックとする（ステップ２
０４）。そして、当該パターンについて、速度情報５４
０を”高速”に（ステップ２０５）、モジュレーション
情報５３５を”モジュレーション対象”に（ステップ２
０６）、ストローブ情報５３０を”クロックの直前”に
設定する（ステップ２０７）。

【００３８】モジュール型変換ステップ２００は、クロ
ック展開型パターン５１０から繰り返しテストパターン
を読み出して処理し、このクロック展開型パターン５１
０が終了した場合に、処理を終了してオブジェクト生成
ステップ８００に制御を移す。

【００３９】このように、本発明の第二の実施例である
遅延故障テストパターン発生方法によれば、展開型クロ
ックを基準に作成されているクロック展開型パターン５
１０中から、モジュレーションに適合するパターンを検
出してモジュレーション情報５３５にモジュレーション
を設定することにより、ホールドタイムテスト向けのテ
ストパターンを自動的に発生することができる。

【００４０】次に本発明の遅延故障テストパターン発生
方法の第三の実施例について図面を参照して詳細に説明
する。

【００４１】図１０を参照すると、本発明の第三の実施
例である遅延故障テストパターン発生方法は、クロック
展開型パターン５１０を入力され、クロック定義型パタ
ーン５２０、ストローブ情報５３０、速度情報５４０お
よびパターン対応情報５６０を出力するストローブ型変
換ステップ３００と、速度情報５４０、速度指定情報５
５０およびパターン対応情報５６０を入力され、速度情
報５４５を出力する速度変更ステップ７００と、クロッ
ク定義型パターン５２０、ストローブ情報５３０および
速度情報５４５を入力され、テスタオブジェクト９００
を出力するオブジェクト生成ステップ８００とを含んで
いる。クロック展開型パターン５１０、クロック定義型
パターン５２０、ストローブ情報５３０および速度情報
５４０は、第一の実施例と同様である。

【００４２】図１１を参照すると、速度指定情報５５０
は、速度情報として”低速”動作を指定したいパターン
の番号を指定する、使用者が作成する情報である。この
速度指定により使用者にとって所望の速度でテストを行
うことができ、たとえば、回路の立ち上げ時等の不安定
な状態については低速に動作させるといった、きめ細か
いテストを行うことができる。

【００４３】図１２を参照すると、パターン対応情報５
６０は、ハイフン記号で結ばれた前者が展開パターン番
号、後者が定義パターン番号に該当する。例えば、図１
２の例では、展開パターン番号”１”から”３”はその
まま圧縮しないでそれぞれ定義パターン番号”１”か
ら”３”に、展開パターン番号”４”から”１０”まで
は圧縮されて定義パターン番号”４”に、展開パターン
番号”１１”から”１７”までは圧縮されて定義パター
ン番号”５”に対応することを示している。このパター
ン対応指定情報５５０は、速度変換ステップ７００にお
いて、定義パターン番号と展開パターン番号の相互間の
変換に使用されるが、その他にもＬＳＩテスタにおける
テストの後、エラー要因の解析の際等にも使用される場
合がある。

【００４４】次に、本発明の上記第三の実施例の動作に
ついて図面を参照して説明する。

【００４５】図１０および図１３を参照すると、ストロ
ーブ型変換ステップ３００は、パターン対応情報生成
（ステップ３０６および３１０）のステップが存在する
点以外は、図５の第一の実施例のストローブ型変換ステ
ップ１００と同様の手順となっている。このパターン対
応情報生成（ステップ３０６および３１０）では、クロ
ック定義型パターン５２０に一周期分のパターンを作成
する度に、図１２のように展開パターン番号と定義パタ
ーン番号との対応をパターン対応情報５６０に作成して
おく。

【００４６】図１０を参照すると、速度変換ステップ７
００では、速度情報５４０から１パターンずつ読み出
し、もし速度指定情報５５０によって指定されたパター
ンでなければそのまま速度情報５４５に書き込む。もし
速度指定情報５５０によって指定されたパターンであれ
ば、対応する定義パターン番号について”低速”の旨を
速度情報５４５に書き込む。この際、速度指定情報５５
０は展開パターン番号で指定され、速度情報５４０は定
義パターン番号で指示されているため、両者の変換のた
めにパターン対応情報５６０を使用する。

【００４７】このように、本発明の第三の実施例である
遅延故障テストパターン発生方法によれば、ＬＳＩテス
タに与えるテストパターンをストローブ型変換ステップ
３００により自動発生した後、速度変換ステップ７００
によって高速テストをさせない範囲を指定することによ
り、ＬＳＩテスタにおいてテスト対象の状況に応じて任
意のテスト速度を使用することができる。

【００４８】次に本発明の遅延故障テストパターン発生
方法の第四の実施例について図面を参照して詳細に説明
する。

【００４９】図１４を参照すると、本発明の第四の実施
例である遅延故障テストパターン発生方法は、速度情報
５８０の作成の手順が異なる点以外は第三の実施例の図
１０と同様の手順になっている。すなわち、この第四の
実施例では、クロック展開型パターン５１０に基づいて
遅延シミュレーションステップ６００にて遅延シミュレ
ーションを行いシミュレーション結果５７０を出力す
る。そして、超過検出ステップ６５０によりシミュレー
ション結果５７０から速度情報５８０を生成する。

【００５０】遅延シミュレーションステップ６００で
は、対象回路の遅延シミュレーションを行い、各展開パ
ターン番号毎に、パターンが入力されてから各出力が変
化するまでの時間間隔をシミュレーション結果５７０と
して出力する。すなわち、このシミュレーション結果５
７０によれば、各パターン毎の各出力への遅延時間を知
ることができる。

【００５１】超過検出ステップ６５０では、このシミュ
レーション結果５７０の各パターンに対する各出力への
遅延時間と予め指定された時間間隔とを比較し、この予
め指定された時間間隔を超過するものを検出する。そし
て、超過する旨検出したパターンについては”低速”、
超過する旨検出しなかったパターンについては”高速”
を速度情報５８０に出力する。なお、この速度情報５８
０におけるパターン番号は展開パターン番号が指定され
ているため、速度変更ステップ７５０ではパターン対応
情報５６０を参照することにより、定義パターン番号に
よる速度情報５８５を生成する。

【００５２】このように、本発明の第四の実施例である
遅延故障テストパターン発生方法によれば、遅延シミュ
レーションステップ６００による遅延シミュレーション
結果に基づいて速度情報を定めるようにしたため、より
現実のＬＳＩに近い遅延時間を前提にして高速なＬＳＩ
テストを行うことができる。

【００５３】

【発明の効果】以上の説明で明らかなように、本発明に
よると、ＬＳＩテスタに与えるテストパターンから定義
型クロックを指定可能なパターンを検出して、高速テス
ト向けのテストパターンを自動的に発生することができ
る。また、ＬＳＩテスタに与えるテストパターンからモ
ジュレーションに適合するパターンを検出して、ホール
ドタイムテスト向けのテストパターンを自動的に発生す
ることができる。さらに、ＬＳＩテスタに与えるテスト
パターンを自動発生した際、高速テストをさせない範囲
を指定することができる。また、この際、遅延シミュレ
ーション結果に基づいて高速テストをさせない範囲を設
定することができる。

【図面の簡単な説明】

【図１】本発明の遅延故障テストパターン発生方法の第
一の実施例の構成を示す図である。

【図２】本発明が適用される回路図の一例を示す図であ
る。

【図３】本発明の第一の実施例の適用例を示す図であ
る。

【図４】本発明の第一の実施例における速度情報の構成
を示す図である。

【図５】本発明の第一の実施例におけるストローブ型変
換ステップの処理手順を示す図である。

【図６】本発明の遅延故障テストパターン発生方法の第
二の実施例の構成を示す図である。

【図７】本発明の第二の実施例の適用例を示す図であ
る。

【図８】本発明の第二の実施例におけるモジュレーショ
ン情報の構成を示す図である。

【図９】本発明の第二の実施例におけるモジュレーショ
ン型変換ステップの処理手順を示す図である。

【図１０】本発明の遅延故障テストパターン発生方法の
第三の実施例の構成を示す図である。

【図１１】本発明の第三の実施例における速度指定情報
の一例を示す図である。

【図１２】本発明の第三の実施例におけるパターン対応
情報の一例を示す図である。

【図１３】本発明の第三の実施例におけるストローブ型
変換ステップの処理手順を示す図である。

【図１４】本発明の遅延故障テストパターン発生方法の
第四の実施例の構成を示す図である。

【符号の説明】

１００ ストローブ型変換ステップ ２００ モジュレーション型変換ステップ ３００ ストローブ型変換ステップ ４００ ストローブ型変換ステップ ５１０ クロック展開型パターン ５２０ クロック定義型パターン ５３０ ストローブ情報 ５３５ モジュレーション情報 ５４０，５４５，５８０，５８５ 速度情報 ５５０ 速度指定情報 ５６０ パターン対応情報 ５７０ シミュレーション結果 ６５０ 超過検出ステップ ７００，７５０ 速度変換ステップ ８００ オブジェクト生成ステップ ９００ テスタオブジェクト

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 クロック信号の一周期をそのレベルによ
   って３パターンに分けて各パターンにおけるテスト対象
   回路の少なくとも一つの入力信号を設定したクロック展
   開型パターンを変換して、このクロック展開型パターン
   の少なくとも一部についてクロック信号の一周期を１パ
   ターンとして表現したクロック定義型パターンと、前記
   クロック展開型パターンおよび前記クロック定義型パタ
   ーンに応じて高速または低速のいずれかを示すテスト速
   度を保持する速度情報と、遅延故障テストの際に期待値
   との比較を行うべきタイミングを保持するストローブ情
   報とを生成する変換ステップと、 前記クロック定義型パターンと前記ストローブ情報と前
   記速度情報とから遅延故障テスト用のテストパターンを
   生成する生成ステップとを含むことを特徴とする遅延故
   障テストパターン発生方法。
2. 【請求項２】 前記変換ステップは、 前記クロック信号と前記入力信号とが同時に変化してい
   なければ、クロック信号の一周期を１パターンとして表
   現するとともに前記速度情報として高速である旨を指定
   してさらに前記ストローブ情報としてクロックの変化の
   直前のタイミングを指定し、 前記クロック信号と前記入力信号とが同時に変化してい
   れば、前記速度情報として低速である旨を指定してさら
   に前記ストローブ情報として当該パターンの最後のタイ
   ミングを指定することを特徴とする請求項１記載の遅延
   故障テストパターン発生方法。
3. 【請求項３】 前記変換ステップは、前記入力信号を遅
   延させる時間幅を指定するモジュレーション情報をさら
   に生成することを特徴とする請求項１記載の遅延故障テ
   ストパターン発生方法。
4. 【請求項４】 前記変換ステップはさらに、 前記クロック信号と前記入力信号とが同時に変化してい
   なければ、前記モジュレーション情報としてモジュレー
   ション対象となる旨を指定し、 前記クロック信号と前記入力信号とが同時に変化してい
   れば、前記モジュレーション情報としてモジュレーショ
   ン対象とならない旨を指定することを特徴とする請求項
   ３記載の遅延故障テストパターン発生方法。
5. 【請求項５】 クロック信号の一周期をそのレベルによ
   って３パターンに分けて各パターンにおけるテスト対象
   回路の少なくとも一つの入力信号を設定したクロック展
   開型パターンを変換して、このクロック展開型パターン
   の少なくとも一部についてクロック信号の一周期を１パ
   ターンとして表現したクロック定義型パターンと、前記
   各パターンのテスト速度を保持する第一の速度情報と、
   遅延故障テストの際に期待値との比較を行うべきタイミ
   ングを保持するストローブ情報と、前記クロック展開型
   パターンのパターン番号と前記クロック定義型パターン
   のパターン番号との対応を保持するパターン対応情報と
   を生成する変換ステップと、 前記パターン対応情報を参照して前記各パターンのテス
   ト速度を強制的に指定する速度指定情報に基づいて前記
   第一の速度情報の一部を変更して第二の速度情報を生成
   する速度変更ステップと、 前記クロック定義型パターンと前記ストローブ情報と前
   記第二の速度情報とから遅延故障テスト用のテストパタ
   ーンを生成する生成ステップとを含むことを特徴とする
   遅延故障テストパターン発生方法。
6. 【請求項６】 クロック信号の一周期をそのレベルによ
   って３パターンに分けて各パターンにおけるテスト対象
   回路の少なくとも一つの入力信号を設定したクロック展
   開型パターンを変換して、このクロック展開型パターン
   の少なくとも一部についてクロック信号の一周期を１パ
   ターンとして表現したクロック定義型パターンと、遅延
   故障テストの際に期待値との比較を行うべきタイミング
   を保持するストローブ情報と、前記クロック展開型パタ
   ーンのパターン番号と前記クロック定義型パターンのパ
   ターン番号との対応を保持するパターン対応情報とを生
   成する変換ステップと、 前記クロック展開型パターンについて遅延シミュレーシ
   ョンを行う遅延シミュレーションステップと、 この遅延シミュレーションステップによるシミュレーシ
   ョン結果に関して、予め指定された時間を超過している
   パターンを検出して、前記各パターンのテスト速度を保
   持する第一の速度情報を作成する検出ステップと、 前記パターン対応情報を参照して前記第一の速度情報に
   基づいて第二の速度情報を生成する速度変更ステップ
   と、 前記クロック定義型パターンと前記ストローブ情報と前
   記第二の速度情報とから遅延故障テスト用のテストパタ
   ーンを生成する生成ステップとを含むことを特徴とする
   遅延故障テストパターン発生方法。