JPH0458072B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、複雑な回路およびシステムの開発・
テストに用いる複雑な大規模集積回路（LSI）ま
たは超大規模集積回路（VLSI）装置の動作のモ
デリングに関する。より詳細にいうと、本発明
は、プログラムコントロールによつて命令を実行
することのできる装置を含む複雑なデイジタル回
路およびシステムの論理シミユレーシヨンおよび
論理テストに関するものであつて、本発明におい
てはLSIまたはVLSI装置の動作特性もまた正確
にシミユレートされなければならない。特に、本
発明は、特願昭59−91162に開示されているよう
に、ハードウエアライブラリ素子を基礎とした論
理シミユレーシヨンモデルの開発に付随する問題
の解決手段に関するものである。

〔発明の背景〕

装置の論理シミユレーシヨンモデルは、通常動
作状態にある装置の論理動作およびタイミング動
作を正確に模擬する診断シールである。このよう
なモデルの目的は、その装置を含む演算デイジタ
ルシステム論理およびタイミングの両方ともが正
しいことを確かめることである。論理シミユレー
シヨンモデルでは、内部動作および内部構造は、
シユミレートされる実際の装置のそれらと同様で
ある必要なない。ただ１つの前提条件は、外部か
ら観察される動作が実際の装置と等しいことであ
る。

従来の論理シユミレーシヨンモデルはソフトウ
エアで実現された。これに対して、本発明は、ラ
イブラリ素子を基礎とした論理シユミレーシヨン
モデルの開発に関するもので、ライブラリ素子は
実際のハードウエア装置であり、それはまたハー
ドウエアとソフトウエアの組合せによつて他のラ
イブラリ素子を相互作用する。

ソフトウエア論理シユミレーシヨンモデルには
２つの型がある。すなわち構造モデルと動作モデ
ルである。構造モデルは、装置の実際の内部論理
構造を模擬し、それにより観察できる機能的動作
が生じる。動作モデルは、ただ単に外部の論理動
作およびタイミング動作を模擬するにすぎない。

複雑な装置のソフトウエアモデルは数多くの欠
点をもつている。第１に、それらは、つくるのに
比較的費用と時間が多くかかる。また、正確なモ
デルを設計するには、装置の仕様を収集して完全
に理解しなければならない。このことは重大な制
約となつてきた。なぜなら、装置の製造者は一般
的にこのような詳細を明らかにしたがらないから
である。さらに、装置のモデリングのために必要
な仕様は、典型的には、装置の普通のユーザに適
するものよりずつと詳細なものである。

さらに、ソフトウエアシミユレーシヨンモデル
は、装置機能をシミユレートするのに必要な計算
量のために、速度が遅くなる。典型的には、外部
の部品をシミユレートするのに必要な計算の量
は、複雑な装置それ自身をシミユレートするのに
必要な計算の量に較べれば無視できる程のもので
ある。事実、ソフトウエアシユミレーシヨンモデ
ルは、、しばしば、あまり遅いので実際の使用に
たえないことがある。

これまで、複雑な回路の動作をシミユレートす
るのに利用できる手段はほとんどなかつた。さら
に、本発明者によれば、基準素子として現物のす
なわち物理的のサンプルを用いるときには、スタ
テイツク素子をダイナミツク素子と組合せてシミ
ユレートすることは困難であると判明している。
ダイナミツク回路素子には小さい許容範囲内のク
ロツク速度で動作するという制約がある。前述の
特願昭59−91162の発明においては、シミユレー
タは、物理的サンプルとしてダイナミツク素子ま
たはステイツク素子を用いることが、それらの素
子がリセツト信号またはリセツト命令シーケンス
で初期状態ないし既知状態にリセツトされ得るの
で、可能である。

特願昭59−91162号に開示の発明によれば、最
初ないし第１の入力パターン（ここでは第１の
「シーケンス」と呼ぶ。）を、リセツトされた基準
素子（物理的サンプル）に与え、基準素子にその
出力パターン（第１の出力パターン）を生じさせ
る。この第１の出力パターンは記憶され、それを
用いて、シミユレータが第２の入力パターンを演
算し、それにより第１入力パターンに第２の入力
パターンを続けたもの（第２のシーケンスと呼
ぶ。）が生成される。基準素子は、入力パターン
の第２のシーケンスを受けるため、再びリセツト
される。それから、入力パターンの第２のシーケ
ンスは、第１および第２の入力パターンを予定の
レートで基準素子に順次付与することによつて、
基準素子を与えられる。入力パターンの第２のシ
ーケンスがその終りまで基準素子に与えられた
後、基準素子の出力値である第２の出力パターン
がサンプリングされる（第２のシーケンスがその
終りまで基準素子に送られるまで基準素子の出力
信号は無視される。）。その結果の値を用いて、シ
ユミレータは、次の入力パターンを計算する。こ
の計算した次の入力パターンを、前に記憶した入
力パターンのシーケンスの終わりにそれに続けて
記憶し、記憶した新しいシーケンスを、基準素子
をリセツトしてから基準素子に与える。シミユレ
ータは、各シーケンスを、リセツト状態から開始
する。

しかし、このような特願昭59−91162号に開示
の発明では次のような不都合がある。

スタテイツク素子では、クロツクエツジに全て
の入力を同期させる訳ではないので、入力信号の
値の変化（入力信号の遷移）は、いかなる時点で
生じたものでも、その素子の出力に影響を及ぼす
可能性がある。しかし、スタテイツク素子への入
力信号の全ての挙動についての経歴は通常長いの
で、入力信号の全ての挙動を含む経歴（入力信号
パターンのシーケンス）を限られたサイズのメモ
リに記憶し、合理的な時間内に基準素子に与える
ことは、実用に適さない。

〔発明の概要〕

本発明によれば、モデリングの対象である物理
的なダイナミツクやスタテイツクのデイジタル素
子と、これらの物理的な回路素子の少なくとも動
作シーケンスを制御する手段との組合せを有す
る、回路システムのモデリング装置において、デ
イジタル素子を、より短いシーケンスを用いてモ
デリングする新規な方法が提供される。

このために本発明によれば、デイジタル素子に
提供する入力信号を、非ストローブ入力信号とス
トローブ入力信号とに分けて考える。そして、ス
トローブ入力信号の遷移相互の間での履歴（発生
順序）、および、ストローブ入力信号の遷移と非
ストローブ入力信号の遷移との間での履歴（発生
順序）を保存し、これを基準素子に入力パターン
の経歴として与える（従つて、非ストローブ入力
信号の遷移相互の間での履歴は無視される）とい
う手法が実現できる。

ここで、ストローブ入力信号というのは、それ
に変化すなわち遷移が生じた時、基準素子となる
デイジタル素子の内部の記憶状態に変化を招来で
きる全ての入力信号であり、一方、非ストローブ
入力信号というのは、それに変化（その周波数や
回数には関係しない）が生じて元の値に戻つた際
に、デイジタル素子の仕様に従つて動作である限
りはその余の入力信号の値の如何に拘らず、その
デイジタル素子の内部の記憶状態に影響を及ぼさ
ない全ての入力信号である。

いかなる基準素子においても、その全ての入力
ピンそれぞれについて、ストローブ入力ピンと非
ストローブ入力ピンの何れに該当するかを特定で
きる。特に、“クロツク”ピンと“ライトエネー
ブル（書込み可能化）”ピンは、常にストローブ
入力ピンである。他方、クロツクされている２入
力マルチプレクサ（例えば、モトローラの10173）
のデータ入力ピンは非ストローブ入力ピンであ
る。従つて、対象とするデイジタル素子を例えば
その仕様書により調べることにより、入力信号
を、ストローブ入力信号と非ストローブ入力信号
とに区分けすることができる。

本発明により基準素子に与えるための入力パタ
ーンの経歴は短くされており、基準素子にストロ
ーブ入力信号の遷移を与える。この短くされた経
歴は、少なくとも２つのパターンを含む。その第
１のパターンは当該ストローブ入力信号の遷移の
発生直前の全ての非ストローブ入力信号の値を与
え、その第２のパターンは特にストローブ入力信
号の遷移を与える。

米国特許第4342093号（特開昭55−153054）に
は、基準素子として物理的資料を使用するシミユ
レーシヨンシステムが開示されている。しかし、
その装置およびその動作では、ストローブ入力信
号と非ストローブ入力信号との区別をしていな
い。なお、この米国特許の技術を用いたシミユレ
ーシヨンモデルは、基準素子の元来の休止ないし
アイドルの状態においてのみ、その動作を停止で
きるものである。

本発明は、添付図面を参照した次の詳細な説明
によつてよりいつそう理解されるであろう。

〔実施例〕 本発明の十分な理解には、本発明の方法を実行
できるシミユレーシヨンシステムの動作を知るの
が良いのでそれについて先ず説明し、その後で本
発明方法の実施例を説明する。

本発明の方法を利用できるシミユレート装置の
一例では、例えばマイクロプロセツサ（AM
2901）のようなスタテイツクな、モデリングされ
る回路素子の物理的サンプルが、デイジタル回路
システムについて用いられ、そのシステムはその
環境でシミユレートされる他のデイジタル素子を
含んでいる。基準素子と呼ばれる物理的サンプル
は、シミユレーシヨンジグと称される装置に、パ
ーソナリテイモジユールと呼ばれる装置を介して
結合される。パーソナリテイモジユールの目的
は、特定の基準素子を特定のシミユレーシヨンジ
グに対してのインターフエイスを電気的かつ物理
的に行うことである。シミユレーシヨンジグは、
論理シミユレータと称されるコンピユータ制御の
システムに結合され、ユーザがソフトウエアモデ
ルかハードウエアモデルかを知る必要がない状態
で、適切な入力信号を（複数の入力パターンのシ
ーケンスとして）与えるとともに、その結果の出
力信号をサンプルする。以下これを詳述する。

第１図には、メインバス１６に接続された汎用
デイジタルコンピユータで構成され得るシミユレ
ーシヨンシステム１０が示されている。このシミ
ユレーシヨンシステム１０には、メインバス１６
に接続された記憶装置２０および入出力装置
（Ｉ／Ｏ）２２が含まれ得る。制御端末装置２４
および大容量記憶装置（マスメモリ）２６が入出
力装置２２を介してメインバス１６接続される。
ソフトウエアを完全にベースにしたシミユレーシ
ヨンでは上記の他にハードウエアを必要としない
が、本発明においては第１のシミユレーシヨンジ
グ１２および第２のシミユレーシヨンジグ１４の
少なくとも一方がメインバス１６に接続される。
シミユレーシヨンジグの機能は第３図を参照して
説明する。

第２図には、シミユレーシヨンシステム１０の
ソフトウエアが、記憶装置２０のメモリマツプ２
３においてどのように編成されているかの概略が
示されている。記憶装置２０には、コンピユータ
システムの制御プログラム３０のためのメモリス
ペースが予約されている。システムシミユレーシ
ヨンプログラム３２がオブジエクトコードとして
記憶装置２０に記憶されている。記憶装置２０に
は更にシミユレーシヨンジグ１２，１４のデイス
クリプタ３６，３８に対するポインタ３４も記憶
されている。システムシミユレーシヨンプログラ
ム用の作業データ値を含むシミユレータデータベ
ース４０も記憶装置２０内にオンラインで記憶さ
れる。記憶装置２０はまた大容量記憶装置２６か
らのシミユレーシヨンプログラムによつて要求さ
れるようなデータを記憶するのにも用いられる。

第３図はシミユレーシヨンシグ１２のブロツク
図を示す。（制御信号線の大部分は、不必要な複
雑化を避けるために、図示していない。制御機能
は現在の記載から当業者により実現可能であ
る。）。シミユレーシヨンジク１２は、複数の入力
パターンのシーケンスを、入力パターンレジスタ
５２を介して、デイジタル素子（ここでは第３図
の基準素子４２）に与える動作をする。この動作
を次に説明する。予め選択した波形、クロツク速
度、相対的な位相関係を有する少なくとも１つの
クロツク信号が、クロツク回路５６からクロツク
ライン５７，５９，６１を介してパーソナリテイ
モジユール４６、入力パターンレジスタ５２、出
力レジスタ６４に与えられる。パーソナリテイモ
ジユール４６は、汎用シミユレーシヨンジグ１２
に対しての、信号レベル整合および適切なソケツ
トを提供するためのインターフエイス装置であ
る。シミユレーシヨンジグ１２の動作により、ク
ロツク５６に同期して入力信号が基準素子４２に
提供される。それらの入力信号は、入力パターン
記憶装置５０に記載されている値それぞれを表す
ものであり、入力パターン記憶装置５０は定めら
れた複数の入力パターンの全部をそのシーケンス
として含む。入力パターン記憶装置５０は、逐次
アクセスメモリまたはランダムアクセスメモリ装
置であつて、制御ラインおよびポートを備えてい
る。

シミユレーシヨンジグ１２の入力パターンレジ
スタ５２は、クロツク周期ないしクロツクエツジ
に対して一定の時点にて、定められた入力パター
ンに応動して実時間環境で作動しているかのよう
にレジスタ出力信号を発生し、入力信号が基準素
子４２に提供される。しかし、基準素子４２の出
力信号は、予定されている入力パターンのシーケ
ンスの全てが基準素子４２に与えられてしまうま
で、データ復元素子すなわち出力レジスタ６４に
よつて無視される。シーケンスの最後の入力パタ
ーンが基準素子４２に提供された後で、クロツク
動作は停止される。基準素子４２の出力動作にお
ける最大遅延よりも大きい時間の経過後、基準素
子４２の出力信号がサンプルされ、出力レジスタ
６４に記憶される。それから、シミユレーシヨン
ジグ１２にバスバツフアおよびコントローラ１５
とメインバス１６とを介して接続されているシミ
ユレーシヨンシステム１０（第１図）は、基準素
子４２の各出力の状態を調べる。それらの出力の
状態は、出力レジスタ６４の値によつて示されて
いるものである。シミユレーシヨンシステム１０
は、そのシミユレータデータベース４０中でシミ
ユレートされる出力が、対応の入力信号の遷移時
点から指定の遅延時間をもつて変化するように、
調整ないし設定する。出力それぞれについての指
定された遅延時間は、変化する出力および変化を
生じさせる入力に独自のものである。指定された
遅延時間は、製造者により特定された最小遅延と
最大遅延との間で任意で設定できるもので、基準
素子４２に対応するデイジタル素子の仕様で特定
されるパラメータである。（実験的には、最大遅
延は、開発中のもののタイミングエラーのほとん
どが明らかになるように、選択される。） 第３図には、本発明の方法を利用して、第２の
パーソナリテイモジユール４８上で動作する基準
素子４４も示されている。基準素子４４は、その
内部での動作の結果が記憶される内部メモリを含
んでいる。この内部メモリは、しばしば、クリア
され、リセツトされ、そうでないとしてもその内
容が変更される。

本発明の方法を用いる場合、シミユレーシヨン
システム１０（第１図）により、ストローブ入力
信号と非ストローブ入力信号との区分けし、スト
ローブ入力信号の遷移相互の間および非ストロー
ブ入力信号の遷移とストローブ入力信号の遷移の
間の履歴を保存することによつて、基準素子４４
は利用可能にされる。ストローブ入力信号と非ス
トローブ入力信号の双方が、入力パターンレジス
タ５４により基準素子４４に与えられる。

シミユレートされるシステム中における複数の
デイジタル素子モデリングするため、基準素子４
４として１つのスタテイツクまたはダイナミツク
回路素子を用いることができる。基準素子４４は
該当の回路ごとに１回試用される。得られた結果
の信号値は出力レジスタ６６に記憶され、最後に
メモリ２０に転送される。

次ぎに、本発明方法の実施例について説明す
る。

上述のように、ストローブ信号および非ストロ
ーブ信号の値を含む入力パターンを少なくとも２
つ含んでいる入力パターンのシーケンスが、基準
素子に与えられる。そして、シミユレータ１０は
次の動作を行う。

非ストローブ入力信号の遷移の発生ごとに、基
準素子に与えられた入力パターンのシーケンスの
最後の入力パターンを、保存のために、全てのス
トローブ入力信号の現在値とともに全ての非スト
ローブ入力信号の現在値が含まれてるように変更
する。このように、非ストローブ入力信号の遷移
の発生ごとに入力シーケンスの最後のパターンを
変更することより、保存するパターンのシーケン
スの長さが減少する。これは、非ストローブ入力
信号の遷移相互の間の履歴を保存しないからであ
る。保存されたシーケンスの全体は初期設定の時
点から基準素子に与えられて基準素子の状態が再
現され、当該の非ストローブ入力信号の遷移に対
する応答としての基準素子の出力の変化を検出す
るために基準素子の出力がサンプルされ、システ
ムからの出力の遷移が生じる時点が調整ないし設
定され、次の非ストローブ入力信号またはストロ
ーブ入力信号の発生が待機される。

ストローブ入力信号の遷移が発生すると、シミ
ユレータ１０は、基準素子に与えられた入力パタ
ーンのシーケンス中の最後から２番目の入力パタ
ーン（当該ストローブ入力信号の遷移の発生前に
おける、全ての非ストローブ入力信号および全て
のストローブ入力信号の値を含んでいる）を、保
存のためにそのまま維持し、最後から２番目の入
力パターンの後に、当該ストローブ入力信号の遷
移の発生後における、全ての非ストローブ入力信
号および全てのストローブ入力信号の値を含んで
いる、第１の追加の入力信号パターンを付加し、
そして、次のストローブ入力信号の遷移が発生す
るまで、上記の変更される入力パターンを蓄積し
ておくのに使用する、第２の追加の入力パターン
を付加する。

以上、本発明を特定の実施例について説明した
が、変形して実施例できることは当業者に明らか
であり、本発明は特許請求の範囲の記載を除き限
定されるものではない。

【図面の簡単な説明】

第１図は、シミユレーシヨンモデリング装置を
備えたシミユレーシヨンシステムのブロツク図で
ある。第２図は、コンピユータ制御シミユレーシ
ヨンシステムのメモリマツプを示す図である。第
３図は、本発明によつて動作するシミユレーシヨ
ンジグのブロツク図である。 １０……シミユレーシヨンシステム、１６……
メインバス、１２……シミユレーシヨンシズグ、
２８……メモリマツプ、４２，４４……基準素
子、５０……入力パターン記憶装置、５２，５４
……入力パターンレジスタ、６０，６２……高イ
ンピーダンステユータ、６４，６６……出力レジ
スタ。

Claims (1)

1. 【特許請求の範囲】 １ デイジタル回路システムの動作をシミユレー
   トする装置における、そのデイジタル回路システ
   ム中のデイジタル素子のモデリング動作の方法で
   あつて： 前記デイジタル素子の物理的サンプルを基準素
   子として使用するステツプと； ストローブ信号および非ストローブ信号の値を
   含む入力パターンを少なくとも２つ含んでいて、
   記憶されている入力パターンのシーケンスを前記
   基準素子に与える付与ステツプと； ストローブ入力信号の遷移相互の間、および、
   ストローブ入力信号の遷移と非ストローブ入力信
   号の遷移との間での履歴を保存し、非ストローブ
   入力信号の遷移相互の間での履歴は無視してメモ
   リの小形化を図りつつ前記基準素子に提供するた
   めの入力パターンの経歴を保存する保存ステツプ
   にして、 非ストローブ入力信号の遷移の度に、前記シ−
   ケンス中の、前記付与ステツプにより前記基準素
   子に与え終えた入力パターンの最後の入力パター
   ンを、全ての非ストローブ入力信号および全ての
   ストローブ入力信号の全現在値が、保存のために
   含まれるように変更する過程と、 ストローブ入力信号の遷移の際に、前記シーケ
   ンス中の、前記付与ステツプにより前記基準素子
   に与え終えた入力パターンの最後から２番目にあ
   つて、当該ストローブ入力信号の遷移の発生前に
   おける、全ての非ストローブ入力信号および全て
   のストローブ入力信号の値を含んでいる入力パタ
   ーンを、保存のためにそのまま維持し、かつ、前
   記シーケンス中の、前記付与ステツプにより前記
   基準素子に既に与えられた入力パターンの最後か
   ら２番目の入力パターンの後に、当該ストローブ
   入力信号の遷移の発生後における、全ての非スト
   ローブ入力信号および全てのストローブ入力信号
   の値を含んでいる、第１の追加の入力信号パター
   ンを付加するとともに、次ぎにストローブ入力信
   号の遷移が発生するまで、変更される入力パター
   ンを蓄積しておくのに使用する、第２の追加の入
   力信号パターンを付加する過程と を含んでいる保持ステツプとを備え； 記憶された入力パターンのシーケンスを前記基
   準素子に与え終わるまで、前記保持ステツプを繰
   り返す、モデリング動作の方法。 ２ 特許請求の範囲第１項記載の方法であつて、
   前記デイジタル素子はダイナミツク回路素子であ
   ることを特徴とする方法。 ３ 特許請求の範囲第１項記載の方法であつて、
   前記デイジタル素子はスタテイツク回路素子であ
   ることを特徴とする方法。