JP3098507B2 - 論理検証方式及びその方法 - Google Patents
論理検証方式及びその方法Info
- Publication number
- JP3098507B2 JP3098507B2 JP11001295A JP129599A JP3098507B2 JP 3098507 B2 JP3098507 B2 JP 3098507B2 JP 11001295 A JP11001295 A JP 11001295A JP 129599 A JP129599 A JP 129599A JP 3098507 B2 JP3098507 B2 JP 3098507B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fixed value
- logic
- input
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、基準回路と比較対
象回路との異なった論理ゲートを特定する論理検証方式
に関する。
象回路との異なった論理ゲートを特定する論理検証方式
に関する。
【０００２】
【従来の技術】二つの回路の論理的等価性を検証する方
式として、フリップフロップに挟まれた組合せ回路をブ
ール式等に変換して、ブール式同士を論理照合する形式
検証方式が知られている。形式検証方式では、論理をブ
ール式等に変換して比較を行うため、あるフリップフロ
ップの入力側にある組合せ回路の一致・不一致が判明す
るだけで、不一致の原因となっている場所を特定するた
めには、論理シミュレーションを行い、人手で不一致点
のファンイン側の論理の状態をしらべて、解析を行って
いた。
式として、フリップフロップに挟まれた組合せ回路をブ
ール式等に変換して、ブール式同士を論理照合する形式
検証方式が知られている。形式検証方式では、論理をブ
ール式等に変換して比較を行うため、あるフリップフロ
ップの入力側にある組合せ回路の一致・不一致が判明す
るだけで、不一致の原因となっている場所を特定するた
めには、論理シミュレーションを行い、人手で不一致点
のファンイン側の論理の状態をしらべて、解析を行って
いた。
【０００３】そこで、不一致原因の特定を容易にするた
めに、不一致の検出された組み合わせ回路部を抽出し、
不一致を検出できるパターンを複数生成し、比較対象の
回路の各論理素子、ネットの論理を反転しシミュレーシ
ョンを行う。発生した不一致検出パターンを使用したシ
ミュレーション結果が一致する割合を計算し、シミュレ
ーション結果が一致する割合の高い論理を、不一致原因
の候補として出力する論理検証方式が考えられている。
めに、不一致の検出された組み合わせ回路部を抽出し、
不一致を検出できるパターンを複数生成し、比較対象の
回路の各論理素子、ネットの論理を反転しシミュレーシ
ョンを行う。発生した不一致検出パターンを使用したシ
ミュレーション結果が一致する割合を計算し、シミュレ
ーション結果が一致する割合の高い論理を、不一致原因
の候補として出力する論理検証方式が考えられている。
【０００４】図５と図６の回路に対して、フェイルパタ
ーン（以下「ＦＡＩＬパターン」という。）を生成する
と、ＦＡＩＬパターンとして、図１５に示す８個のパタ
ーンが生成出来る。このパターンに対して、論理素子、
入力端子の論理を反転してシミュレーションを行い、Ｆ
ＡＩＬパターンの一致する割合を計算すると、Ｇ１、Ｇ
５が１００％、ＩＮＰ１、ＩＮＰ２、ＩＮＰ４が５０％
の割合になる。
ーン（以下「ＦＡＩＬパターン」という。）を生成する
と、ＦＡＩＬパターンとして、図１５に示す８個のパタ
ーンが生成出来る。このパターンに対して、論理素子、
入力端子の論理を反転してシミュレーションを行い、Ｆ
ＡＩＬパターンの一致する割合を計算すると、Ｇ１、Ｇ
５が１００％、ＩＮＰ１、ＩＮＰ２、ＩＮＰ４が５０％
の割合になる。
【０００５】なお、従来技術１として特開平５−２３３
７４９号公報に記載の「論理等価検証方法」は、論理等
価検証を効率的に行うことを目的とし、論理等価検証に
おいて、対象組合せ論理が等価であるか否かを次の手順
で判定する。 ａ）対象組合せ論理を一種類の基本ゲートから構成され
る組合せ回路に変換する。ｂ）上記の２つの組合せ回路
の出力の排他論理和をとり、１出力回路を得る。 ｃ）上記の１出力回路を簡約する。 ｄ）上記の簡約した回路において、回路の出力が１にな
る入力パターンが存在するか否かを判定する。
７４９号公報に記載の「論理等価検証方法」は、論理等
価検証を効率的に行うことを目的とし、論理等価検証に
おいて、対象組合せ論理が等価であるか否かを次の手順
で判定する。 ａ）対象組合せ論理を一種類の基本ゲートから構成され
る組合せ回路に変換する。ｂ）上記の２つの組合せ回路
の出力の排他論理和をとり、１出力回路を得る。 ｃ）上記の１出力回路を簡約する。 ｄ）上記の簡約した回路において、回路の出力が１にな
る入力パターンが存在するか否かを判定する。
【０００６】また、従来技術２として、特開平９−１１
４８６９号公報に記載の「論理回路検証システムおよび
方法」は、論理回路の等価な内部信号線の情報を用い
て、２つの組合せ論理回路が機能的に等価であるかどう
かを効率良く検証することを目的とし、このシステムに
おいて、回路情報記憶手段は、２つの組合せ論理回路を
構成する論理素子とそれらの接続関係を記憶し、信号線
選択手段は、これらの論理回路から取り出された判定対
象の２つの内部信号線の両方に影響を及ぼし、互いに独
立性の高い入力側の信号線を選ぶ。そして、論理関数生
成手段は、選ばれた信号線を疑似的な入力として、２つ
の内部信号線の差異を表す論理関数を生成し、判定手段
は、その論理関数が０になれば２つの内部信号線を等価
であると判定する。
４８６９号公報に記載の「論理回路検証システムおよび
方法」は、論理回路の等価な内部信号線の情報を用い
て、２つの組合せ論理回路が機能的に等価であるかどう
かを効率良く検証することを目的とし、このシステムに
おいて、回路情報記憶手段は、２つの組合せ論理回路を
構成する論理素子とそれらの接続関係を記憶し、信号線
選択手段は、これらの論理回路から取り出された判定対
象の２つの内部信号線の両方に影響を及ぼし、互いに独
立性の高い入力側の信号線を選ぶ。そして、論理関数生
成手段は、選ばれた信号線を疑似的な入力として、２つ
の内部信号線の差異を表す論理関数を生成し、判定手段
は、その論理関数が０になれば２つの内部信号線を等価
であると判定する。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
論理検証方式においては、次のような課題がある。第１
の課題は、不一致個所の候補が複数検出されるため、不
一致原因を特定するために、すべての不一致原因候補に
ついて調べる必要があるということである。
論理検証方式においては、次のような課題がある。第１
の課題は、不一致個所の候補が複数検出されるため、不
一致原因を特定するために、すべての不一致原因候補に
ついて調べる必要があるということである。
【０００８】本発明は、擬似不一致原因候補の発生を抑
制し、不一致原因の特定を容易にする論理検証方式及び
その方法を提供することを目的とする。
制し、不一致原因の特定を容易にする論理検証方式及び
その方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明による論理検証方
式は、基準回路と、比較対象回路と、不一致点リストよ
り、不一致点の入力側に接続する組み合わせ回路を抽出
する組み合わせ回路抽出手段と、前記抽出された組み合
わせ回路のそれぞれの入力端子に固定値を与え、前記基
準回路と前記比較対象回路とが論理的に等価であるかを
調べ、等価であれば、入力端子名と固定値をリストに記
録する入力固定値検出手段と、該入力固定値検出手段で
選られた固定値の反転値を前記端子名の入力端子より前
記組み合わせ回路に与え、該組み合わせ回路の縮腿を行
う回路縮腿手段と、前記回路縮腿手段により縮腿された
前記組み合わせ回路に対し、不一致を検出できるフェイ
ルパターンを生成し、前記組み合わせ回路中の論理素子
及び入力端子の論理を反転させ、前記フェイルパターン
に対するシミュレーション結果が前記基準回路との間で
一致する割合を計算し、一致する割合の高い論理素子
を、不一致原因の候補として求める不一致原因候補検出
手段と、を備えることを特徴とする。
式は、基準回路と、比較対象回路と、不一致点リストよ
り、不一致点の入力側に接続する組み合わせ回路を抽出
する組み合わせ回路抽出手段と、前記抽出された組み合
わせ回路のそれぞれの入力端子に固定値を与え、前記基
準回路と前記比較対象回路とが論理的に等価であるかを
調べ、等価であれば、入力端子名と固定値をリストに記
録する入力固定値検出手段と、該入力固定値検出手段で
選られた固定値の反転値を前記端子名の入力端子より前
記組み合わせ回路に与え、該組み合わせ回路の縮腿を行
う回路縮腿手段と、前記回路縮腿手段により縮腿された
前記組み合わせ回路に対し、不一致を検出できるフェイ
ルパターンを生成し、前記組み合わせ回路中の論理素子
及び入力端子の論理を反転させ、前記フェイルパターン
に対するシミュレーション結果が前記基準回路との間で
一致する割合を計算し、一致する割合の高い論理素子
を、不一致原因の候補として求める不一致原因候補検出
手段と、を備えることを特徴とする。
【００１０】また、本発明による論理検証方式は、上記
の論理検証方式において、前記入力固定値検出手段は、
全ての前記入力端子について、該入力端子に固定値を設
定し、論理の等価性を検証し、論理が一致していれば当
該入力端子名と前記設定された固定値をリストに記録す
ることを特徴とする。
の論理検証方式において、前記入力固定値検出手段は、
全ての前記入力端子について、該入力端子に固定値を設
定し、論理の等価性を検証し、論理が一致していれば当
該入力端子名と前記設定された固定値をリストに記録す
ることを特徴とする。
【００１１】更に、本発明による論理検証方式は、上記
の論理検証方式において、前記回路縮腿手段は、前記リ
ストから前記入力端子名と前記固定値とを取り出し、全
ての前記入力端子について、前記固定値を反転し、該反
転された固定値を前記入力端子に設定し、前記組み合わ
せ回路中の固定値が無くなるまで、前記反転された固定
値を出力方向にトレースし、ルールに従い前記論理素子
を置き換えることを特徴とする。
の論理検証方式において、前記回路縮腿手段は、前記リ
ストから前記入力端子名と前記固定値とを取り出し、全
ての前記入力端子について、前記固定値を反転し、該反
転された固定値を前記入力端子に設定し、前記組み合わ
せ回路中の固定値が無くなるまで、前記反転された固定
値を出力方向にトレースし、ルールに従い前記論理素子
を置き換えることを特徴とする。
【００１２】本発明による論理検証方法は、基準回路
と、比較対象回路と、不一致点リストより、不一致点の
入力側に接続する組み合わせ回路を抽出する組み合わせ
回路抽出ステップと、前記抽出された組み合わせ回路の
それぞれの入力端子に固定値を与え、前記基準回路と前
記比較対象回路とが論理的に等価であるかを調べ、等価
であれば、入力端子名と固定値をリストに記録する入力
固定値検出ステップと、該入力固定値検出ステップで選
られた固定値の反転値を前記端子名の入力端子より前記
組み合わせ回路に与え、該組み合わせ回路の縮腿を行う
回路縮腿ステップと、前記回路縮腿ステップにより縮腿
された前記組み合わせ回路に対し、不一致を検出できる
フェイルパターンを生成し、前記組み合わせ回路中の論
理素子及び入力端子の論理を反転させ、前記フェイルパ
ターンに対するシミュレーション結果が前記基準回路と
の間で一致する割合を計算し、一致する割合の高い論理
素子を、不一致原因の候補として求める不一致原因候補
検出ステップと、を有することを特徴とする。
と、比較対象回路と、不一致点リストより、不一致点の
入力側に接続する組み合わせ回路を抽出する組み合わせ
回路抽出ステップと、前記抽出された組み合わせ回路の
それぞれの入力端子に固定値を与え、前記基準回路と前
記比較対象回路とが論理的に等価であるかを調べ、等価
であれば、入力端子名と固定値をリストに記録する入力
固定値検出ステップと、該入力固定値検出ステップで選
られた固定値の反転値を前記端子名の入力端子より前記
組み合わせ回路に与え、該組み合わせ回路の縮腿を行う
回路縮腿ステップと、前記回路縮腿ステップにより縮腿
された前記組み合わせ回路に対し、不一致を検出できる
フェイルパターンを生成し、前記組み合わせ回路中の論
理素子及び入力端子の論理を反転させ、前記フェイルパ
ターンに対するシミュレーション結果が前記基準回路と
の間で一致する割合を計算し、一致する割合の高い論理
素子を、不一致原因の候補として求める不一致原因候補
検出ステップと、を有することを特徴とする。
【００１３】また、本発明による論理検証方法は、上記
の論理検証方法の論理検証方法において、前記入力固定
値検出ステップでは、全ての前記入力端子について、該
入力端子に固定値を設定し、論理の等価性を検証し、論
理が一致していれば当該入力端子名と前記設定された固
定値をリストに記録することを特徴とする論理検証方
法。
の論理検証方法の論理検証方法において、前記入力固定
値検出ステップでは、全ての前記入力端子について、該
入力端子に固定値を設定し、論理の等価性を検証し、論
理が一致していれば当該入力端子名と前記設定された固
定値をリストに記録することを特徴とする論理検証方
法。
【００１４】更に、本発明による論理検証方法は、上記
の論理検証方法において、前記回路縮腿手段では、前記
リストから前記入力端子名と前記固定値とを取り出し、
全ての前記入力端子について、前記固定値を反転し、該
反転された固定値を前記入力端子に設定し、前記組み合
わせ回路中の固定値が無くなるまで、前記反転された固
定値を出力方向にトレースし、ルールに従い前記論理素
子を置き換えることを特徴とする。
の論理検証方法において、前記回路縮腿手段では、前記
リストから前記入力端子名と前記固定値とを取り出し、
全ての前記入力端子について、前記固定値を反転し、該
反転された固定値を前記入力端子に設定し、前記組み合
わせ回路中の固定値が無くなるまで、前記反転された固
定値を出力方向にトレースし、ルールに従い前記論理素
子を置き換えることを特徴とする。
【００１５】
【発明の実施の形態】本発明は、論理検証方式におい
て、少なくとも比較対象回路１と基準回路２の不一致点
に接続する組み合わせ回路部分を抽出する、組み合わせ
回路抽出手段３と入力固定値検出手段４と、回路縮腿手
段５と、不一致原因特定手段６とを備え、疑似不一致原
因候補の発生を低減し、不一致個所の特定を容易に行え
るようにしたものである。
て、少なくとも比較対象回路１と基準回路２の不一致点
に接続する組み合わせ回路部分を抽出する、組み合わせ
回路抽出手段３と入力固定値検出手段４と、回路縮腿手
段５と、不一致原因特定手段６とを備え、疑似不一致原
因候補の発生を低減し、不一致個所の特定を容易に行え
るようにしたものである。
【００１６】図１において、組み合わせ回路抽出手段３
は、比較対象回路１と基準回路２を比較した結果、不一
致として検出された点について記述した不一致点リスト
８と比較対象回路１と基準回路２から、不一致点の入力
側に接続する組み合わせ回路を抽出する。
は、比較対象回路１と基準回路２を比較した結果、不一
致として検出された点について記述した不一致点リスト
８と比較対象回路１と基準回路２から、不一致点の入力
側に接続する組み合わせ回路を抽出する。
【００１７】入力固定値検出手段４は、組み合わせ回路
抽出手段３で抽出した回路のそれぞれに対し、入力端子
に固定値を与え、二つの回路が論理的に等価であるかを
調べ、等価であれば、端子名と固定値をリストに記録す
る。回路縮腿手段５は、入力固定値検出手段４で選られ
た固定値を回路に与え、回路の縮腿を行う。不一致原因
特定手段６は、回路縮腿手段５で縮腿した回路に対し
て、不一致を検出できるＦＡＩＬパターンを生成し、回
路中の論理素子、入力端子の論理を反転させ、シミュレ
ーション結果が一致する割合を計算し、一致する割合の
高い論理素子を、不一致原因の候補として求める。これ
により、疑似不一致原因候補の発生を抑制し、不一致原
因の特定を容易に出来る。
抽出手段３で抽出した回路のそれぞれに対し、入力端子
に固定値を与え、二つの回路が論理的に等価であるかを
調べ、等価であれば、端子名と固定値をリストに記録す
る。回路縮腿手段５は、入力固定値検出手段４で選られ
た固定値を回路に与え、回路の縮腿を行う。不一致原因
特定手段６は、回路縮腿手段５で縮腿した回路に対し
て、不一致を検出できるＦＡＩＬパターンを生成し、回
路中の論理素子、入力端子の論理を反転させ、シミュレ
ーション結果が一致する割合を計算し、一致する割合の
高い論理素子を、不一致原因の候補として求める。これ
により、疑似不一致原因候補の発生を抑制し、不一致原
因の特定を容易に出来る。
【００１８】このようにして、本発明では、入力固定値
検出手段４と回路縮腿手段５により、対象となる回路の
論理素子を削除する事により、不一致原因特定手段６で
論理を反転する素子数を減少させているので、疑似不一
致原因候補の発生を抑制し、不一致原因の特定を容易に
出来る。
検出手段４と回路縮腿手段５により、対象となる回路の
論理素子を削除する事により、不一致原因特定手段６で
論理を反転する素子数を減少させているので、疑似不一
致原因候補の発生を抑制し、不一致原因の特定を容易に
出来る。
【００１９】図１を参照すると、本発明の一実施形態と
しての論理検証方式が示されている。図１において、本
方式は、組み合わせ回路抽出手段３と、入力固定値検出
手段４と、回路縮腿手段５と、不一致原因特定手段６
と、不一致原因候補出力手段７とを備えている。
しての論理検証方式が示されている。図１において、本
方式は、組み合わせ回路抽出手段３と、入力固定値検出
手段４と、回路縮腿手段５と、不一致原因特定手段６
と、不一致原因候補出力手段７とを備えている。
【００２０】図２を参照すると、図１に示す入力固定値
検出手段４の詳細な動作が示されている。図２におい
て、図１の組み合わせ回路抽出手段３で抽出した基準回
路２と、比較対象回路１について、入力に固定値を設定
し（ステップＡ１１）、回路の等価性の検証を行い（ス
テップＡ１２）、一致したならば、入力固定値と端子名
をリストに記録する（ステップＡ１４）。以上の動作を
すべての入力端子について行う。
検出手段４の詳細な動作が示されている。図２におい
て、図１の組み合わせ回路抽出手段３で抽出した基準回
路２と、比較対象回路１について、入力に固定値を設定
し（ステップＡ１１）、回路の等価性の検証を行い（ス
テップＡ１２）、一致したならば、入力固定値と端子名
をリストに記録する（ステップＡ１４）。以上の動作を
すべての入力端子について行う。
【００２１】図３を参照すると、図１に示す回路縮腿手
段５の詳細な動作が示されている。入力固定値リストか
ら、固定値と端子名を取り出し（ステップＡ１）、固定
値を反転し（ステップＡ２）、入力端子に固定値を設定
する（ステップＡ３）。固定値を出力側に回路をトレー
スし（ステップＡ４）、ルールに従い、論理素子を置き
換え（ステップＡ５）、回路中の固定値がなくなるま
で、Ａ４以下を繰り返す。以上の動作を入力固定値リス
トに記録されている端子全てについて繰り返す。
段５の詳細な動作が示されている。入力固定値リストか
ら、固定値と端子名を取り出し（ステップＡ１）、固定
値を反転し（ステップＡ２）、入力端子に固定値を設定
する（ステップＡ３）。固定値を出力側に回路をトレー
スし（ステップＡ４）、ルールに従い、論理素子を置き
換え（ステップＡ５）、回路中の固定値がなくなるま
で、Ａ４以下を繰り返す。以上の動作を入力固定値リス
トに記録されている端子全てについて繰り返す。
【００２２】図４を参照すると、図１に示す不一致原因
候補検出手段６の詳細な構成が示されている。比較対象
回路と基準回路から不一致を検出できるＦＡＩＬパター
ン生成手段２３と、論理素子の出力論理反転手段２４
と、論理シミュレーション手段２５、ｐａｓｓ割合計算
手段２６を備える。出力論理反転手段２４は、論理素子
の出力にｎｏｔ回路を挿入する（図１４）。
候補検出手段６の詳細な構成が示されている。比較対象
回路と基準回路から不一致を検出できるＦＡＩＬパター
ン生成手段２３と、論理素子の出力論理反転手段２４
と、論理シミュレーション手段２５、ｐａｓｓ割合計算
手段２６を備える。出力論理反転手段２４は、論理素子
の出力にｎｏｔ回路を挿入する（図１４）。
【００２３】以上詳細に実施形態の構成を述べたが、図
１中の組み合わせ回路抽出手段３は、当業者にとってよ
く知られており、また本発明とは直接関係しないので、
その詳細な構成は省略する。
１中の組み合わせ回路抽出手段３は、当業者にとってよ
く知られており、また本発明とは直接関係しないので、
その詳細な構成は省略する。
【００２４】なお、上記実施形態では、出力論理反転手
段２４として、記憶素子Ｇ１２と、ｘｏｒ回路Ｇ１３の
構成としてもよい。図１４のＧ１１は論理を反転すべき
論理素子である。通常記憶素子Ｇ１３に“０”を設定し
ておき、“１”を設定する事により、論理値を反転する
事が出来、あらかじめすべての論理素子の出力に、記憶
素子と、ｘｏｒ回路を挿入する事により、シミュレーシ
ョン回路の状態を変更する必要がないので、シミュレー
ションが行いやすくなる。
段２４として、記憶素子Ｇ１２と、ｘｏｒ回路Ｇ１３の
構成としてもよい。図１４のＧ１１は論理を反転すべき
論理素子である。通常記憶素子Ｇ１３に“０”を設定し
ておき、“１”を設定する事により、論理値を反転する
事が出来、あらかじめすべての論理素子の出力に、記憶
素子と、ｘｏｒ回路を挿入する事により、シミュレーシ
ョン回路の状態を変更する必要がないので、シミュレー
ションが行いやすくなる。
【００２５】不一致点リスト８と比較対象回路１と基準
回路２から、組み合わせ回路抽出手段３により抽出され
た回路を図５、図６に示す。図５は基準回路２の、図６
は比較対象回路１の組み合わせ回路を抽出したものであ
る。
回路２から、組み合わせ回路抽出手段３により抽出され
た回路を図５、図６に示す。図５は基準回路２の、図６
は比較対象回路１の組み合わせ回路を抽出したものであ
る。
【００２６】図２において、図５、図６の入力端子ＩＮ
Ｐ１に対して、固定値論理“０”を設定する（ステップ
Ａ１１）。
Ｐ１に対して、固定値論理“０”を設定する（ステップ
Ａ１１）。
【００２７】この状態で回路の等価性を形式検証方式等
により検証する（ステップＡ１２）。回路の論理が一致
しているのであるなら、入力端子名と、固定値の組を入
力固定値リストに記録する（ステップＡ１４）。入力固
定値リストは図１３に示すように、入力端子と固定値か
ら構成される。次に、入力端子ＩＮＰ１に論理“１”を
与えて、回路の等価性を形式検証方式等により検証す
る。同様に、ＩＮＰ２、ＩＮＰ３、ＩＮＰ４に行う。図
５と図６の回路に対しては、入力端子ＩＮＰ４が論理
“０”のとき、回路の論理が一致し、端子名ＩＮＰ４と
固定値“０”の組が、入力固定値リストに記録される。
により検証する（ステップＡ１２）。回路の論理が一致
しているのであるなら、入力端子名と、固定値の組を入
力固定値リストに記録する（ステップＡ１４）。入力固
定値リストは図１３に示すように、入力端子と固定値か
ら構成される。次に、入力端子ＩＮＰ１に論理“１”を
与えて、回路の等価性を形式検証方式等により検証す
る。同様に、ＩＮＰ２、ＩＮＰ３、ＩＮＰ４に行う。図
５と図６の回路に対しては、入力端子ＩＮＰ４が論理
“０”のとき、回路の論理が一致し、端子名ＩＮＰ４と
固定値“０”の組が、入力固定値リストに記録される。
【００２８】次に回路縮腿手段は、図３において、ステ
ップＡ１で入力固定値リストから、入力端子と、固定値
の組を一つ取り出す。（ＩＮＰ４、“０”）が取り出さ
れる。ステップ２で取り出された固定値の論理を反転す
る。この端子と固定値の組は、端子に設定すると二つの
回路が論理的に等価になるが、固定値の値を反転した場
合、回路が等価にならないので、回路の不一致の原因と
なっている部分の出力が出力端子ＯＵＴ１に伝播する。
図６の例の場合、入力端子ＩＮＰ４に固定値“１”を設
定する（ステップＡ３）。
ップＡ１で入力固定値リストから、入力端子と、固定値
の組を一つ取り出す。（ＩＮＰ４、“０”）が取り出さ
れる。ステップ２で取り出された固定値の論理を反転す
る。この端子と固定値の組は、端子に設定すると二つの
回路が論理的に等価になるが、固定値の値を反転した場
合、回路が等価にならないので、回路の不一致の原因と
なっている部分の出力が出力端子ＯＵＴ１に伝播する。
図６の例の場合、入力端子ＩＮＰ４に固定値“１”を設
定する（ステップＡ３）。
【００２９】ステップ３で固定値を設定した入力端子か
ら信号をトレースして（ステップＡ４）、接続している
論理素子を調べ、ルールに従い、論理素子を置き換える
（ステップＡ５）。図８は、ＩＮＰ４に“１”を設定
し、信号をトレースして、論理素子Ｇ２とＧ３の入力の
ネットに論理“１”を接続した状態である。図７の論理
素子置き換えルールにより、論理素子Ｇ２は削除され、
Ｇ４の入力に固定値“０”が、Ｇ３はバッファーに置き
かえられる（図９）。同様に、固定値に接続する論理素
子をしらべ、Ｇ４は削除され、Ｇ５の入力は固定値に、
“０”素子を置き換える（図１０）。さらに、Ｇ３は削
除され、Ｇ５はバッファーに置きかえられたあと、削除
され、最終的に図１１の回路がえられる。
ら信号をトレースして（ステップＡ４）、接続している
論理素子を調べ、ルールに従い、論理素子を置き換える
（ステップＡ５）。図８は、ＩＮＰ４に“１”を設定
し、信号をトレースして、論理素子Ｇ２とＧ３の入力の
ネットに論理“１”を接続した状態である。図７の論理
素子置き換えルールにより、論理素子Ｇ２は削除され、
Ｇ４の入力に固定値“０”が、Ｇ３はバッファーに置き
かえられる（図９）。同様に、固定値に接続する論理素
子をしらべ、Ｇ４は削除され、Ｇ５の入力は固定値に、
“０”素子を置き換える（図１０）。さらに、Ｇ３は削
除され、Ｇ５はバッファーに置きかえられたあと、削除
され、最終的に図１１の回路がえられる。
【００３０】次に、不一致原因候補検出手段６は、回路
縮腿手段５で縮腿した比較対象回路１と基準回路２か
ら、二つの回路の不一致を検出できるＦＡＩＬパターン
をＦＡＩＬパターン生成手段２３で生成する。図５と図
１１の回路にたいしては、図１２に示した４組のパター
ンが生成される。ＦＡＩＬパターンとはシミュレーショ
ン結果が基準回路２と比較対象回路１との間で不一致に
なるパターンである。比較対象回路１の論理素子、入力
端子の論理を論理素子の出力論理反転手段２４により、
一個所づつ反転させ、論理シミュレーション手段２５に
より、生成したＦＡＩＬパターンを入力して論理シミュ
レーションをおこない、シミュレーション結果をこのよ
うに縮退して上記の論理反転をした比較対象回路１と基
準回路２との間で比較する。論理を反転したときに縮退
した基準回路２と比較対象回路１との間でシミュレーシ
ョン結果が一致する場合、論理を反転した論理素子が不
一致の原因である可能性がある。ＰＡＳＳ割合計算手段
２６により、生成したＦＡＩＬパターンのうち、シミュ
レーション結果が一致する割合を計算する。
縮腿手段５で縮腿した比較対象回路１と基準回路２か
ら、二つの回路の不一致を検出できるＦＡＩＬパターン
をＦＡＩＬパターン生成手段２３で生成する。図５と図
１１の回路にたいしては、図１２に示した４組のパター
ンが生成される。ＦＡＩＬパターンとはシミュレーショ
ン結果が基準回路２と比較対象回路１との間で不一致に
なるパターンである。比較対象回路１の論理素子、入力
端子の論理を論理素子の出力論理反転手段２４により、
一個所づつ反転させ、論理シミュレーション手段２５に
より、生成したＦＡＩＬパターンを入力して論理シミュ
レーションをおこない、シミュレーション結果をこのよ
うに縮退して上記の論理反転をした比較対象回路１と基
準回路２との間で比較する。論理を反転したときに縮退
した基準回路２と比較対象回路１との間でシミュレーシ
ョン結果が一致する場合、論理を反転した論理素子が不
一致の原因である可能性がある。ＰＡＳＳ割合計算手段
２６により、生成したＦＡＩＬパターンのうち、シミュ
レーション結果が一致する割合を計算する。
【００３１】次に、不一致原因候補出力手段により、Ｐ
ＡＳＳ割合計算手段２６で計算した結果、シミュレーシ
ョン結果が一致する割合が高い論理素子名を出力する。
図１２の例ではＧ１の論理を反転させたとき、ＦＡＩＬ
パターンが１００％一致し、Ｇ１が不一致の原因である
と特定される。
ＡＳＳ割合計算手段２６で計算した結果、シミュレーシ
ョン結果が一致する割合が高い論理素子名を出力する。
図１２の例ではＧ１の論理を反転させたとき、ＦＡＩＬ
パターンが１００％一致し、Ｇ１が不一致の原因である
と特定される。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
以下が効果が奏される。
以下が効果が奏される。
【００３３】第１の効果は（１）不一致原因候補検出手
段に入力する比較対象回路に対し、入力固定値検出手段
４、回路縮腿手段５により、比較対象回路の論理素子を
削減しているので、疑似不一致原因候補の出力を減らす
事ができ、不一致原因の特定が容易に出来ることであ
る。
段に入力する比較対象回路に対し、入力固定値検出手段
４、回路縮腿手段５により、比較対象回路の論理素子を
削減しているので、疑似不一致原因候補の出力を減らす
事ができ、不一致原因の特定が容易に出来ることであ
る。
【００３４】第２の効果は回路縮腿手段５で回路の構造
を保ったまま縮腿を行うようにしているので、縮腿を行
う前の回路との比較が容易に行え、不一致原因の特定が
容易に出来ることである。
を保ったまま縮腿を行うようにしているので、縮腿を行
う前の回路との比較が容易に行え、不一致原因の特定が
容易に出来ることである。
【図１】本発明の実施形態による論理検証方式の構成を
示すブロック図である。
示すブロック図である。
【図２】図１の入力固定値検出手段４の動作を説明する
フローチャートである。
フローチャートである。
【図３】図１の回路縮腿手段の動作を説明するフローチ
ャートである。
ャートである。
【図４】図１の不一致原因候補検出手段の構成を示すブ
ロック図である。
ロック図である。
【図５】基準回路の一例を示す回路図である。
【図６】比較対象回路の一例を示す回路図である。
【図７】本発明の実施形態による論理素子置き換えルー
ルを示す表である。
ルを示す表である。
【図８】図１の回路縮腿手段５により論理素子がルール
により置き換えられたときの第１の回路図である。
により置き換えられたときの第１の回路図である。
【図９】図１の回路縮腿手段５により論理素子がルール
により置き換えられたときの第２の回路図である。
により置き換えられたときの第２の回路図である。
【図１０】図１の回路縮腿手段５により論理素子がルー
ルにより置き換えられたときの第３の回路図である。
ルにより置き換えられたときの第３の回路図である。
【図１１】図１の回路縮腿手段５により論理素子がルー
ルにより置き換えられたときの第４の回路図である。
ルにより置き換えられたときの第４の回路図である。
【図１２】図４のＦＡＩＬパターン生成手段２３が生成
したＦＡＩＬパターンの例である。
したＦＡＩＬパターンの例である。
【図１３】本発明の実施形態による入力固定値リストの
一例である。
一例である。
【図１４】図４の出力論理反転手段２４の例を示す回路
図である。
図である。
【図１５】従来例によるＦＡＩＬパターンの例である。
１ 比較対象回路 ２ 基準回路 ３ 組み合わせ回路抽出手段 ４ 入力固定値検出手段 ５ 回路縮腿手段 ６ 不一致原因候補検出手段 ７ 不一致原因候補出力手段
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50 664 G06F 17/50 666 G06F 17/50 672 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (6)
- 【請求項１】 基準回路と、比較対象回路と、不一致点
リストより、不一致点の入力側に接続する組み合わせ回
路を抽出する組み合わせ回路抽出手段と、 前記抽出された組み合わせ回路のそれぞれの入力端子に
固定値を与え、前記基準回路と前記比較対象回路とが論
理的に等価であるかを調べ、等価であれば、入力端子名
と固定値をリストに記録する入力固定値検出手段と、該入力固定値検出手段で選られた固定値の反転値を前記
端子名の入力端子より前記組み合わせ回路に与え、該組
み合わせ回路の縮腿を行う回路縮腿手段と 、 前記回路縮腿手段により縮腿された前記組み合わせ回路
に対し、不一致を検出できるフェイルパターンを生成
し、前記組み合わせ回路中の論理素子及び入力端子の論
理を反転させ、前記フェイルパターンに対するシミュレ
ーション結果が前記基準回路との間で一致する割合を計
算し、一致する割合の高い論理素子を、不一致原因の候
補として求める不一致原因候補検出手段と、 を備えることを特徴とする論理検証方式。 - 【請求項２】 請求項１に記載の論理検証方式におい
て、前記入力固定値検出手段は、全ての前記入力端子に
ついて、該入力端子に固定値を設定し、論理の等価性を
検証し、論理が一致していれば当該入力端子名と前記設
定された固定値をリストに記録することを特徴とする論
理検証方式。 - 【請求項３】 請求項１又は２に記載の論理検証方式に
おいて、前記回路縮腿手段は、前記リストから前記入力
端子名と前記固定値とを取り出し、全ての前記入力端子
について、前記固定値を反転し、該反転された固定値を
前記入力端子に設定し、前記組み合わせ回路中の固定値
が無くなるまで、前記反転された固定値を出力方向にト
レースし、ルールに従い前記論理素子を置き換えること
を特徴とする論理検証方式。 - 【請求項４】 基準回路と、比較対象回路と、不一致点
リストより、不一致点の入力側に接続する組み合わせ回
路を抽出する組み合わせ回路抽出ステップと、 前記抽出された組み合わせ回路のそれぞれの入力端子に
固定値を与え、前記基準回路と前記比較対象回路とが論
理的に等価であるかを調べ、等価であれば、入力端子名
と固定値をリストに記録する入力固定値検出ステップ
と、該入力固定値検出ステップで選られた固定値の反転値を
前記端子名の入力端子より前記組み合わせ回路に与え、
該組み合わせ回路の縮腿を行う回路縮腿ステップと 、 前記回路縮腿ステップにより縮腿された前記組み合わせ
回路に対し、不一致を検出できるフェイルパターンを生
成し、前記組み合わせ回路中の論理素子及び入力端子の
論理を反転させ、前記フェイルパターンに対するシミュ
レーション結果が前記基準回路との間で一致する割合を
計算し、一致する割合の高い論理素子を、不一致原因の
候補として求める不一致原因候補検出ステップと、 を有することを特徴とする論理検証方法。 - 【請求項５】 請求項４に記載の論理検証方法におい
て、前記入力固定値検出ステップでは、全ての前記入力
端子について、該入力端子に固定値を設定し、論理の等
価性を検証し、論理が一致していれば当該入力端子名と
前記設定された固定値をリストに記録することを特徴と
する論理検証方法。 - 【請求項６】 請求項４又は５に記載の論理検証方法に
おいて、前記回路縮腿手段では、前記リストから前記入
力端子名と前記固定値とを取り出し、全ての前記入力端
子について、前記固定値を反転し、該反転された固定値
を前記入力端子に設定し、前記組み合わせ回路中の固定
値が無くなるまで、前記反転された固定値を出力方向に
トレースし、ルールに従い前記論理素子を置き換えるこ
とを特徴とする論理検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001295A JP3098507B2 (ja) | 1999-01-06 | 1999-01-06 | 論理検証方式及びその方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001295A JP3098507B2 (ja) | 1999-01-06 | 1999-01-06 | 論理検証方式及びその方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000200295A JP2000200295A (ja) | 2000-07-18 |
| JP3098507B2 true JP3098507B2 (ja) | 2000-10-16 |
Family
ID=11497486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11001295A Expired - Fee Related JP3098507B2 (ja) | 1999-01-06 | 1999-01-06 | 論理検証方式及びその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3098507B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111007810B (zh) * | 2019-11-06 | 2021-04-23 | 珠海格力电器股份有限公司 | 物料分析预警方法、装置、存储介质及电子设备 |
-
1999
- 1999-01-06 JP JP11001295A patent/JP3098507B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000200295A (ja) | 2000-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3018996B2 (ja) | 故障個所特定化方法 | |
| JPS63145549A (ja) | 論理回路シミユレ−シヨン方法 | |
| US7003743B2 (en) | Method and system of data processor design by sensitizing logical difference | |
| JP3056026B2 (ja) | 論理シミュレーション方法 | |
| JPH10283394A (ja) | 故障シミュレーション方法 | |
| JPH1062494A (ja) | 順序回路の故障箇所推定方法 | |
| JP3098507B2 (ja) | 論理検証方式及びその方法 | |
| JPS63140969A (ja) | 試験容易化方式 | |
| JP3169930B2 (ja) | テストパタン自動生成装置及びテストパタン自動生成方法 | |
| JP3144617B2 (ja) | 論理回路の検証方法 | |
| US7047173B1 (en) | Analog signal verification using digital signatures | |
| JP3072985B2 (ja) | 論理シミュレーション方法 | |
| JP3586587B2 (ja) | Ｌｓｉの回路ブロック間接続検証システム及びその方法 | |
| JP2861861B2 (ja) | 故障診断システム | |
| JP3265384B2 (ja) | 論理シミュレーション方法及びこれに用いる論理シミュレーション装置 | |
| JP3052263B2 (ja) | 論理検証充分性評価方法およびそのためのシステム | |
| JP2845744B2 (ja) | 検証用テスト回路生成装置 | |
| JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
| JP2923543B2 (ja) | 論理シミュレーション装置 | |
| JP2856081B2 (ja) | 故障診断システム | |
| JPH04266168A (ja) | 論理検証方式 | |
| JP2780685B2 (ja) | 順序回路の故障箇所推定方法 | |
| JP2847700B2 (ja) | テストパターン発生方式 | |
| JP2797955B2 (ja) | 期待値照合装置および方法 | |
| JPH04165573A (ja) | 論理検証装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |