JP2780685B2

JP2780685B2 - 順序回路の故障箇所推定方法

Info

Publication number: JP2780685B2
Application number: JP7262431A
Authority: JP
Inventors: 敏夫石山
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-09-14
Filing date: 1995-09-14
Publication date: 1998-07-30
Anticipated expiration: 2015-09-14
Also published as: JPH0980126A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体集積回路装置
（「ＬＳＩ」という）の故障診断技術に関し、特に順序
回路の故障箇所推定方法に関する。

【０００２】

【従来の技術】従来、順序回路の故障診断手法として、
故障辞書（Fault Dictionary）を予め作成しておき、Ｌ
ＳＩテスタ等による実際のフェイル結果と照合して故障
箇所を絞り込むという方法や、ＬＳＩ中の複数のフリッ
プフロップをシフトレジスタのように連結してスキャン
パスを形成し外部端子からテスト信号を入力し組合せ回
路部の動作結果を読み出して故障箇所を推定する方法が
用いられている。

【０００３】故障辞書を用いる方法は、実際のテストベ
クタを用いてＬＳＩ内部に故障を挿入したシミュレーシ
ョン、即ち故障シミュレーションを行い、仮定した故障
位置とその時にフェイルする出力ピンの情報を対応させ
た「故障辞書」と呼ばれるデータファイルを予め作成し
ておき、実際にフェイルした出力ピンの故障状態から逆
に故障辞書を索引し故障箇所の候補点を求め、かつ複数
得られた候補点に対しては全ベクタのフェイル出力から
得られた故障推定箇所を用い、最も可能性が高いと思わ
れるものから順に優先順位を付けて、故障箇所を推定す
るものである。

【０００４】一方、スキャンパスを用いる方法は、予め
回路内に状態の読み出し／書き込みを行うことができる
チェック用回路（すなわちテスト容易化のための試験用
回路）を準備しておく必要があり、試験用回路を用いて
フリップフロップの状態設定を行い、その状態の下での
回路を動作させた後に、同様にして試験用回路を用いて
フリップフロップ等の状態を読み出し、読み出された状
態と期待値とを比較し、前段からの伝搬か否かを判定
し、順次故障箇所の絞り込みを行っていく手法である。

【０００５】

【発明が解決しようとする課題】上述した従来の故障辞
書を用いる故障診断手法は、実際の故障出力に合致する
事象（event）を、故障辞書から検索し故障箇所を絞り
込むものであるが、故障シミュレーションを用いて故障
出力に対する故障辞書を予め用意しておくことが必要と
され、故障辞書の作成においては、予想される全てのノ
ードに対して故障を想定してシミュレーションが行なわ
れるため、演算時間が長大となり、特に大規模なＬＳＩ
回路に対する処理時間は膨大なものとなるという問題点
を有する。

【０００６】また、従来の故障辞書を用いる故障診断手
法においては、故障辞書を部分的に作成していく方法も
あるが、この場合、演算量は減少するが、故障辞書の作
成には相変わらず多大な演算時間を要し、ＬＳＩの大規
模化に伴いこの問題はさらに顕著になる。

【０００７】さらに、故障シミュレーションで扱う故障
モデルとしては、単一縮退故障が一般的であるため、ブ
リッジ故障等の多重故障では実際の故障と一致しない場
合があるという問題点もある。

【０００８】しかしながら、故障シミュレーションを多
重故障に拡張することは処理時間の点で現実的ではな
い。

【０００９】一方、スキャンパスを用いる方法は、テス
ト容易化設計手法として、内部状態の設定／読み出しを
可能にする検査回路を持つフリップフロップ即ちスキャ
ンパスを回路設計時に組み込むことが必要とされ、スキ
ャンパスを用いない従来の設計手法を用いたＬＳＩにつ
いては適用できないという問題点がある。

【００１０】従って、本発明は、上記従来技術の問題点
を解消し、大規模化、多層配線化するＬＳＩ内部の故障
を、実際のテスタのパス／フェイル情報と回路接続情
報、およびＬＳＩ内部の全ラッチの全ベクタに対する期
待値情報を用いて分割した組合せ回路毎に故障伝搬経路
を推定し故障箇所を絞り込むようにした故障箇所推定方
法を提供することを目的とする。

【００１１】

【課題を解決するための手段】前記目的を達成するた
め、本発明の順序回路の故障診断手法は、ＬＳＩにおけ
る順序回路をラッチと組合せ回路に分割して故障推定を
行なう故障箇所推定方法であって、前記ＬＳＩに含まれ
るラッチのベクタに対する期待値情報と、実際のパス／
フェイル出力情報と、前記ＬＳＩの回路接続情報と、を
用い、前記ＬＳＩの実際のフェイル出力ピンから、又は
フェイルと推定されるラッチの入力から、入力方向への
トレース、及び該トレースにより得られた入力境界から
出力方向、さらに出力境界から入力方向へと、反復的に
トレースして、ラッチ出力又は入力端子で構成される入
力境界端子と出力境界端子との互いに影響し合う範囲を
抽出してなる組合せ回路に対して、フェイルベクタ毎に
前記組合せ回路の前記入力境界における故障伝搬推定値
を求める工程が、(a)前記抽出された組合せ回路の出力
境界端子における故障又は故障推定端子からバックトレ
ースして前記入力境界端子内の故障伝搬可能端子を抽出
し、(b)前記故障伝搬可能端子に不定値を与えると共に
前記故障伝搬可能端子以外の入力境界の正常端子に正常
動作時の期待値を与えて論理シミュレーションを行い、
(c)前記論理シミュレーションの結果から前記組合せ回
路の内部のノードの状態と不定値を出力している出力境
界端子（「不定値出力端子」という）を抽出し、(d)前
記不定値出力端子を順次起点として、前記論理シミュレ
ーションにより得られた前記組合せ回路の内部のノード
の状態値を用いて不定値のノードの状態の確定を行い、
これにより前記入力境界端子の状態を推定する、上記
(a)〜(d)の各工程を含むことを特徴とする入力境界の故
障伝搬推定方法を提供する。

【００１２】また、本発明は、ＬＳＩにおける順序回路
をラッチと組合せ回路に分割して故障推定を行なう故障
箇所推定方法であって、前記ＬＳＩに含まれるラッチの
ベクタに対する期待値情報と、実際のパス／フェイル出
力情報と、前記ＬＳＩの回路接続情報と、を用い、前記
ＬＳＩの実際のフェイル出力ピンから、又はフェイルと
推定されるラッチの入力から、入力方向へのトレース、
及び該トレースにより得られた入力境界から出力方向、
さらに出力境界から入力方向へと、反復的にトレースし
て、ラッチ出力又は入力端子で構成される入力境界端子
と出力境界端子との互いに影響し合う範囲を抽出してな
る組合せ回路に対して、フェイルベクタ毎に前記組合せ
回路の前記入力境界における故障伝搬推定値を求める工
程が、(e)前記抽出された組合せ回路の故障推定端子か
らバックトレースにより前記入力境界端子内の故障伝搬
可能端子を抽出し、(f)出力境界の正常出力端子を起点
にしてバックトレースを行い、前記出力境界端子に対す
る入力境界端子を抽出し、(g)前記入力境界端子を故障
伝搬可能端子と該故障伝搬可能端子以外の正常端子とに
区分し、前記正常端子には正常値を与え、前記故障伝搬
可能端子には“１”又は“０”の論理組合せを与えて論
理シミュレーションを行い、(h)前記論理シミュレーシ
ョンの結果により前記組合せ回路の出力境界の故障推定
端子以外の正常端子にフェイル出力が現れる入力組合せ
状態を削除して、該故障推定端子にのみフェイルが現わ
れ、且つ前記正常端子に期待値が現われる入力境界端子
の状態の組合せを求め、(i)前記論理シミュレーション
と前記入力組合せ状態の削除による入力状態の推定を、
それぞれの出力端子に関連する故障伝搬可能端子の部分
的な組合せ回路から順に繰り返し行い、(j)前記工程(i)
の繰り返し結果から得られた入力状態組合せにより確定
される入力境界状態を求め、(k)前記確定された入力状
態を用い、残部の不定入力端子には１／０の入力論理値
の組合せを与えて再び論理シミュレーションを行い、
(l)前記工程(k)の論理シミュレーションの結果、実際の
出力境界端子の値と異なると考えられる入力状態値の組
合せを削除して入力境界端子の状態の推定を行う、上記
(e)〜(l)の各工程を含むことを特徴とする入力境界の故
障伝搬推定方法を提供する。

【００１３】本発明においては、前記２種の方法を用い
た組合せ回路の入力論理推定手法を用い、故障もしくは
故障推定端子から故障伝搬経路および故障伝搬入力境界
端子を推定するわけであるが、出力境界が当該組合せ回
路入力もしくはさらに前段の組合せ回路入力になるフィ
ードバックラインになっている等のように出力境界端子
全てが正常か故障かの判定ができない不定出力があるた
め、前記組合せ回路の入力境界状態推定値を用い、再度
組合せ回路のシミュレーションを行う工程、前記全手順
を次の時刻（ｔ＋１）で行い、得られた入力境界推定値
と時刻（ｔ）での不定出力の推定値との一致比較によ
り、時刻（ｔ）の入力境界値の推定を確定する工程を備
えるようにしてもよい。

【００１４】

【作用】本発明は、実際の故障端子又は故障推定端子か
ら例えば回路接続情報上において入出力双方向にトレー
スを行って組合せ回路を抽出し、論理推定と論理シミュ
レーションとを該組合せ回路の出力境界端子に対して繰
返し行うことにより、故障端子からの論理推定だけでは
一意的に定まらない組合せ回路の内部ノード（不定ノー
ド）の状態を順次確定していき、組合せ回路の入力境界
での故障伝搬端子状態を推定することを特徴としてい
る。

【００１５】また、本発明によれば、他の組合せ回路の
入出力境界値との時間的及び空間的な照合手順により推
定の確度をあげつつ順次ＬＳＩ内部へと遡り、故障箇所
を推定することを特徴としている。

【００１６】本発明は、検出された各フェイルベクタお
よびその前後のベクタを用いて、分割した組合せ回路の
故障伝搬値推定を行うものであるが、故障もしくは故障
推定端子からバックトレースにより抽出された組合せ回
路の入力境界端子に対して不定値、他の入力境界端子に
は正常値を用いてシミュレーションを行うことにより、
内部ノードおよび出力境界端子に対しその影響を調べる
ことが可能とされ、状態が確定したノード（「状態確定
ノード」という）の値を用いて不定のノードのみを対象
に状態を推定するため、通常の入力状態推定法と比較し
て演算量を減少させることができる。

【００１７】そして、本発明によれば、抽出された組合
せ回路の回路規模が大きくなった場合でも、前記入力境
界状態と出力境界状態の関係調査において、期待値と一
致する出力がシミュレーションで「不定」となる出力端
子を順次不定入力境界端子の少ないものから選択し、入
力方向への論理推定もしくは出力方向へのシミュレーシ
ョンにより、各不確定ノードを確定しながら組合せ回路
の入力境界の状態を推定するため、入力境界状態推定時
の状態組合せ数およびその演算量を大幅に抑制できる。

【００１８】さらに、本発明によれば、この入力境界状
態推定を基に、時間的なラッチ状態の推定値もしくは実
際の結果と一致判定を行うため、常に出力端子との一致
判定を行うことが不要とされ、故障が広く伝搬している
場合や出力から深いところでの判定では、確認のための
シミュレーション演算量が大幅に抑えられる。

【００１９】そして、本発明によれば、バックトレース
においては処理が複雑となるフィードバックラインを有
効に用いることにより、故障伝搬経路を推定する上で候
補の絞り込みや確度を向上させることが可能である。

【００２０】以上のように、本発明においては、順次Ｌ
ＳＩの出力側から組合せ回路を抽出し、全てのフェイル
に対して組合せ回路の入力境界での故障伝搬値を推定し
ていくため、ブリッジ故障等の多重故障の場合でも独立
な故障伝搬と相互に影響しあった伝搬との両方を想定で
きるため推定誤りを起こしにくいという利点も有する。

【００２１】

【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に詳細に説明する。

【００２２】図１は、本発明の一実施形態に係る故障箇
所推定方式を説明するための図であり、組合せ回路の抽
出とその時の故障伝搬状態を模式的に示した図である。

【００２３】図１（ａ）は、故障端子又は故障推定端子
を含み、ラッチ回路101、102を入出力境界とした組合せ
回路の抽出の様子を模式的に説明する図である。なお、
故障端子又は故障推定端子はＬＳＩテスタ等により実際
にフェイルが検出されたＬＳＩの出力ピン又は抽出され
た組合せ回路の出力境界で故障が推定された端子（後段
の組合せ回路の入力境界端子で故障伝搬が推定された端
子）を示し、以下では簡単のため「故障推定端子」とい
う。

【００２４】図１（ａ）を参照して、故障推定端子108
から入力方向にバックトレースにより回路を抽出して入
力境界端子を求め、求められた入力境界端子から出力方
向に抽出して出力境界端子を得て、再度入力方向に同様
の抽出を行うという処理シーケンスにより、故障伝搬経
路を含む組合せ回路の抽出を行う。

【００２５】図１（ｂ）は、図１（ａ）のシーケンスに
基づき得られた組合せ回路内の故障伝搬の様子を示す図
である。

【００２６】図１（ｂ）を参照して、図１（ａ）の処理
工程で抽出された組合せ回路（「抽出組合せ回路」とも
いう）103は回路接続として入力境界端子と出力境界端
子の影響し合う最大の範囲で切り出されているが、実際
の各ベクタでは、入力境界の状態により組合せ回路103
内の各ノードの経路活性化（path sensitization）の状
況が異なるため、入力境界における、故障が伝搬する可
能性のある端子（「故障伝搬可能端子」という）111に
対する故障影響可能な出力（「故障影響可能出力」とい
う）113が異なってくる。図１（ｂ）において、入力境
界の故障伝搬可能端子111から出力境界方向に延在した
破線は、故障伝搬可能端子111が出力方向に回路接続情
報（ネットリスト）上で接続されフェイルが伝搬して出
力される可能性のある経路の範囲を示している。なお、
図１（ｂ）において、故障影響可能出力113には、組合
せ回路103の出力がパラレルに出力される境界（boundar
y）を示している。

【００２７】図１（ｃ）は、故障伝搬経路を含む組合せ
回路１と他の出力境界端子から回路接続情報に基づき抽
出された組合せ回路２との関係を示す。

【００２８】図１（ｃ）を参照して、故障伝搬可能端子
111の状態を全て推定する場合、組合せ回路２の故障伝
搬可能端子部分は組合せ回路１の故障伝搬可能端子数に
比較し少ないため、決定する入力組合せ数を減少させる
ことができる。

【００２９】図１に示した本実施形態を、図４に示すフ
ローチャートを参照して以下に説明する。

【００３０】まず、故障推定端子108からバックトレー
スにより故障が伝搬してきている可能性のある端子、即
ち故障伝搬可能端子111を求める（ステップ１、図４の
ｓｔｅｐ１参照）。なお、前記したように、故障推定端
子108は、被試験対象のＬＳＩのフェイル出力ピン又は
本実施形態に従い故障推定された抽出組合せ回路103の
後段（出力側）の入力境界の故障伝搬可能端子に対応し
ている。

【００３１】次に、組合せ回路の入力境界端子のうち故
障伝搬可能端子111には不定値Ｘ（don't care）を与
え、それ以外の入力境界端子（正常端子112、112′）に
は、期待値即ち正常な値を用いて論理シミュレーション
を行う（ステップ２、図４のｓｔｅｐ２参照）。

【００３２】論理シミュレーション結果から組合せ回路
内全ノード状態および不定値が出力される出力境界端子
（「不定出力端子」という）を抽出する（ステップ３、
図４のｓｔｅｐ３参照）。

【００３３】前記ステップ２において、故障伝搬可能端
子111以外の入力境界端子（正常端子112、112′）に期
待値を与えて論理シミュレーションを行なう理由は、実
際に故障出力が含まれていたとしても、正常端子から出
力境界に達するまでの伝搬経路が活性化されていないた
め、図１（ｂ）の組合せ回路１内における故障伝搬経路
推定には影響を与えないことによる。即ち、図１（ｂ）
を参照して、正常端子112、112′は出力境界（故障影響
可能出力113）への活性化可能な伝搬経路を有しない。

【００３４】この論理シミュレーションは、図２に示す
ように、各ベクタ毎に、実際に故障が起こっているとき
の入力状態値で、組合せ回路103内の活性化経路が異な
るので、故障影響範囲および故障可能出力範囲（故障影
響可能出力）113が抽出される。

【００３５】図２に示す組合せ回路103において、
“１”，“０”，“Ｘ”は論理シミュレーション後の各
ノードの状態を表し、“Ｘ”は１／０不定の状態を表
す。

【００３６】前記ステップ３で不定出力となった出力境
界端子から入力方向に内部ノードおよび不定値を用いた
入力境界端子の状態推定を行う（ステップ４、図４のｓ
ｔｅｐ４参照）。このとき、出力境界端子の状態は、例
えば後段からの推定値である期待値を用いる。

【００３７】前段の組合せ回路（不図示）へのフィード
バックライン等の状態推定を行っていず、状態が不定の
場合には「不定」とし、その端子からの論理推定は行わ
ない。

【００３８】ここで、抽出組合せ回路103の内部ノード
の状態は、図２から明らかなように、状態確定ノード
（“１”又は“０”が確定した節点）と、不定ノード
（不定状態“Ｘ”で示す節点）とが混在するが、状態確
定ノードの値を用いることにより不定ノードの状態の推
定確度を向上することができる。

【００３９】前記ステップ４の操作を順次行い、各ノー
ドの状態を決定していった後、ステップ５の判定（図４
のｓｔｅｐ５参照）にて、全ての故障影響可能端子のチ
ェックが完了と判定した場合、最後に、故障もしくは故
障推定端子から全故障伝搬可能端子状態を推定する（ス
テップ６、図４のｓｔｅｐ６参照）。

【００４０】本発明の上記実施形態によれば、抽出され
た組合せ回路103の回路規模が大きくなった場合でも、
入力境界状態と出力境界状態の関係調査において、期待
値と一致する出力がシミュレーションで「不定」となる
出力境界端子を例えば不定入力境界端子の少ないものか
ら順次選択し、入力方向への論理推定もしくは出力方向
へのシミュレーションにより、各不定ノードを確定しな
がら組合せ回路の入力境界の状態を推定するため、入力
境界状態推定時の状態組合せ数およびその演算量を大幅
に抑制することができる。

【００４１】図５は、図４と同様に、抽出組合せ回路10
3の入力境界端子の状態推定を行う処理の流れを説明す
るためのフローチャートである。

【００４２】図４に示すフローチャートに従う処理にお
いては、出力端子側から入力端子方向に論理状態推定を
行なったのに対し、図５に示すフローチャートにおいて
は、入力境界端子側から出力方向に論理シミュレーショ
ンによって故障伝搬可能端子の状態推定を行うものであ
る。

【００４３】図４に示したｓｔｅｐ１と同様にして、故
障推定端子からバックトレースにより故障が伝搬してき
ている可能性のある端子、即ち故障伝搬可能端子を求め
る（ステップ７、図５のｓｔｅｐ７参照）。

【００４４】出力境界端子のうち故障もしくは故障推定
端子以外、即ち正常出力端子からバックトレースにより
関連のある入力境界端子を抽出する（ステップ８、図５
のｓｔｅｐ８参照）。

【００４５】得られた入力境界端子のうち故障伝搬可能
端子を抽出する（ステップ９、図５のｓｔｅｐ９参
照）。

【００４６】図４に示した前記ｓｔｅｐ３と同様にし
て、故障伝搬可能端子以外の入力境界端子（「正常入力
端子」ともいう）は、実際に故障出力が含まれていたと
しても出力境界に達するまでの伝搬経路が活性化されて
おらず、故障伝搬経路推定には影響を与えないものと推
測されるため、正常入力端子には期待値を用い、故障伝
搬可能端子には、１／０の組合せを与えて論理シミュレ
ーションを行う（ステップ１０、図５のｓｔｅｐ１０参
照）。

【００４７】前記ステップ１０の論理シミュレーション
で与えたベクタ（複数）のうち、シミュレーション結果
から、故障もしくは故障推定端子以外の出力境界端子
（「正常出力端子」ともいう）に、フェイル（故障）が
出力される時の入力ベクタ（これを「入力状態組合せ」
という）を削除し、故障推定端子にのみフェイルが現
れ、他の出力境界端子に期待値が出力される入力境界状
態の組合せを求める（ステップ１１、図５のｓｔｅｐ１
１参照）。

【００４８】但し、この時、前段の組合せ回路へのフィ
ードバックライン等の状態推定を行っておらず、状態が
不定の場合には「不定」とし、たとえ期待値と異なって
いてもフェイルとはみなさず、この場合、入力状態組合
せも削除しない。

【００４９】図５を参照して、ステップ１２の判定処理
（ｓｔｅｐ１２参照）で、前記ステップ９からステップ
１１の処理を、関係する故障伝搬可能端子の少ない出力
境界端子から順に順次適用し、入力境界状態の組合せを
求める。

【００５０】出力境界端子毎に得られた故障伝搬可能端
子の入力状態組合せから状態の確定もしくは取り得る入
力組合せ状態の絞り込みを行う（ステップ１３、図５の
ｓｔｅｐ１３参照）。

【００５１】前記ステップ１３で得られた故障伝搬可能
端子の確定状態もしくは絞り込まれた入力組合せ状態を
用いて論理シミュレーションを行う（ステップ１４、図
５のｓｔｅｐ１４参照）。

【００５２】論理シミュレーションの結果のうち、出力
境界状態が実際の出力状態もしくは後段からの推定結果
と一致するもののみを抽出し、組合せ回路１の入力状態
値推定を行う（ステップ１５、図５のｓｔｅｐ１５参
照）。

【００５３】前記ステップ１３から前記ステップ１５の
論理シミュレーションによる入力境界端子状態の推定
は、別の実施の形態として、例えば図６に示すフローチ
ャートにおいてｓｔｅｐ２２からｓｔｅｐ２４で示すよ
うな、論理推定によっても可能である。

【００５４】図６を参照して、ｓｔｅｐ１６からｓｔｅ
ｐ２１は、図５に示すｓｔｅｐ７からｓｔｅｐ１２と同
一であり、その説明は省略する。

【００５５】本実施形態においては、前記ｓｔｅｐ２１
までの工程で得られた出力境界端子毎に得られた故障伝
搬可能端子の入力状態組合せから、状態確定値を用い論
理シミュレーションを行う（ステップ２２、図６のｓｔ
ｅｐ２２参照）。

【００５６】前記ステップ２２においてなされた論理シ
ミュレーションの結果により組合せ回路内の状態確定ノ
ードおよびその状態値を抽出する（ステップ２３、図６
のｓｔｅｐ２３）。

【００５７】前記組合せ回路内の確定ノード状態値を用
い、故障もしくは故障推定端子から論理推定を行い、組
合せ回路１（図１（ｂ）参照）の入力状態値を推定する
（ステップ２４、図６のｓｔｅｐ２４参照）。

【００５８】この時、前記ｓｔｅｐ２１までに得られた
取り得る入力組合せ状態を併せて用いることにより、こ
の論理推定はより高い確度で入力状態の絞り込みを効率
的に可能とする。

【００５９】抽出された組合せ回路の入力境界における
論理推定について以上３つの形態を説明したが、このい
ずれかの論理推定手順を用いて、図７にその処理手順を
示す、時間的な照合シーケンスにより、組合せ回路の入
力境界での状態推定の確度を向上する。

【００６０】図７を参照して、ステップ２５（ｓｔｅｐ
２５）は、前記した３つの形態のいずれかによる論理推
定手順を示している。後段の組合せ回路（不図示）の入
力論理推定値Ｚｏから得られた入力組合せ推定値を、図
３に示すように、前段の組合せ回路の出力部分Ｘｉ、抽
出した組合せ回路の出力境界等のフィードバックライン
Ｙｉとする。なお、図３には、抽出組合せ回路とラッチ
に展開した順序回路の一時刻（ｔ）における状態が示さ
れている。

【００６１】前記ステップ２５で得られた入力境界推定
値ベクトルＸｉ，Ｙｉを用いて論理シミュレーションを
行い、フィードバックラインの出力境界値Ｕｏを求める
（ステップ２６、図３、及び図７のｓｔｅｐ２６参
照）。

【００６２】得られたフィードバックラインの出力境界
値のうち期待値と異なる端子および状態を抽出する（ス
テップ２７、図７のｓｔｅｐ２７参照）。

【００６３】後段への入力となる出力境界値Ｚｏ（図３
参照）は、本実施形態に係る論理推定においては、必ず
後段の論理推定値と一致するため、フィードバックライ
ンの出力境界値Ｕｏにのみ着目する。

【００６４】このフィードバックライン出力Ｕｏは、次
の時間（１クロック後）の入力境界Ｙｉになることから
逆に次の時間のＹｉ推定値と一致しなければならない。

【００６５】

【数１】

【００６６】但し、ｆ，ｇは論理関数であり、上式
(1)、(2)とすると、次式(3)により、次式(4)が成り立
つ。

【００６７】Ｕｏ（ｔ）＝Ｙｉ（ｔ＋１） …(3)

【００６８】

【数２】

【００６９】従って、前記ｓｔｅｐ２５からｓｔｅｐ２
７を時間毎に繰り返し、ｓｔｅｐ２９で次の時間の入力
状態推定値Ｙｉとの一致照合を行い、各時間での入力状
態推定値の絞り込みおよび確度の向上を図る。

【００７０】この時間的な一致照合は、図３に示すよう
な、着目する抽出組合せ回路103の入力境界端子にフィ
ードバックされている場合には、次の時刻での推定状態
との比較を行なうものであるが、所定段分前の組合せ回
路や他の組合せ回路の入力境界と関係がある場合にはそ
れぞれのラッチ回路の関係を、時間的空間的に結んだラ
ッチのデータフローを用意しておき、その関係に従って
一致照合を行う。

【００７１】

【発明の効果】以上説明したように、本発明に係る故障
推定方式によれば、ＬＳＩの出力側から組合せ回路を抽
出し、全てのフェイルに対して組合せ回路の入力境界で
の故障伝搬値を推定していくため、全回路の全信号線に
対して故障を仮定し全ベクタに対して故障シミュレーシ
ョンを行うという従来例と比較して、設定する故障点数
が故障を想定する組合せ回路の入力部信号線組合せの点
数に抑えられ、従来例よりも故障点数を大幅に削減する
という効果を有する。

【００７２】また、本発明によれば、組合せ回路内の故
障伝搬経路抽出の仕方についても、故障推定のための組
合せ回路の入力部の故障の場合のシミュレーション結果
と正常な場合のシミュレーション結果との比較のみで行
えるため、計算量も少なく抑えられ、かつ組合せ回路内
の再収斂回路に対しても故障伝搬経路が抽出できる。

【００７３】抽出された組合せ回路の入力境界状態推定
については、入力状態組合せがその入力境界端子数ｎに
依存し２^n-1と大きくなるが、本発明においては、組合
せ回路内の各部ノードおよび入力端子を予め故障影響出
力端子からの論理推定等で順次確定していくため、直接
故障もしくは故障推定端子から論理推定する場合と比較
し、入力状態組合せ数の増大を大幅に抑えることができ
るという利点を有する。

【００７４】さらに、本発明によれば、全てのフェイル
ベクタに対して組合せ回路の入力境界の故障伝搬値推定
を行い、その故障伝搬推定経路を追って更に前段の組合
せ回路へと絞り込んでいくため、ブリッジ故障等の多重
故障の場合でも独立な故障伝搬と相互に影響しあった伝
搬との両方を想定できるため推定誤りの発生の回避を容
易化するという効果を有する。

【図面の簡単な説明】

【図１】本発明の一実施形態の動作原理を模式的に説明
する図である。（ａ）は故障もしくは故障推定端子から
の組合せ回路の抽出を模式的に示す図である。（ｂ）は
抽出組合せ回路の入出力境界端子における故障伝搬可能
端子区分を示す図である。（ｃ）は抽出組合せ回路内の
故障推定端子以外の出力境界端子からバックトレースに
より抽出した組合せ回路２と故障伝搬経路を含む組合せ
回路１との故障伝搬可能端子数の差を示す図である。

【図２】本発明の一実施形態の動作原理を模式的に説明
する図であり、故障伝搬可能端子に不定値Ｘを、またそ
れ以外の入力境界端子に期待値を与えて論理シミュレー
ションを行った場合の内部ノード状態と故障影響出力範
囲を説明するための図である。

【図３】本発明の別の実施形態の動作原理を模式的に説
明する図であり、組合せ回路の出力ラインが当該組合せ
回路の入力境界端子に対しフィードバックされている場
合の故障伝搬を説明する図である。

【図４】本発明の一実施形態の処理工程を説明するため
の流れ図であり、論理推定を用いた組合せ回路入力境界
端子の状態推定シーケンスを示すフローチャートであ
る。

【図５】本発明の別の実施形態の処理工程を説明するた
めの流れ図であり、論理シミュレーションを用いた組合
せ回路入力境界端子の状態推定シーケンスを示すフロー
チャートである。

【図６】本発明の更に別の実施形態の処理工程を説明す
るための流れ図であり、論理推定と論理シミュレーショ
ンを組合せた組合せ回路入力境界端子の状態推定シーケ
ンスを示すフローチャートである。

【図７】本発明の別の実施形態の処理工程を説明するた
めの流れ図であり、論理推定で得られた組合せ回路入力
境界端子の状態推定値をさらに時間的及び空間的に照合
するシーケンスフローチャートである。

【符号の説明】

１故障もしくは故障推定端子からバックトレースした
組合せ回路２故障もしくは故障推定端子以外からバックトレース
した組合せ回路 101、102 ラッチ回路 103 抽出組合せ回路 104 組合せ回路入力側ラッチ 105 組合せ回路出力側ラッチ “１” 論理１ “０” 論理０ “Ｘ” 論理不定Ｘｉ前段の組合せ回路出力Ｙｉ後段からのフィードバック入力Ｕｏ前段へのフィードバック出力Ｚｆ後段からの故障推定端子Ｚｏ後段への出力ｓｔｅｐ１，７，８，９，１６，１７バックトレース
による入力端子抽出（開始出力端子は各々異なる）ｓｔｅｐ２，１０，１４，１８，１９，２２，２６論
理シミュレーション（入力設定状態は各々異なる）ｓｔｅｐ３不定出力端子抽出ｓｔｅｐ４，６，１５，２４１出力端子からの論理推
定による入力状態推定（出力端子は各々異なる）ｓｔｅｐ５，１２，２１，２８ループ制御判定（判定
内容は各々異なる）ｓｔｅｐ１１，２０出力比較による不一致状態削除ｓｔｅｐ１３故障伝搬可能端子の入力組合せ絞り込みｓｔｅｐ２３組合せ回路内状態確定ノード抽出ｓｔｅｐ２５全ての出力端子からの論理推定ｓｔｅｐ２７フィードバックラインＵｏの故障出力抽
出ｓｔｅｐ２９時間空間的な一致照合

Claims

(57)【特許請求の範囲】

【請求項１】ＬＳＩにおける順序回路をラッチと組合せ
回路に分割して故障推定を行なう故障箇所推定方法であ
って、前記ＬＳＩに含まれるラッチのベクタに対する期待値情
報と、実際のパス／フェイル出力情報と、前記ＬＳＩの
回路接続情報と、を用い、前記ＬＳＩの実際のフェイル出力ピンから、又はフェイ
ルと推定されるラッチの入力から、入力方向へのトレー
ス、及び該トレースにより得られた入力境界から出力方
向、さらに出力境界から入力方向へと、反復的にトレー
スして、ラッチ出力又は入力端子で構成される入力境界
端子と出力境界端子との互いに影響し合う範囲を抽出し
てなる組合せ回路に対して、フェイルベクタ毎に前記組合せ回路の前記入力境界にお
ける故障伝搬推定値を求める工程が、 (a)前記抽出された組合せ回路の出力境界端子における
故障又は故障推定端子からバックトレースして前記入力
境界端子内の故障伝搬可能端子を抽出し、 (b)前記故障伝搬可能端子に不定値を与えると共に前記
故障伝搬可能端子以外の入力境界の正常端子に正常動作
時の期待値を与えて論理シミュレーションを行い、 (c)前記論理シミュレーションの結果から前記組合せ回
路の内部のノードの状態と不定値を出力している出力境
界端子（「不定値出力端子」という）を抽出し、 (d)前記不定値出力端子を順次起点として、前記論理シ
ミュレーションにより得られた前記組合せ回路の内部の
ノードの状態値を用いて不定値のノードの状態の確定を
行い、これにより前記入力境界端子の状態を推定する、上記(a)〜(d)の各工程を含むことを特徴とする入力境界
の故障伝搬推定方法。
【請求項２】前記工程(d)において、前記不定値出力端
子に前記組合せ回路の後段の入力境界の推定論理状態又
は前記ＬＳＩの出力ピンの論理状態が割り当てられ、前
記不定値出力端子を前記論理状態に設定するような活性
化経路をトレースして前記入力境界の前記故障伝搬可能
端子の論理状態を推定し、該推定された１又は複数の論
理状態に基づき前記入力境界の故障伝搬推定値を導出す
ることを特徴とする請求項１記載の入力境界の故障伝搬
推定方法。
【請求項３】ＬＳＩにおける順序回路をラッチと組合せ
回路に分割して故障推定を行なう故障箇所推定方法であ
って、前記ＬＳＩに含まれるラッチのベクタに対する期待値情
報と、実際のパス／フェイル出力情報と、前記ＬＳＩの
回路接続情報と、を用い、前記ＬＳＩの実際のフェイル出力ピンから、又はフェイ
ルと推定されるラッチの入力から、入力方向へのトレー
ス、及び該トレースにより得られた入力境界から出力方
向、さらに出力境界から入力方向へと、反復的にトレー
スして、ラッチ出力又は入力端子で構成される入力境界
端子と出力境界端子との互いに影響し合う範囲を抽出し
てなる組合せ回路に対して、フェイルベクタ毎に前記組合せ回路の前記入力境界にお
ける故障伝搬推定値を求める工程が、 (e)前記抽出された組合せ回路の故障推定端子からバッ
クトレースにより前記入力境界端子内の故障伝搬可能端
子を抽出し、 (f)出力境界の正常出力端子を起点にしてバックトレー
スを行い、前記出力境界端子に対する入力境界端子を抽
出し、 (g)前記入力境界端子を故障伝搬可能端子と該故障伝搬
可能端子以外の正常端子とに区分し、前記正常端子には
正常値を与え、前記故障伝搬可能端子には“１”又は
“０”の論理組合せを与えて論理シミュレーションを行
い、 (h)前記論理シミュレーションの結果により前記組合せ
回路の出力境界の故障推定端子以外の正常端子にフェイ
ル出力が現れる入力組合せ状態を削除して、該故障推定
端子にのみフェイルが現われ、且つ前記正常端子に期待
値が現われる入力境界端子の状態の組合せを求め、 (i)前記論理シミュレーションと前記入力組合せ状態の
削除による入力状態の推定を、それぞれの出力端子に関
連する故障伝搬可能端子の部分的な組合せ回路から順に
繰り返し行い、 (j)前記工程(i)の繰り返し結果から得られた入力状態組
合せにより確定される入力境界状態を求め、 (k)前記確定された入力状態を用い、残部の不定入力端
子には１／０の入力論理値の組合せを与えて再び論理シ
ミュレーションを行い、 (l)前記工程(k)の論理シミュレーションの結果、実際の
出力境界端子の値と異なると考えられる入力状態値の組
合せを削除して入力境界端子の状態の推定を行う、上記(e)〜(l)の各工程を含むことを特徴とする入力境界
の故障伝搬推定方法。
【請求項４】前記請求項３において、前記工程(i)の
後、 (m)その繰り返し結果から得られた入力状態組合せによ
り確定される入力境界状態を求め、 (n)さらに確定された入力状態を用いて論理シミュレー
ションを行い、組合せ回路内部の各ノード状態を確定
し、 (o)最後に故障推定端子からの入力境界端子の状態の推
定を行う、ことを特徴とする入力境界の故障伝搬推定方法。
【請求項５】前記請求項３又は４記載の故障伝搬推定方
法を用い、故障又は故障推定端子から、故障伝搬経路お
よび故障伝搬入力境界端子を推定する方法であって、前記組合せ回路の出力境界端子を、前記組合せ回路の入
力又は前段の別の組合せ回路の入力とする所定の帰還路
（フィードバックライン）が設けられ、前記出力境界端
子に少なくとも一つの、正常であるか故障であるかが判
定ができない不定出力が存在した際に、前記組合せ回路の前記入力境界端子の状態の推定値を用
いて時刻（ｔ）における前記組合せ回路の論理シミュレ
ーションを行い、次の時刻（ｔ＋１）でも更に前記論理シミュレーション
を行って得られた前記入力境界端子の推定値と、時刻
（ｔ）における不定出力の推定値との一致を比較して、
時刻（ｔ）の入力境界端子の状態を確定する、ようにしたことを特徴とする順序回路の故障箇所推定方
法。