JP2845744B2 - 検証用テスト回路生成装置 - Google Patents
検証用テスト回路生成装置Info
- Publication number
- JP2845744B2 JP2845744B2 JP5332415A JP33241593A JP2845744B2 JP 2845744 B2 JP2845744 B2 JP 2845744B2 JP 5332415 A JP5332415 A JP 5332415A JP 33241593 A JP33241593 A JP 33241593A JP 2845744 B2 JP2845744 B2 JP 2845744B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- electronic circuit
- signal
- verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は検証用テスト回路生成装
置に関し、特に計算機を用いて双方向端子を有する電子
回路の検証を行うためのテスト回路を生成する装置に関
する。
置に関し、特に計算機を用いて双方向端子を有する電子
回路の検証を行うためのテスト回路を生成する装置に関
する。
【０００２】
【従来の技術】従来、計算機を用いたこの種の検証用テ
スト回路生成装置では、図６に示すように検証対象の電
子回路（Ａ）２１０の双方向端子（ａｉｏ，ｂｉｏ）２
１１，２１２について、入力端子（ｃｌｋ，ｄｉｎ０〜
ｄｉｎ２）と同様に、信号発生回路（Ｂ）２２０の出力
端子２２１，２２２とそれぞれ直接接続することにより
テスト回路２０１を生成する。
スト回路生成装置では、図６に示すように検証対象の電
子回路（Ａ）２１０の双方向端子（ａｉｏ，ｂｉｏ）２
１１，２１２について、入力端子（ｃｌｋ，ｄｉｎ０〜
ｄｉｎ２）と同様に、信号発生回路（Ｂ）２２０の出力
端子２２１，２２２とそれぞれ直接接続することにより
テスト回路２０１を生成する。
【０００３】別に設けられた論理シミュレーション装置
は、検証用テスト回路生成装置で生成されたテスト回路
２０１を入力し、信号発生回路２２０で発生したテスト
データを電子回路２１０に与え、検証結果を電子回路２
１０の双方向端子２１１，２１２と出力端子（ｄｏｕｔ
０〜ｄｏｕｔ３）から抽出し、電子回路２１０の回路動
作の検証を行う。
は、検証用テスト回路生成装置で生成されたテスト回路
２０１を入力し、信号発生回路２２０で発生したテスト
データを電子回路２１０に与え、検証結果を電子回路２
１０の双方向端子２１１，２１２と出力端子（ｄｏｕｔ
０〜ｄｏｕｔ３）から抽出し、電子回路２１０の回路動
作の検証を行う。
【０００４】
【発明が解決しようとする課題】この従来の検証用テス
ト回路生成装置で作成したテスト回路では、論理シミュ
レーション装置において電子回路の双方向端子における
検証結果を抽出した場合、入力信号と出力信号が同一端
子であるため、入力信号と出力信号のワイアードアンド
をとった出力結果のみしか得ることができず、その端子
に入る入力信号を確認することができないため、検証結
果の解析が非常に困難となり、電子回路の設計工数が増
大し、また、電子回路の品質が低下するという問題点が
あった。
ト回路生成装置で作成したテスト回路では、論理シミュ
レーション装置において電子回路の双方向端子における
検証結果を抽出した場合、入力信号と出力信号が同一端
子であるため、入力信号と出力信号のワイアードアンド
をとった出力結果のみしか得ることができず、その端子
に入る入力信号を確認することができないため、検証結
果の解析が非常に困難となり、電子回路の設計工数が増
大し、また、電子回路の品質が低下するという問題点が
あった。
【０００５】
【課題を解決するための手段】本発明は、電子回路の回
路動作の論理的検証に用いるために、テストデータ信号
を発生する信号発生回路を生成しこの信号発生回路と前
記電子回路との端子間を接続してテスト回路を生成する
検証用テスト回路生成装置において、前記電子回路の各
端子の種別を判定し入力端子及び双方向端子の識別を行
う手段と、入力端子から出力端子への一方向のみの信号
伝達を行うバッファ素子を発生する手段と、前記電子回
路の前記入力端子は前記信号発生回路の対応する出力端
子と直接接続し、前記双方向端子は前記バッファ素子の
前記出力端子に接続しこのバッファ素子の前記入力端子
を前記信号発生回路の対応する出力端子に接続する手段
とを備えている。
路動作の論理的検証に用いるために、テストデータ信号
を発生する信号発生回路を生成しこの信号発生回路と前
記電子回路との端子間を接続してテスト回路を生成する
検証用テスト回路生成装置において、前記電子回路の各
端子の種別を判定し入力端子及び双方向端子の識別を行
う手段と、入力端子から出力端子への一方向のみの信号
伝達を行うバッファ素子を発生する手段と、前記電子回
路の前記入力端子は前記信号発生回路の対応する出力端
子と直接接続し、前記双方向端子は前記バッファ素子の
前記出力端子に接続しこのバッファ素子の前記入力端子
を前記信号発生回路の対応する出力端子に接続する手段
とを備えている。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例を示すブロック図
である。本実施例の検証用テスト回路生成装置は、動作
指示受け付けや動作結果表示等の各種情報の入出力を行
う入出力装置１１０と、各種回路及び信号のデータを記
憶するデータ記憶装置１３０と、装置全体を制御しデー
タ記憶装置１３０のデータを処理する演算処理装置１２
０と、データ記憶装置１３０のデータに基づいて検証用
テスト回路を生成するテスト回路生成装置１４０とを備
えている。
である。本実施例の検証用テスト回路生成装置は、動作
指示受け付けや動作結果表示等の各種情報の入出力を行
う入出力装置１１０と、各種回路及び信号のデータを記
憶するデータ記憶装置１３０と、装置全体を制御しデー
タ記憶装置１３０のデータを処理する演算処理装置１２
０と、データ記憶装置１３０のデータに基づいて検証用
テスト回路を生成するテスト回路生成装置１４０とを備
えている。
【０００８】データ記憶装置１３０は、電子回路の検証
用の入力信号データ１３１と、その入力信号データを発
生する回路として生成される信号発生回路データ１３２
と、論理回路図を表現した電子回路データ１３３と、そ
れらから生成されたテスト回路データ１３４とを蓄積す
る。
用の入力信号データ１３１と、その入力信号データを発
生する回路として生成される信号発生回路データ１３２
と、論理回路図を表現した電子回路データ１３３と、そ
れらから生成されたテスト回路データ１３４とを蓄積す
る。
【０００９】また、テスト回路生成装置１４０は信号発
生回路生成部１４１と、テスト回路生成部１４２とを有
しており、ハードウェアおよびソフトウェアにより実現
される。信号発生回路生成部１４１は入力信号データ１
３１を入力し信号発生回路データ１３２を出力する。テ
スト回路生成部１４２は、電子回路データ１３３の端子
情報から各端子の種別を判定しそれぞれ入力端子，双方
向端子または出力端子のいずれであるかを識別する端子
種別識別手段１４３と、入力端子から出力端子への一方
向のみの信号伝達を行うバッファ素子を発生するバッフ
ァ素子発生手段１４４と、電子回路の双方向端子はバッ
ファ素子を介し、入力端子は直接信号発生回路の出力端
子と接続する端子間接続手段１４５とを含み、信号発生
回路データ１３２と電子回路データ１３３とから検証用
のテスト回路を生成しテスト回路データ１３４として出
力する。
生回路生成部１４１と、テスト回路生成部１４２とを有
しており、ハードウェアおよびソフトウェアにより実現
される。信号発生回路生成部１４１は入力信号データ１
３１を入力し信号発生回路データ１３２を出力する。テ
スト回路生成部１４２は、電子回路データ１３３の端子
情報から各端子の種別を判定しそれぞれ入力端子，双方
向端子または出力端子のいずれであるかを識別する端子
種別識別手段１４３と、入力端子から出力端子への一方
向のみの信号伝達を行うバッファ素子を発生するバッフ
ァ素子発生手段１４４と、電子回路の双方向端子はバッ
ファ素子を介し、入力端子は直接信号発生回路の出力端
子と接続する端子間接続手段１４５とを含み、信号発生
回路データ１３２と電子回路データ１３３とから検証用
のテスト回路を生成しテスト回路データ１３４として出
力する。
【００１０】続いて本実施例の動作について図１の他
に、動作フローを示す図２、生成されたテスト回路を示
す図３、電子回路の一例を示す図４、及び信号発生回路
の一例を示す図５も用いて説明する。図４（ａ）及び図
５（ｂ）は電子回路Ａ及びＢの動作を記述したハードウ
ェア記述言語を示し、図４（ｂ）及び図５（ｃ）は電子
回路Ａ及びＢの形状を示し、図５（ａ）は図４の電子回
路Ａの動作を検証するための入力信号を示している。こ
こでＡ〜Ｄは電子回路シンボルであり、Ａは検証対象の
電子回路２１０、Ｂは信号発生回路２２０、Ｃ，Ｄは入
力信号をそのまま一方向のみに出力するバッファ素子２
３０，２４０を示す。また、ｃｌｋ，ｄｉｎ０〜ｄｉｎ
２，ａｉｏ，ｂｉｏ，ｄｏｕｔ０〜ｄｏｕｔ３は端子で
あり、特に図４の電子回路（Ａ）２１０上では、ｃｌ
ｋ，ｄｉｎ０〜ｄｉｎ２は入力端子、ａｉｏ，ｂｉｏは
双方向端子、ｄｏｕｔ０〜ｄｏｕｔ３は出力端子をそれ
ぞれ表わしている。
に、動作フローを示す図２、生成されたテスト回路を示
す図３、電子回路の一例を示す図４、及び信号発生回路
の一例を示す図５も用いて説明する。図４（ａ）及び図
５（ｂ）は電子回路Ａ及びＢの動作を記述したハードウ
ェア記述言語を示し、図４（ｂ）及び図５（ｃ）は電子
回路Ａ及びＢの形状を示し、図５（ａ）は図４の電子回
路Ａの動作を検証するための入力信号を示している。こ
こでＡ〜Ｄは電子回路シンボルであり、Ａは検証対象の
電子回路２１０、Ｂは信号発生回路２２０、Ｃ，Ｄは入
力信号をそのまま一方向のみに出力するバッファ素子２
３０，２４０を示す。また、ｃｌｋ，ｄｉｎ０〜ｄｉｎ
２，ａｉｏ，ｂｉｏ，ｄｏｕｔ０〜ｄｏｕｔ３は端子で
あり、特に図４の電子回路（Ａ）２１０上では、ｃｌ
ｋ，ｄｉｎ０〜ｄｉｎ２は入力端子、ａｉｏ，ｂｉｏは
双方向端子、ｄｏｕｔ０〜ｄｏｕｔ３は出力端子をそれ
ぞれ表わしている。
【００１１】まず、図５（ａ）のような図４の電子回路
（Ａ）２１０の動作を検証するための入力信号データ１
３１がデータ記憶装置１３０に記憶されている。信号発
生回路生成部１４１において、この入力信号データ１３
１から入力信号を抽出する。ここでは信号ｃｌｋ，ｄｉ
ｎ０〜ｄｉｎ２，ａｉｏ，ｂｉｏが抽出される（図２の
ステップＳ１０）。次に、抽出された信号から時刻によ
る動作の変化の記述を図５（ｂ）のような信号発生回路
（Ｂ）２２０をハードウェア記述言語で表わした信号発
生回路データ１３２に変換しデータ記憶装置１３０に記
憶する（ステップＳ１１）。すべての入力信号データが
おわるまでこれを繰り返す（ステップＳ１２）。
（Ａ）２１０の動作を検証するための入力信号データ１
３１がデータ記憶装置１３０に記憶されている。信号発
生回路生成部１４１において、この入力信号データ１３
１から入力信号を抽出する。ここでは信号ｃｌｋ，ｄｉ
ｎ０〜ｄｉｎ２，ａｉｏ，ｂｉｏが抽出される（図２の
ステップＳ１０）。次に、抽出された信号から時刻によ
る動作の変化の記述を図５（ｂ）のような信号発生回路
（Ｂ）２２０をハードウェア記述言語で表わした信号発
生回路データ１３２に変換しデータ記憶装置１３０に記
憶する（ステップＳ１１）。すべての入力信号データが
おわるまでこれを繰り返す（ステップＳ１２）。
【００１２】次に、図４（ａ）のようなハードウェア記
述言語で記述された電子回路（Ａ）２１０の回路データ
１３３がデータ記憶装置１３０に記憶されている。テス
ト回路生成部１４２の端子種別識別手段１４３におい
て、電子回路データ１３３から端子を抽出し（ステップ
Ｓ２０）、抽出した端子の種別を判断する（ステップＳ
２１）。例えばｃｌｋ端子が抽出されたとすると、ここ
ではｃｌｋ端子が「ｉｎ」となっているため種別は入力
端子となる。入力端子と判断されると端子間接続手段１
４５は電子回路２１０と信号発生回路２２０との各ｃｌ
ｋ端子同志を直接接続する（ステップＳ５０）。ｄｉｎ
０，ｄｉｎ１，ｄｉｎ２端子についても同様に行い電子
回路２１０と信号発生回路２２０との端子同志を接続す
る（図３参照）。
述言語で記述された電子回路（Ａ）２１０の回路データ
１３３がデータ記憶装置１３０に記憶されている。テス
ト回路生成部１４２の端子種別識別手段１４３におい
て、電子回路データ１３３から端子を抽出し（ステップ
Ｓ２０）、抽出した端子の種別を判断する（ステップＳ
２１）。例えばｃｌｋ端子が抽出されたとすると、ここ
ではｃｌｋ端子が「ｉｎ」となっているため種別は入力
端子となる。入力端子と判断されると端子間接続手段１
４５は電子回路２１０と信号発生回路２２０との各ｃｌ
ｋ端子同志を直接接続する（ステップＳ５０）。ｄｉｎ
０，ｄｉｎ１，ｄｉｎ２端子についても同様に行い電子
回路２１０と信号発生回路２２０との端子同志を接続す
る（図３参照）。
【００１３】次に、ステップＳ２０でａｉｏ端子を抽出
してくると、ステップＳ２１ではａｉｏ端子は「ｉｎｏ
ｕｔ」となっているため種別は双方向端子となる。双方
向端子と判断されると、バッファ素子発生手段１４４は
バッファ素子（Ｃ）２３０を発生し（ステップＳ３
０）、端子間接続手段１４５は信号発生回路２２０のａ
ｉｏ端子２２１と発生されたバッファ素子２３０の入力
端子２３１とを接続し（ステップＳ４０）、電子回路２
１０のａｉｏ端子２１１とバッファ素子２３０の出力端
子２３２とを接続する（ステップＳ４１）。ｂｉｏ端子
２１２，２２２についても同様にバッファ素子（Ｄ）２
４０を発生して、その入力端子２４１及び信号発生回路
２２０間と、出力端子２４２及び電子回路２１０間とを
それぞれ接続する（図３参照）。
してくると、ステップＳ２１ではａｉｏ端子は「ｉｎｏ
ｕｔ」となっているため種別は双方向端子となる。双方
向端子と判断されると、バッファ素子発生手段１４４は
バッファ素子（Ｃ）２３０を発生し（ステップＳ３
０）、端子間接続手段１４５は信号発生回路２２０のａ
ｉｏ端子２２１と発生されたバッファ素子２３０の入力
端子２３１とを接続し（ステップＳ４０）、電子回路２
１０のａｉｏ端子２１１とバッファ素子２３０の出力端
子２３２とを接続する（ステップＳ４１）。ｂｉｏ端子
２１２，２２２についても同様にバッファ素子（Ｄ）２
４０を発生して、その入力端子２４１及び信号発生回路
２２０間と、出力端子２４２及び電子回路２１０間とを
それぞれ接続する（図３参照）。
【００１４】次に、ステップＳ２０でｄｏｕｔ０端子を
抽出してくると、ステップＳ２１ではｄｏｕｔ０は「ｏ
ｕｔ」となっているため種別は出力端子となる。出力端
子と判断されると、端子間接続手段１４５は空き端子と
して扱うように未接続とする（ステップＳ６０）。ｄｏ
ｕｔ１，ｄｏｕｔ２，ｄｏｕｔ３端子についても同様に
未接続とする。
抽出してくると、ステップＳ２１ではｄｏｕｔ０は「ｏ
ｕｔ」となっているため種別は出力端子となる。出力端
子と判断されると、端子間接続手段１４５は空き端子と
して扱うように未接続とする（ステップＳ６０）。ｄｏ
ｕｔ１，ｄｏｕｔ２，ｄｏｕｔ３端子についても同様に
未接続とする。
【００１５】このようにテスト回路生成部１４２は電子
回路データ１３３すべてに対しそのすべての端子につい
て繰り返して行ない（ステップＳ７０）、図３のような
信号発生回路と検証対象の電子回路との間を双方向端子
については信号を信号発生回路から電子回路へのみ伝達
するバッファ素子を介して接続した検証用のテスト回路
２００を生成し、テスト回路データ１３４としてデータ
記憶装置１３０に記憶する（ステップＳ７１）。
回路データ１３３すべてに対しそのすべての端子につい
て繰り返して行ない（ステップＳ７０）、図３のような
信号発生回路と検証対象の電子回路との間を双方向端子
については信号を信号発生回路から電子回路へのみ伝達
するバッファ素子を介して接続した検証用のテスト回路
２００を生成し、テスト回路データ１３４としてデータ
記憶装置１３０に記憶する（ステップＳ７１）。
【００１６】図示していない論理シミュレーション装置
はこのテスト回路データ１３４を用いて検証対象の電子
回路２１０の回路動作を検証する。このとき、電子回路
の双方向端子２１１，２１２には信号伝達を一方向のみ
に行うバッファ素子２３０，２４０が挿入されているた
め、このバッファ素子２３０，２４０の入力端子２３
１，２３２側では 双方向端子２１１，２１２の信号が
出力モードのときでもこの端子への入力信号は検証結果
の影響を受けず、印加した入力信号そのものを観測する
ことができる。
はこのテスト回路データ１３４を用いて検証対象の電子
回路２１０の回路動作を検証する。このとき、電子回路
の双方向端子２１１，２１２には信号伝達を一方向のみ
に行うバッファ素子２３０，２４０が挿入されているた
め、このバッファ素子２３０，２４０の入力端子２３
１，２３２側では 双方向端子２１１，２１２の信号が
出力モードのときでもこの端子への入力信号は検証結果
の影響を受けず、印加した入力信号そのものを観測する
ことができる。
【００１７】
【発明の効果】以上説明したように本発明の検証用テス
ト回路生成装置は、検証対象の電子回路の双方向端子に
ついて信号発生回路からの入力信号をそのまま電子回路
に出力することのみ行うバッファ素子を介して電子回路
及び信号発生回路間の接続をした検証用のテスト回路を
生成するので、検証時に電子回路の双方向端子について
も挿入したバッファ素子の入力端子の信号を抽出するこ
とにより双方向端子から信号が出力されるときでも入力
信号の確認ができる。このため、電子回路の全外部端子
の検証結果の解析が容易となり、電子回路の設計者の工
数が削減でき、また、高品質の電子回路を得ることがで
きるという効果を有する。
ト回路生成装置は、検証対象の電子回路の双方向端子に
ついて信号発生回路からの入力信号をそのまま電子回路
に出力することのみ行うバッファ素子を介して電子回路
及び信号発生回路間の接続をした検証用のテスト回路を
生成するので、検証時に電子回路の双方向端子について
も挿入したバッファ素子の入力端子の信号を抽出するこ
とにより双方向端子から信号が出力されるときでも入力
信号の確認ができる。このため、電子回路の全外部端子
の検証結果の解析が容易となり、電子回路の設計者の工
数が削減でき、また、高品質の電子回路を得ることがで
きるという効果を有する。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の実施例の動作を説明するためのフローチ
ャートである。
ャートである。
【図３】本発明により生成された検証用のテスト回路の
一例を示す図である。
一例を示す図である。
【図４】電子回路の一例を説明するための図であり、分
図（ａ）は回路の内の言語記述、分図（ｂ）は回路の形
状をそれぞれ示す。
図（ａ）は回路の内の言語記述、分図（ｂ）は回路の形
状をそれぞれ示す。
【図５】信号発生回路の一例を説明するための図であ
り、分図（ａ）は発生する信号、分図（ｂ）は回路の内
の言語記述、分図（ｃ）は回路の形状をそれぞれ示す。
り、分図（ａ）は発生する信号、分図（ｂ）は回路の内
の言語記述、分図（ｃ）は回路の形状をそれぞれ示す。
【図６】従来技術により生成された検証用のテスト回路
を示す図である。
を示す図である。
１２０ 演算処理装置 １３０ データ記憶装置 １３１ 入力信号データ １３２ 信号発生回路データ １３３ 電子回路データ １３４ テスト回路データ １４０ テスト回路生成装置 １４１ 信号発生回路生成部 １４２ テスト回路生成部 ２００ テスト回路 ２１０ 検証対象の電子回路 ２２０ 信号発生回路 ２３０，２４０ バッファ素子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 17/50 G01R 31/28
Claims (1)
- 【請求項１】 電子回路の回路動作の論理的検証に用い
るために、テストデータ信号を発生する信号発生回路を
生成しこの信号発生回路と前記電子回路との端子間を接
続してテスト回路を生成する検証用テスト回路生成装置
において、前記電子回路の各端子の種別を判定し入力端
子及び双方向端子の識別を行う手段と、入力端子から出
力端子への一方向のみの信号伝達を行うバッファ素子を
発生する手段と、前記電子回路の前記入力端子は前記信
号発生回路の対応する出力端子と直接接続し、前記双方
向端子は前記バッファ素子の前記出力端子に接続しこの
バッファ素子の前記入力端子を前記信号発生回路の対応
する出力端子に接続する手段とを備えることを特徴とす
る検証用テスト回路生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5332415A JP2845744B2 (ja) | 1993-12-27 | 1993-12-27 | 検証用テスト回路生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5332415A JP2845744B2 (ja) | 1993-12-27 | 1993-12-27 | 検証用テスト回路生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07192033A JPH07192033A (ja) | 1995-07-28 |
| JP2845744B2 true JP2845744B2 (ja) | 1999-01-13 |
Family
ID=18254718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5332415A Expired - Lifetime JP2845744B2 (ja) | 1993-12-27 | 1993-12-27 | 検証用テスト回路生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2845744B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999030176A1 (fr) * | 1997-12-09 | 1999-06-17 | Hitachi, Ltd. | Circuit integre a semi-conducteur et procede de diagnostic de circuit logique |
-
1993
- 1993-12-27 JP JP5332415A patent/JP2845744B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07192033A (ja) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07200642A (ja) | 半導体集積回路の遅延時間計算装置 | |
| JP2845744B2 (ja) | 検証用テスト回路生成装置 | |
| US6871329B2 (en) | Design system of integrated circuit and its design method and program | |
| US7681156B2 (en) | Transmission circuit simulator and transmission circuit simulation program storage medium | |
| US6564357B2 (en) | Performance verification/analysis tool for full-chip designs | |
| KR100810140B1 (ko) | 선택적 테스트 벡터 압축 방법 및 장치 | |
| JP3219066B2 (ja) | アナログ部品削除情報付与システム | |
| JP3183244B2 (ja) | 集積回路のテスト方法 | |
| JP3033288B2 (ja) | 回路解析方式 | |
| CN117236239B (zh) | 用于数字电路验证的通用连通性测试方法、设备和介质 | |
| US20020013688A1 (en) | Back annotation apparatus for carrying out a simulation based on the extraction result in regard to parasitic elements | |
| JP3265384B2 (ja) | 論理シミュレーション方法及びこれに用いる論理シミュレーション装置 | |
| JP3586587B2 (ja) | Ｌｓｉの回路ブロック間接続検証システム及びその方法 | |
| JP3267258B2 (ja) | テストグループ作成装置及びその作成方法 | |
| JP3098507B2 (ja) | 論理検証方式及びその方法 | |
| JP2910658B2 (ja) | 試験端子生成方式 | |
| JP2962232B2 (ja) | スキャンパス回路の自動配置配線方法 | |
| JP2800742B2 (ja) | 回路図生成装置 | |
| JP2001067383A (ja) | 静的タイミング解析方法におけるフォールスパス検出方法およびフォールスパス検査方法 | |
| JPH05297071A (ja) | テストパタン自動生成装置 | |
| JP2838599B2 (ja) | テスト容易化回路 | |
| JP3125950B2 (ja) | 特定用途向け集積回路 | |
| JPH0573342A (ja) | 集積回路装置 | |
| JP2000206209A (ja) | テストシステム | |
| JPH11203339A (ja) | 半導体設計検証方法および記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981006 |