JP3267258B2 - テストグループ作成装置及びその作成方法 - Google Patents
テストグループ作成装置及びその作成方法Info
- Publication number
- JP3267258B2 JP3267258B2 JP36544998A JP36544998A JP3267258B2 JP 3267258 B2 JP3267258 B2 JP 3267258B2 JP 36544998 A JP36544998 A JP 36544998A JP 36544998 A JP36544998 A JP 36544998A JP 3267258 B2 JP3267258 B2 JP 3267258B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- test
- groups
- grouping
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
テストプログラムを作成する際のテストグループ作成装
置及びその作成方法に関する。
テストプログラムを作成する際のテストグループ作成装
置及びその作成方法に関する。
【０００２】
【従来の技術】従来から半導体集積回路のテストをする
際には、例えば特開平１０−４８３００号公報「個別テ
ストプログラム作成方式」に記載されるように個別テス
トプログラムを自動作成すると共に、テストするパター
ンオブジェクトのメモリ容量の合計を算出してテストの
可否を判断するものがある。このテストプログラムは、
メインテストプログラムと、個別テストプログラムと、
サブルーチンプログラムとから構成され、複数本のテス
トパターンや、ＡＬＰＧ（Algorithmic PatternGenerat
or)パターンが読み出せる。
際には、例えば特開平１０−４８３００号公報「個別テ
ストプログラム作成方式」に記載されるように個別テス
トプログラムを自動作成すると共に、テストするパター
ンオブジェクトのメモリ容量の合計を算出してテストの
可否を判断するものがある。このテストプログラムは、
メインテストプログラムと、個別テストプログラムと、
サブルーチンプログラムとから構成され、複数本のテス
トパターンや、ＡＬＰＧ（Algorithmic PatternGenerat
or)パターンが読み出せる。
【０００３】また特開平１０−２４０７８４号公報「シ
ミュレーション装置及びその方法」に記載されるよう
に，例えば大規模集積回路の開発期間の短縮と高集積化
を実現するため、被試験回路の回路情報に基づいて第１
の入力端子と第１のフリップフロップ入力端子を経由し
て接続されている全てのフリップフロップ回路を入力端
子毎にグループ化して外部ピン情報を出力する。外部ピ
ン情報と予め設定したテストパターン情報であるテスト
ベクタとを用いることにより、テストパターンを生成
し、テストパターンに基づいて回路検証を実行するシミ
ュレーションをすることができる。
ミュレーション装置及びその方法」に記載されるよう
に，例えば大規模集積回路の開発期間の短縮と高集積化
を実現するため、被試験回路の回路情報に基づいて第１
の入力端子と第１のフリップフロップ入力端子を経由し
て接続されている全てのフリップフロップ回路を入力端
子毎にグループ化して外部ピン情報を出力する。外部ピ
ン情報と予め設定したテストパターン情報であるテスト
ベクタとを用いることにより、テストパターンを生成
し、テストパターンに基づいて回路検証を実行するシミ
ュレーションをすることができる。
【０００４】これまでの従来のテストパターンは、半導
体集積回路、特大規模集積回路のテストに用いるテスト
プログラムに組み込む１つの情報のパターンである。従
来のテストグループの作成装置は、テスト対象ピン抽出
手段として記述されており、使用するインタフェースバ
ッファの種類に応じてテストグループを作成する。
体集積回路、特大規模集積回路のテストに用いるテスト
プログラムに組み込む１つの情報のパターンである。従
来のテストグループの作成装置は、テスト対象ピン抽出
手段として記述されており、使用するインタフェースバ
ッファの種類に応じてテストグループを作成する。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
テストグループの作成装置は、グルーピングの条件にイ
ンタフェースバッファの条件しか考慮されていないた
め、使用しているインタフェースバッファの種類だけで
しかグルーピングができないことがある。
テストグループの作成装置は、グルーピングの条件にイ
ンタフェースバッファの条件しか考慮されていないた
め、使用しているインタフェースバッファの種類だけで
しかグルーピングができないことがある。
【０００６】また半導体集積回路の複雑化によりインタ
フェースバッファの種類が増加すると共に、テストする
条件もそれに伴い複雑になる中で、インタフェースバッ
ファのみの条件によるグルーピングしか行っていないた
め、半導体集積回路の複雑化やピン数の増加により半導
体集積回路用試験装置のテストグループの制限を越える
ことがある。
フェースバッファの種類が増加すると共に、テストする
条件もそれに伴い複雑になる中で、インタフェースバッ
ファのみの条件によるグルーピングしか行っていないた
め、半導体集積回路の複雑化やピン数の増加により半導
体集積回路用試験装置のテストグループの制限を越える
ことがある。
【０００７】本発明の目的は、論理ピンの直接指定、属
性指定、機能指定、さらにインタフェースバッファの指
定する条件を加えて演算により、半導体集積回路の複雑
化、ピン数の増加の場合にもテストグループを間違いな
く、しかも短時間で作成できるテストグループ作成装置
及びその作成方法を提供することにある。
性指定、機能指定、さらにインタフェースバッファの指
定する条件を加えて演算により、半導体集積回路の複雑
化、ピン数の増加の場合にもテストグループを間違いな
く、しかも短時間で作成できるテストグループ作成装置
及びその作成方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
請求項１記載のテストグループ作成装置は、半導体集積
回路の論理ピンとテスタピンに対応する情報からピン構
成情報を作成する論理ピン−テスタピン対応手段と、テ
ストグループの分け方の条件を示したグルーピング条件
により、グループの作成条件の一つを読み込み、グルー
プ同士の演算条件があれば、グループ同士の演算をする
グループ演算手段と、グループ同士の演算がすべて終了
したグルーピング情報を半導体集積回路の試験装置に入
力可能な形式に変換してテストグループを出力するグル
ーピング情報出力手段とを備えたことを特徴とする。
請求項１記載のテストグループ作成装置は、半導体集積
回路の論理ピンとテスタピンに対応する情報からピン構
成情報を作成する論理ピン−テスタピン対応手段と、テ
ストグループの分け方の条件を示したグルーピング条件
により、グループの作成条件の一つを読み込み、グルー
プ同士の演算条件があれば、グループ同士の演算をする
グループ演算手段と、グループ同士の演算がすべて終了
したグルーピング情報を半導体集積回路の試験装置に入
力可能な形式に変換してテストグループを出力するグル
ーピング情報出力手段とを備えたことを特徴とする。
【０００９】半導体集積回路の論理ピンとテスタピンに
対応する情報からピン構成情報を論理ピン−テスタピン
対応手段で作成し、次いでテストグループの分け方の条
件を示したグルーピング条件により、グループの作成条
件の一つを読み込み、グループ同士の演算条件があれ
ば、グループ同士をグループ演算手段で演算し、グルー
プ同士の演算がすべて終了したグルーピング情報を半導
体集積回路の試験装置に入力可能な形式に変換してグル
ーピング情報出力手段より出力することにより、半導体
集積回路が複雑化し、ピン数が増加する場合にも、より
複雑なテストグループを間違いなく、しかも短時間に作
成する。
対応する情報からピン構成情報を論理ピン−テスタピン
対応手段で作成し、次いでテストグループの分け方の条
件を示したグルーピング条件により、グループの作成条
件の一つを読み込み、グループ同士の演算条件があれ
ば、グループ同士をグループ演算手段で演算し、グルー
プ同士の演算がすべて終了したグルーピング情報を半導
体集積回路の試験装置に入力可能な形式に変換してグル
ーピング情報出力手段より出力することにより、半導体
集積回路が複雑化し、ピン数が増加する場合にも、より
複雑なテストグループを間違いなく、しかも短時間に作
成する。
【００１０】請求項２記載のテストグループ作成方法
は、半導体集積回路の論理ピンとテスタピンに対応する
情報からピン構成情報を作成する工程と、テストグルー
プの分け方の条件を示したグルーピング条件により、グ
ループの作成条件の一つを読み込み、グループ同士の演
算条件があれば、グループ同士の演算をする工程と、グ
ループ同士の演算がすべて終了したグルーピング情報を
半導体集積回路の試験装置に入力可能な形式に変換して
テストグループを出力する工程とを含むことを特徴とす
る。
は、半導体集積回路の論理ピンとテスタピンに対応する
情報からピン構成情報を作成する工程と、テストグルー
プの分け方の条件を示したグルーピング条件により、グ
ループの作成条件の一つを読み込み、グループ同士の演
算条件があれば、グループ同士の演算をする工程と、グ
ループ同士の演算がすべて終了したグルーピング情報を
半導体集積回路の試験装置に入力可能な形式に変換して
テストグループを出力する工程とを含むことを特徴とす
る。
【００１１】半導体集積回路の論理ピンとテスタピンに
対応する情報からピン構成情報を作成し、次いでテスト
グループの分け方の条件を示したグルーピング条件によ
り、グループの作成条件の一つを読み込み、グループ同
士の演算条件があれば、グループ同士の演算し、さらに
グループ同士の演算がすべて終了したグルーピング情報
を半導体集積回路の試験装置に入力可能な形式に変換し
てテストグループを出力することにより、半導体集積回
路の複雑化、ピン数の増加の場合にも複雑なテストグル
ープを間違いなく、しかも短時間で作成する。
対応する情報からピン構成情報を作成し、次いでテスト
グループの分け方の条件を示したグルーピング条件によ
り、グループの作成条件の一つを読み込み、グループ同
士の演算条件があれば、グループ同士の演算し、さらに
グループ同士の演算がすべて終了したグルーピング情報
を半導体集積回路の試験装置に入力可能な形式に変換し
てテストグループを出力することにより、半導体集積回
路の複雑化、ピン数の増加の場合にも複雑なテストグル
ープを間違いなく、しかも短時間で作成する。
【００１２】
【発明の実施の形態】本発明の実施の形態のテストグル
ープ作成装置について説明する。図１は、本発明の実施
形態の構成を説明するブロック図である。なお、本実施
形態でテストグループ作成装置３は、半導体集積回路で
ある大規模集積回路ＬＳＩのテスト時のＤＣ試験、機能
試験、マクロ試験などのテストグループを作成し、被Ｌ
ＳＩのピンをテストする項目毎、たとえば、インタフェ
ースバッファのブロックタイプ別の入力ピン、出力ピ
ン、双方向ピン、クロックピン、スキャンパスピン、ク
ランプピン、メモリテストピン、強化グランドピン、温
度検出ピン及びテストモニタピンなどのグループ毎に作
成する。
ープ作成装置について説明する。図１は、本発明の実施
形態の構成を説明するブロック図である。なお、本実施
形態でテストグループ作成装置３は、半導体集積回路で
ある大規模集積回路ＬＳＩのテスト時のＤＣ試験、機能
試験、マクロ試験などのテストグループを作成し、被Ｌ
ＳＩのピンをテストする項目毎、たとえば、インタフェ
ースバッファのブロックタイプ別の入力ピン、出力ピ
ン、双方向ピン、クロックピン、スキャンパスピン、ク
ランプピン、メモリテストピン、強化グランドピン、温
度検出ピン及びテストモニタピンなどのグループ毎に作
成する。
【００１３】図１において、テストグループ作成装置
は、ＬＳＩピンアサイン情報１から論理ピンとテスタピ
ンの情報などからＬＳＩピン構成情報４を作成する論理
ピン−テスタピン対応手段３１と、テストグループの分
け方の条件を示したグルーピング条件２により、ＬＳＩ
ピン構成情報４をグルーピングするグループ作成手段３
２と、グルーピングしたピンの情報をＬＳＩテスタで読
めるフォーマットに加工し、出力するグルーピング情報
出力手段とから構成する。
は、ＬＳＩピンアサイン情報１から論理ピンとテスタピ
ンの情報などからＬＳＩピン構成情報４を作成する論理
ピン−テスタピン対応手段３１と、テストグループの分
け方の条件を示したグルーピング条件２により、ＬＳＩ
ピン構成情報４をグルーピングするグループ作成手段３
２と、グルーピングしたピンの情報をＬＳＩテスタで読
めるフォーマットに加工し、出力するグルーピング情報
出力手段とから構成する。
【００１４】ＬＳＩピンアサイン情報１には、ＬＳＩの
ピンの情報が割り当てられている。すなわち、ＬＳＩピ
ンアサイン情報１には、論理ピン、ＬＳＩパッドの番
号、機能、属性、使用しているインタフェースバッフ
ァ、テストピン番号、搭載するパッケージのピン名、座
標及びエリア等に相当する情報が含まれる。
ピンの情報が割り当てられている。すなわち、ＬＳＩピ
ンアサイン情報１には、論理ピン、ＬＳＩパッドの番
号、機能、属性、使用しているインタフェースバッフ
ァ、テストピン番号、搭載するパッケージのピン名、座
標及びエリア等に相当する情報が含まれる。
【００１５】またＬＳＩピン構成情報４は、論理ピンと
テストピンの対応関係を取り出すのに加え、テストグル
ープを作成する上で必要な機能、属性及び使用するイン
タフェースバッファとしてマッピングして割り当てる。
テストピンの対応関係を取り出すのに加え、テストグル
ープを作成する上で必要な機能、属性及び使用するイン
タフェースバッファとしてマッピングして割り当てる。
【００１６】その後、論理ピンを直接指定したグルー
プ、機能を指定したグループ、属性を指定したグルー
プ、使用しているインタフェースバッファを指定したグ
ループなどの条件が記述されているグルーピング条件２
を、グループ作成手段３２を読み込むことにより、ピン
のグルーピングを行い、グルーピング情報５として記憶
する。
プ、機能を指定したグループ、属性を指定したグルー
プ、使用しているインタフェースバッファを指定したグ
ループなどの条件が記述されているグルーピング条件２
を、グループ作成手段３２を読み込むことにより、ピン
のグルーピングを行い、グルーピング情報５として記憶
する。
【００１７】グルーピング情報出力手段３３は、グルー
ピング情報５をＬＳＩテスタに直接入力できる形式で加
工しながら、論理ピンとテスタピンの対応をすべて出
し、引き続きグループ作成手段３２で取り出したピンを
出力することで、テストグループ６を得ることができ
る。
ピング情報５をＬＳＩテスタに直接入力できる形式で加
工しながら、論理ピンとテスタピンの対応をすべて出
し、引き続きグループ作成手段３２で取り出したピンを
出力することで、テストグループ６を得ることができ
る。
【００１８】次に、図２のフローで示す動作を図１のブ
ロック図を参照して説明する。まず、ＬＳＩピンアサイ
ン情報１は、図１の論理ピン−テスタピン対応手段３１
に入力される。
ロック図を参照して説明する。まず、ＬＳＩピンアサイ
ン情報１は、図１の論理ピン−テスタピン対応手段３１
に入力される。
【００１９】図２のステップＡ１において、論理ピン−
テスタピン対応手段３１は、論理ピン、テスタピン、機
能、属性、使用しているインタフェースバッファ名の対
応関係を取り出し、ＬＳＩピン構成情報４として記憶す
る。次に、記憶したＬＳＩピン構成情報４をグループ作
成手段３２が一ピンずつ読み込み、ステップＡ２に進ん
で一つ一つの条件を取り出す。
テスタピン対応手段３１は、論理ピン、テスタピン、機
能、属性、使用しているインタフェースバッファ名の対
応関係を取り出し、ＬＳＩピン構成情報４として記憶す
る。次に、記憶したＬＳＩピン構成情報４をグループ作
成手段３２が一ピンずつ読み込み、ステップＡ２に進ん
で一つ一つの条件を取り出す。
【００２０】ステップＡ３に進んで、グルーピング条件
２のすべての条件に対して、処理が終了した場合は、ス
テップＡ８に進んで、記憶しているグルーピング情報５
をグルーピング情報出力手段３３が、ＬＳＩテスタに入
力可能な形式に変換してテストグループを出力して処理
動作を終了する。
２のすべての条件に対して、処理が終了した場合は、ス
テップＡ８に進んで、記憶しているグルーピング情報５
をグルーピング情報出力手段３３が、ＬＳＩテスタに入
力可能な形式に変換してテストグループを出力して処理
動作を終了する。
【００２１】一方、ステップＡ４において、すべての条
件に対して、処理が終了していないときは、ＬＳＩピン
構成情報４からピンの情報を一つ一つ取り出す。さらに
ステップＡ６に進んで、先に取り出した条件に合致する
か否かの比較をし、その比較の結果，一致している場合
には、グルーピング情報５にピンを記憶するように全ピ
ンの回数を繰り返し、すべてのピンに対する比較が終わ
ったら、ステップＡ５のグループ条件の取り出しステッ
プに戻る。
件に対して、処理が終了していないときは、ＬＳＩピン
構成情報４からピンの情報を一つ一つ取り出す。さらに
ステップＡ６に進んで、先に取り出した条件に合致する
か否かの比較をし、その比較の結果，一致している場合
には、グルーピング情報５にピンを記憶するように全ピ
ンの回数を繰り返し、すべてのピンに対する比較が終わ
ったら、ステップＡ５のグループ条件の取り出しステッ
プに戻る。
【００２２】図３は、具体的実施形態例のフローであ
り、論理ピン−テスタピン対応手段３１は、ステップＡ
１１０において、ＬＳＩピンアサイン情報１を読み込
み、論理ピン名、属性、機能、使用しているインタフェ
ースバッファ名をＬＳＩピン構成情報４として記憶す
る。
り、論理ピン−テスタピン対応手段３１は、ステップＡ
１１０において、ＬＳＩピンアサイン情報１を読み込
み、論理ピン名、属性、機能、使用しているインタフェ
ースバッファ名をＬＳＩピン構成情報４として記憶す
る。
【００２３】続いて、ステップＡ１０２では、グループ
作成手段３２は、グルーピング条件２から一つ一つの条
件を取り出す。そして、ステップＡ１０４に進み、記憶
しているＬＳＩピン構成情報４から一ピン一ピンを全ピ
ンにわたり取り出す。さらにステップＡ１０６に進み、
取り出したピンが条件と一致するか否かを比較して、一
致している場合には、ステップＡ１０７に進み、グルー
ピング情報５を記憶する。
作成手段３２は、グルーピング条件２から一つ一つの条
件を取り出す。そして、ステップＡ１０４に進み、記憶
しているＬＳＩピン構成情報４から一ピン一ピンを全ピ
ンにわたり取り出す。さらにステップＡ１０６に進み、
取り出したピンが条件と一致するか否かを比較して、一
致している場合には、ステップＡ１０７に進み、グルー
ピング情報５を記憶する。
【００２４】図４は、本発明の他の実施形態の例を示す
ブロック構成図であり、図１における実施形態と異なる
のは、テストグループ作成装置３がグループ作成手段３
２により作成したグルーピング情報であるのに対して、
グループ演算手段３４により、グループ間での積算、加
算、減算を行う点である。
ブロック構成図であり、図１における実施形態と異なる
のは、テストグループ作成装置３がグループ作成手段３
２により作成したグルーピング情報であるのに対して、
グループ演算手段３４により、グループ間での積算、加
算、減算を行う点である。
【００２５】グループ演算手段３４は、指定されたグル
ープの間で共通部分を求める積算機能と、両方のグルー
プに属しているピンを加算機能により求めるものと、あ
るグループから異なるグループに含まれるピンを取り除
く減算機能を有し、この演算した結果をグルーピング情
報５に記憶する。
ープの間で共通部分を求める積算機能と、両方のグルー
プに属しているピンを加算機能により求めるものと、あ
るグループから異なるグループに含まれるピンを取り除
く減算機能を有し、この演算した結果をグルーピング情
報５に記憶する。
【００２６】図５は、図４における実施形態の動作を説
明するフローであり、図２に先に説明した実施形態の動
作フローについてのみステップの番号を異ならせてい
る。異なるステップについて特に説明すると、記憶して
いるグルーピング情報５に対して、グループ同士の演算
の条件が合えば、ステップＢ２においてグループ演算手
段３４が、グループ同士の演算をする。この演算の結果
に基づいてＬＳＩテスタに入力可能な形式に変換してテ
ストグループを出力する。
明するフローであり、図２に先に説明した実施形態の動
作フローについてのみステップの番号を異ならせてい
る。異なるステップについて特に説明すると、記憶して
いるグルーピング情報５に対して、グループ同士の演算
の条件が合えば、ステップＢ２においてグループ演算手
段３４が、グループ同士の演算をする。この演算の結果
に基づいてＬＳＩテスタに入力可能な形式に変換してテ
ストグループを出力する。
【００２７】図６は、図５の実施形態の具合例のフロー
であり、図５においてすべての条件の取り出し後の動作
例である。グループ演算以外のグルーピング情報を入力
し、すでにグルーピングされたグループ同士の演算をす
る。たとえば、グループ演算手段３４は、ステップＢ２
００において、グループ同士の演算をする度に、その結
果をグルーピング情報５に置きかえる。そして、グルー
ピング条件２に示されている演算条件について、全て終
了した後に、グルーピング情報出力手段３３がＬＳＩテ
スタに直接入力する形式に変換して、テストグループ６
を出力する。
であり、図５においてすべての条件の取り出し後の動作
例である。グループ演算以外のグルーピング情報を入力
し、すでにグルーピングされたグループ同士の演算をす
る。たとえば、グループ演算手段３４は、ステップＢ２
００において、グループ同士の演算をする度に、その結
果をグルーピング情報５に置きかえる。そして、グルー
ピング条件２に示されている演算条件について、全て終
了した後に、グルーピング情報出力手段３３がＬＳＩテ
スタに直接入力する形式に変換して、テストグループ６
を出力する。
【００２８】
【発明の効果】以上に詳細に説明した請求項１では、半
導体集積回路が複雑化し、ピン数が増加する場合にも、
より複雑なテストグループを間違いなく、かつ短時間に
作成することができる。
導体集積回路が複雑化し、ピン数が増加する場合にも、
より複雑なテストグループを間違いなく、かつ短時間に
作成することができる。
【００２９】請求項２では、グルーピング条件により、
グループの作成条件の一つを読み込み、グループ同士の
演算条件があれば、グループ同士の演算し、さらにグル
ープ同士の演算がすべて終了したグルーピング情報を半
導体集積回路の試験装置に入力可能な形式に変換してテ
ストグループを出力することにより、半導体集積回路の
複雑化、ピン数の増加の場合にも複雑なテストグループ
を間違いなく、しかも短時間で作成することができる。
グループの作成条件の一つを読み込み、グループ同士の
演算条件があれば、グループ同士の演算し、さらにグル
ープ同士の演算がすべて終了したグルーピング情報を半
導体集積回路の試験装置に入力可能な形式に変換してテ
ストグループを出力することにより、半導体集積回路の
複雑化、ピン数の増加の場合にも複雑なテストグループ
を間違いなく、しかも短時間で作成することができる。
【図面の簡単な説明】
【図１】本発明の実施形態の構成を説明するブロック図
である。
である。
【図２】図１の動作を説明するフローチャートである。
【図３】図２の動作フローの具体例である。
【図４】本発明の他の実施形態の構成を説明するブロッ
ク図である。
ク図である。
【図５】図４の回路の動作を説明するフローチャートで
ある。
ある。
【図６】図２の動作フローの具体例である。
１ ＬＳＩピンアサイン情報 ２ グルーピング条件 ３ テストグループ作成装置 ４ ＬＳＩピン構成情報 ５ グルーピング情報 ３１ 論理ピン−テスタピン対応手段 ３２ グループ作成手段 ３３ グルーピング情報出力手段 ３４ グループ演算手段
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/3183 G01R 31/28 G06F 11/22 310 G06F 17/50
Claims (2)
- 【請求項１】 半導体集積回路の論理ピンとテスタピン
に対応する情報からピン構成情報を作成する論理ピン−
テスタピン対応手段と、 テストグループの分け方の条件を示したグルーピング条
件により、グループの作成条件の一つを読み込み、グル
ープ同士の演算条件があれば、グループ同士の演算をす
るグループ演算手段と、 グループ同士の演算がすべて終了したグルーピング情報
を前記半導体集積回路の試験装置に入力可能な形式に変
換してテストグループを出力するグルーピング情報出力
手段と、 を備えたことを特徴とするテストグループ作成装置。 - 【請求項２】 半導体集積回路の論理ピンとテスタピン
に対応する情報からピン構成情報を作成する工程と、 テストグループの分け方の条件を示したグルーピング条
件により、グループの作成条件の一つを読み込み、グル
ープ同士の演算条件があれば、グループ同士の演算をす
る工程と、 グループ同士の演算がすべて終了したグルーピング情報
を前記半導体集積回路の試験装置に入力可能な形式に変
換してテストグループを出力する工程と、 を含むことを特徴とするテストグループ作成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36544998A JP3267258B2 (ja) | 1998-12-22 | 1998-12-22 | テストグループ作成装置及びその作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36544998A JP3267258B2 (ja) | 1998-12-22 | 1998-12-22 | テストグループ作成装置及びその作成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000187064A JP2000187064A (ja) | 2000-07-04 |
| JP3267258B2 true JP3267258B2 (ja) | 2002-03-18 |
Family
ID=18484292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36544998A Expired - Fee Related JP3267258B2 (ja) | 1998-12-22 | 1998-12-22 | テストグループ作成装置及びその作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3267258B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4684183B2 (ja) | 2006-08-09 | 2011-05-18 | 株式会社日立ハイテクエンジニアリングサービス | 半導体試験装置のテストプログラム生成システム |
| CN105738728B (zh) * | 2016-02-02 | 2018-09-14 | 北京航天飞行控制中心 | 用于vsi与vsr格式数据的相关处理方法和装置 |
-
1998
- 1998-12-22 JP JP36544998A patent/JP3267258B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000187064A (ja) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6061283A (en) | Semiconductor integrated circuit evaluation system | |
| JP2810341B2 (ja) | 超ｌｓｉ回路のパワーネットワークの分析装置及び分析方法 | |
| KR100506770B1 (ko) | 이벤트 기준 반도체 테스트 시스템 | |
| TW522322B (en) | Method for design validation of complex IC | |
| US6370675B1 (en) | Semiconductor integrated circuit design and evaluation system using cycle base timing | |
| JP2002535684A (ja) | 集積回路のリアルバージョンテストとシミュレートバージョンテストを行うシステム | |
| CN112444731B (zh) | 芯片测试方法、装置、处理器芯片及服务器 | |
| US20030046621A1 (en) | Creation of memory array bitmaps using logical to physical server | |
| JP2003141206A (ja) | Ｌｓｉテスト・データのタイミング検証方法およびｌｓｉテスト・データのタイミング検証プログラム | |
| US6249891B1 (en) | High speed test pattern evaluation apparatus | |
| KR20200010396A (ko) | 집적 회로 테스트 장치 및 방법 | |
| JP3267258B2 (ja) | テストグループ作成装置及びその作成方法 | |
| JP3003587B2 (ja) | 個別テストプログラム作成方式 | |
| KR100810140B1 (ko) | 선택적 테스트 벡터 압축 방법 및 장치 | |
| WO2007000806A1 (ja) | 半導体集積回路開発支援システム | |
| US5465383A (en) | System for forming test patterns for large scale integrated circuits | |
| JP3228126B2 (ja) | 試験システム | |
| US6581194B1 (en) | Method for reducing simulation overhead for external models | |
| JPH05151294A (ja) | 論理シミユレーシヨン方法及び論理シミユレータ | |
| CN114325294A (zh) | 测试方法和装置 | |
| JPH0418678A (ja) | 論理回路シミュレーション結果表示方法 | |
| JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
| Jacomet et al. | ProTest: a low cost rapid prototyping and test system for ASICs and FPGAs | |
| JPH09203771A (ja) | データ処理方法およびそれに用いる検査装置 | |
| JPH10254929A (ja) | 検査容易化設計装置および設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011211 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |