JP4684183B2 - 半導体試験装置のテストプログラム生成システム - Google Patents
半導体試験装置のテストプログラム生成システム Download PDFInfo
- Publication number
- JP4684183B2 JP4684183B2 JP2006216699A JP2006216699A JP4684183B2 JP 4684183 B2 JP4684183 B2 JP 4684183B2 JP 2006216699 A JP2006216699 A JP 2006216699A JP 2006216699 A JP2006216699 A JP 2006216699A JP 4684183 B2 JP4684183 B2 JP 4684183B2
- Authority
- JP
- Japan
- Prior art keywords
- setting
- setting unit
- test
- unit
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318371—Methodologies therefor, e.g. algorithms, procedures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
これは、通常使い慣れたアプリケーションソフトの一つである表計算ソフトのマイクロプログラムを利用してテストプログラムを作成するようにしたものであり、これによって、半導体試験装置の知識の浅いユーザでも容易にテストプログラムを生成することができる。また、テストプログラムの変更、修正を行なう場合には各シートの設定条件を変更、修正するだけでいいので、テストプログラムの変更、修正を容易に行うことができる。
なお、テストパターン条件表28及び来歴表29の詳細は図示しないが、テストパターン条件表28には、各テストに応じた条件内容が設定される。例えば、条件番号、テスト番号、パターン命が設定され、パターン設定部との確認に使用される。また、来歴表29には、本テスト条件シートの来歴が設定される。
11…第2電源設定部
12…テストレート設定部
13…カテゴリ設定部
14…リレー設定部
15…入力ピン電圧設定部(第1ケア部)
16…入力ピンタイミング設計部(第1ケア部)
17…LCD設定部
18…lodstrb設定部
19…出力ピン設定部
20…IOVCC設定部
21…VCC倍率設定部
22…VDD設定部
23…パターン設定部(第1ケア部)
24…入力ピン電圧設計部(第2ケア部)
25…入力ピンタイミング設計部(第2ケア部)
26…パターン設定部(第2ケア部)
27…電源シーケンス設定部
28…テストパターン条件表
29…来歴表
Claims (4)
- 半導体試験装置を動作させるテストプログラムを生成するテストプログラム生成システムにおいて、
前記テストプログラムを生成する際にテスト条件を入力するためのフォーマットからなるシートを各テスト項目毎に複数備えた表計算ソフトを起動する手段と、
起動した前記表計算ソフトに備えられた複数のシートの中から前記テストプログラムの生成に必要なシートを選択する手段と、
選択したシートのフォーマットに所定の設定条件を入力する手段と、
前記表計算ソフトのマクロプログラムを実行する手段と、
前記マクロプログラムの実行によって前記半導体試験装置を動作させるためのテストプログラムを生成する手段と、
前記マクロプログラムの実行によって生成されたテストプログラムを前記表計算ソフト上の別のシートに表示する手段と
を備えたことを特徴とするテストプログラム生成システム。
- 請求項1に記載のテストプログラム生成システムにおいて、
前記テスト条件を入力するためのフォーマットからなるシートは、
ピン名称の入力される電源設定部、電圧の設定条件が単位[V]で入力される印加条件設定部、及びvfim又はifvmのモードが選択的に設定されるモード設定を有する第1電源設定部及び第2電源設定部と、
各レートt1〜t6に対応した値の入力される入力条件設定部及びテストレートの単位[ns]、[μs]、[ms]の設定される単位設定部を有するテストレート設定部と、
ロードリレーナンバー項目のオン/オフ設定部を有するリレー設定部と、
ピン名称が設定される入力ピン設定部、各端子の電源モード(IOVCC、VCC、VDD)が設定されるVCCフラグ設定部、各端子の接続先(fc、open、svi、pmu)が設定されるconn設定部、フェイルマスク(dsb、enb)が設定されるfmask設定部、波形フォーマット(nrz、r1、rz、fixh、fixl、sbc)が設定されるfmt設定部、IOフォーマット(input、output、nrz)が設定されるiofmt設定部を有する入力ピン電圧設定部と、
第1から第6までの各タイミングt1〜t6の単位を設定する項目を有する入力ピンタイミング設定部と、
LCDピンのレンジとしてoff、lv、hvが設定されるrng設定部、LCDピンの出力リレーのon、offが設定されるlcdrly設定部、LCDピンのVTの設定が単位[V]として設定されるvt[V]設定部、LCDピンの電流値が単位[μA]として設定されるioh[uA]設定部及びiol[uA]設定部を有するLCD設定部と、
第1から第6までの各タイミングt1〜t6に対応したLCDピンのストローブの設定されるlodstrb設定部と、
DDFファイルで定義しているピン名称が設定されるLCDピン設定部、各端子の接続先として、open、ald、pmuが設定されるconn設定部、フェイルマスクとして、dsb、enbが設定されるfmask設定部、単位[V]として電圧値が設定されるvoh[V]設定部及びvol[V]設定部を有する出力ピン設定部と、
VIH1、VIL1、VOH1、VOL1、VT1の各DC特性における倍率の設定されるIOVCC倍率設定部と、
VIH2、VIL2、VOH2、VOL2、VT2の各DC特性における倍率の設定されるVCC倍率設定部と、
並びにVIH3、VIL3、VOH3、VOL3、VT3の各DC特性における倍率の設定されるVDD設定部と
を前記設定条件として備えたことを特徴とするテストプログラム生成システム。 - 請求項2に記載のテストプログラム生成システムにおいて、前記テスト条件を入力するためのフォーマットからなるシートは、さらに、
テスト番号が設定されるテスト番号設定部、使用パターン名が設定される使用パターン設定部、使用パターンの中に記述されているスタートのラベルが設定されるスタート設定部、使用パターンの中に記述されているストップのラベルが設定されるストップ設定部、使用パターンの走行モードとして、(seq/para)のいずれかが設定される走行モード設定部、テストパターン条件表に対応した番号が設定されるテストパターン条件設定部を有するパターン設定部と、
srシーケンスの時間が単位[ms]で設定される時間設定部、端子名が設定されるuvi設定部、rvi設定部、pin設定部、LCD部に関するlcdが設定されるLCD設定部の各設定項目を有する電源シーケンス設定部と、
各テストに応じた条件内容(条件番号、テスト番号、パターン命)が設定されるテストパターン条件表と、
並びにテスト条件シートの来歴が設定される来歴表と
を前記設定条件として備えたことを特徴とするテストプログラム生成システム。 - 請求項1、2又は3に記載のテストプログラム生成システムにおいて、前記表計算ソフトとしてMICROSOFT EXCEL(登録商標)を用いたことを特徴とするテストプログラム生成システム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006216699A JP4684183B2 (ja) | 2006-08-09 | 2006-08-09 | 半導体試験装置のテストプログラム生成システム |
KR1020070067138A KR101109127B1 (ko) | 2006-08-09 | 2007-07-04 | 반도체 시험 장치의 테스트 프로그램 생성 방법 |
CN2007101438456A CN101122629B (zh) | 2006-08-09 | 2007-08-03 | 半导体测试装置的测试程序生成系统 |
US11/890,666 US7840920B2 (en) | 2006-08-09 | 2007-08-06 | Method of generating test program for operating semiconductor testing apparatus |
TW096129211A TWI396075B (zh) | 2006-08-09 | 2007-08-08 | 半導體測試裝置的測試程式生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006216699A JP4684183B2 (ja) | 2006-08-09 | 2006-08-09 | 半導体試験装置のテストプログラム生成システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008039671A JP2008039671A (ja) | 2008-02-21 |
JP4684183B2 true JP4684183B2 (ja) | 2011-05-18 |
Family
ID=39052256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006216699A Expired - Fee Related JP4684183B2 (ja) | 2006-08-09 | 2006-08-09 | 半導体試験装置のテストプログラム生成システム |
Country Status (5)
Country | Link |
---|---|
US (1) | US7840920B2 (ja) |
JP (1) | JP4684183B2 (ja) |
KR (1) | KR101109127B1 (ja) |
CN (1) | CN101122629B (ja) |
TW (1) | TWI396075B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102547640B (zh) * | 2010-12-10 | 2015-09-16 | 中兴通讯股份有限公司 | 一种消费限制业务的签约和执行方法及系统 |
JP2013113663A (ja) * | 2011-11-28 | 2013-06-10 | Advantest Corp | 試験モジュール生成装置、試験手順生成装置、生成方法、プログラム、および試験装置 |
USD759066S1 (en) * | 2013-06-10 | 2016-06-14 | Remote Sensing Metrics, Llc | Display screen or portion thereof with graphical user interface |
USD772916S1 (en) * | 2015-03-06 | 2016-11-29 | Samsung Electronics Co., Ltd. | Display screen or portion thereof with graphical user interface |
CN108375726B (zh) * | 2018-01-31 | 2021-05-11 | 佛山市联动科技实业有限公司 | 基于fpga的参变量表测试方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001154864A (ja) * | 1999-11-25 | 2001-06-08 | Yokogawa Electric Corp | プログラム作成装置、プログラム作成データを記録した記録媒体、及び、プログラム作成方法 |
JP2001338258A (ja) * | 2000-05-30 | 2001-12-07 | Yokogawa Electric Corp | 表計算処理装置、表計算処理データを記録した記録媒体及び表計算処理方法 |
JP2002505000A (ja) * | 1997-06-13 | 2002-02-12 | テラダイン・インコーポレーテッド | 低コストで使用が容易な自動テスト・システム用ソフトウェア |
JP2002366382A (ja) * | 2001-06-13 | 2002-12-20 | Yokogawa Electric Corp | データ入力装置、これを用いたプログラム作成装置、データ入力方法及びこれを用いたプログラム作成方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5398197A (en) * | 1991-10-06 | 1995-03-14 | Mitsubishi Denki Kabushiki Kaisha | Method of creating debug specification and test program creating specification |
JP3003587B2 (ja) | 1996-08-02 | 2000-01-31 | 日本電気株式会社 | 個別テストプログラム作成方式 |
JP4018254B2 (ja) * | 1998-08-20 | 2007-12-05 | 株式会社アドバンテスト | 電子部品の試験方法 |
US6453276B1 (en) * | 1998-12-22 | 2002-09-17 | Unisys Corporation | Method and apparatus for efficiently generating test input for a logic simulator |
JP3267258B2 (ja) | 1998-12-22 | 2002-03-18 | 日本電気株式会社 | テストグループ作成装置及びその作成方法 |
US7460988B2 (en) * | 2003-03-31 | 2008-12-02 | Advantest Corporation | Test emulator, test module emulator, and record medium storing program therein |
JP4558405B2 (ja) * | 2004-08-17 | 2010-10-06 | 株式会社アドバンテスト | 試験エミュレータ、エミュレーションプログラム、及び半導体デバイス製造方法 |
JP4580722B2 (ja) * | 2004-09-24 | 2010-11-17 | 株式会社アドバンテスト | 試験シミュレータ及び試験シミュレーションプログラム |
-
2006
- 2006-08-09 JP JP2006216699A patent/JP4684183B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-04 KR KR1020070067138A patent/KR101109127B1/ko not_active IP Right Cessation
- 2007-08-03 CN CN2007101438456A patent/CN101122629B/zh not_active Expired - Fee Related
- 2007-08-06 US US11/890,666 patent/US7840920B2/en not_active Expired - Fee Related
- 2007-08-08 TW TW096129211A patent/TWI396075B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002505000A (ja) * | 1997-06-13 | 2002-02-12 | テラダイン・インコーポレーテッド | 低コストで使用が容易な自動テスト・システム用ソフトウェア |
JP2001154864A (ja) * | 1999-11-25 | 2001-06-08 | Yokogawa Electric Corp | プログラム作成装置、プログラム作成データを記録した記録媒体、及び、プログラム作成方法 |
JP2001338258A (ja) * | 2000-05-30 | 2001-12-07 | Yokogawa Electric Corp | 表計算処理装置、表計算処理データを記録した記録媒体及び表計算処理方法 |
JP2002366382A (ja) * | 2001-06-13 | 2002-12-20 | Yokogawa Electric Corp | データ入力装置、これを用いたプログラム作成装置、データ入力方法及びこれを用いたプログラム作成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101122629B (zh) | 2011-10-26 |
JP2008039671A (ja) | 2008-02-21 |
TWI396075B (zh) | 2013-05-11 |
CN101122629A (zh) | 2008-02-13 |
KR20080013714A (ko) | 2008-02-13 |
KR101109127B1 (ko) | 2012-02-24 |
US7840920B2 (en) | 2010-11-23 |
US20080040654A1 (en) | 2008-02-14 |
TW200809490A (en) | 2008-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4684183B2 (ja) | 半導体試験装置のテストプログラム生成システム | |
JP2010113551A (ja) | テスト計画表作成装置及びそのプログラム | |
Humphrey | The personal process in software engineering | |
TW200849436A (en) | Method for wafer analysis with artificial neural network and system thereof | |
JP2000163278A (ja) | 半導体試験装置用テストプログラム生成システム及びテストプログラム生成方法 | |
US20100057425A1 (en) | Automatically creating manufacturing test rules pertaining to an electronic component | |
US8010919B2 (en) | Method for evaluating the quality of a computer program | |
WO2008010648A1 (en) | Matching method for multiple stuck-at faults diagnosis | |
US20050273656A1 (en) | Learning based logic diagnosis | |
CN113076619A (zh) | 航空发动机故障模拟机和方法、计算机可读存储介质 | |
TW459327B (en) | Generation method of the semiconductor wafer parametric test program | |
JP2005122497A (ja) | アナログ機能記述を利用したテスト回路作成方法 | |
Ingelsson et al. | Resistive bridging faults DFT with adaptive power management awareness | |
JP3657097B2 (ja) | テストプログラム生成システム | |
Chomal et al. | Software Quality Improvement by Documentation-Knowledge Management Model | |
Nelson | ITC focuses on automotive, data analytics | |
JP4559930B2 (ja) | 故障解析システム、故障解析情報処理装置及び故障解析方法 | |
US6961887B1 (en) | Streamlined LASAR-to-L200 post-processing for CASS | |
CN110704251B (zh) | 一种可动态配置的测试装置及测试方法 | |
JP2003156533A (ja) | テスト支援システム | |
JP2005352883A (ja) | 回路シミュレーションプログラム及び装置 | |
Melis et al. | Analog and Mixed Signals | |
JP2008304404A (ja) | 計測装置 | |
JP2002090414A (ja) | 半導体試験装置 | |
CN116095163A (zh) | 批量报文发送方法、装置、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |